KR20230082731A - 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20230082731A
KR20230082731A KR1020210170229A KR20210170229A KR20230082731A KR 20230082731 A KR20230082731 A KR 20230082731A KR 1020210170229 A KR1020210170229 A KR 1020210170229A KR 20210170229 A KR20210170229 A KR 20210170229A KR 20230082731 A KR20230082731 A KR 20230082731A
Authority
KR
South Korea
Prior art keywords
insulating film
process gas
fsg
gas
gas containing
Prior art date
Application number
KR1020210170229A
Other languages
English (en)
Inventor
전민경
김동규
김태건
신순철
원흥섭
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210170229A priority Critical patent/KR20230082731A/ko
Publication of KR20230082731A publication Critical patent/KR20230082731A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공한다. 절연막 형성 방법은, 기판을 준비하는 단계, 기판 상에 실리콘을 포함하는 제1 공정 가스를 공급하는 단계, 산소를 포함하는 제2 공정 가스를 공급하는 단계, 불소를 포함하는 제3 공정 가스를 공급하는 단계, 및 붕소를 포함하는 제4 공정 가스를 공급하는 단계를 포함하되, 제3 공정가스 및 제4 공정가스의 비율을 조절하여 기판 상에 식각율이 조절된 절연막을 형성한다.

Description

절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{METHOD OF MANUFACTURING INSULATING LAYER and METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로 기판 상에 절연막을 형성하고 형성된 절연막을 식각하는 방법에 관한 것이다.
반도체 소자는 다층 구조를 갖는 복수의 금속 배선을 포함하고, 복수의 금속 배선은 절연막에 의해 전기적으로 분리된다. 통상적으로 절연막은 SiO2을 포함하는데, 보이드 없이 충진 능력을 향상시키기 위하여, 불소를 도핑한 FSG(fluorosilicate glass)을 포함한다.
FGS를 포함하는 절연막을 식각할 때, 식각 표면에 부산물이 발생하게 된다. 하지만, 식각 표면 부산물이 용이하게 제거되지 않은 문제점이 발생하고 있다.
본 발명의 실시 예들은, 불소를 함유한 실리콘 산화물을 포함하는 절연막을 형성하고 절연막을 식각하는 방법을 제공하는 것이다.
본 발명의 일 실시 예에 따른 절연막 형성 방법은, 기판을 준비하는 단계, 상기 기판 상에 실리콘을 포함하는 제1 공정 가스를 공급하는 단계, 산소를 포함하는 제2 공정 가스를 공급하는 단계, 불소를 포함하는 제3 공정 가스를 공급하는 단계, 및 붕소를 포함하는 제4 공정 가스를 공급하는 단계를 포함하되, 상기 제3 공정가스 및 상기 제4 공정가스의 비율을 조절하여 상기 기판 상에 식각율이 조절된 박막을 형성한다.
일 실시 예에 따르면, 상기 실리콘을 포함하는 제1 공정 가스는 TEOS(tetraethyl orthosilicate, Si(OC2H5)4)을 포함하고, 상기 산소를 포함하는 제2 공정 가스는 O2를 포함하고, 상기 불소를 포함하는 제3 공정 가스는 SiF4를 포함할 수 있다.
일 실시 예에 따르면, 상기 붕소를 포함하는 제4 공정 가스는, TEB(triethylborane, (C2H5)3B), TMB(trimethylborane, B(CH3)3), 및 B2H6 중 적어도 하나 또는 이들의 혼합 가스를 포함할 수 있다.
일 실시 예에 따르면, 상기 제4 공정 가스 및 상기 제3 공정 가스 사이의 유량 비율은 1:40 내지 1:200일 수 있다.
일 실시 예에 따르면, 상기 절연막 형성 방법은, 상기 절연막으로 산소를 포함하는 가스로 플라즈마 처리하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 산소를 포함하는 가스는 O2 또는 N2O 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은, 상기 절연막 형성 방법을 이용하여 절연막을 형성하는 단계, 상기 절연막을 이방성 식각하여 절연 패턴을 형성하는 단계, 및 상기 절연 패턴 표면의 식각 잔여물을 SPM　(sulfric peroxide blends / H2SO4 + H2O2)을 이용하여 제거하는 단계를 포함할 수 있다.
본 발명의 실시 예들의 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 붕소 및 불소를 함유한 절연막을 식각한 후, 식각 잔여물을 SPM　(sulfric peroxide blends / H2SO4 + H2O2)을 이용하여 용이하게 제거할 수 있다.
또한, 붕소 및 불소를 함유한 절연막의 물리적 특성이 불소를 함유한 절연막의 물리적 특성과 유사하여, 절연막으로써 적절하게 기능할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 기판 처리 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 절연막 형성 방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따라 형성된 절연막을 식각하는 공정을 설명하기 위한 도면들이다.
도 4는 절연막 내 붕소 함유량을 변화시키면서 깊이에 따른 절연막 내 원소 분포를 나타내는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하에서 설명되는 실시 예들은 반도체 소자 제조를 위한 기판 처리 방법에 관한 것으로, 보다 구체적으로 플라즈마를 이용하여 절연막을 형성하는 기판 처리 방법 및 이를 수행하는 기판 처리 장치에 관한 것이다.
이하에서 설명되는 실시 예들은 반도체 소자 제조를 위한 기판 처리 방법에 관한 것으로, 보다 구체적으로 플라즈마를 이용하여 절연막을 형성하는 기판 처리 방법 및 이를 수행하는 기판 처리 장치에 관한 것이다.
도 1은 본 발명의 일 실시 예에 따른 기판 처리 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 기판 처리 장치는, 플라즈마 화학기상증착(Plasma Enhanced CVD; PECVD)일 수 있다. 단일 기판에 대한 기판 처리(예를 들면, 복합막 증착)을 수행하는 기판 처리 장치의 예로서 도시한다.
본 발명의 일 실시 예에 따른 기판 처리 장치(1000)는, 밀폐된 처리 공간(100S)을 형성하는 공정 챔버(100), 공정 챔버(100)에 설치되어 기판(SUB)을 지지하는 기판 지지부(110), 공정 챔버(100)에 설치되어 처리 공간(100S)으로 가스를 분사하는 가스 분사부(120), 처리 공간(100S)으로 공정 가스를 공급하기 위한 가스 공급부(130)를 포함할 수 있다.
공정 챔버(100)는 기판(SUB) 처리를 위한 밀폐된 처리 공간(100S)을 형성하는 구성으로 다양한 구성이 가능하다. 공정 챔버(100)는 상측이 개방된 챔버 본체(102) 및 챔버 본체(102)의 상부에 결합되어 밀폐된 처리 공간(100S)을 형성하는 상부 리드(104)를 포함할 수 있다. 일 실시 예에서 따르면, 도시되지 않았으나, 공정 챔버(100)는 일 측에 기판(SUB) 인입 또는 반출을 위한 하나 이상의 게이트(106)를 더 포함할 수 있다.
기판 지지부(110)는 공정 챔버(100)에 설치되어 기판(SUB)을 지지하는 구성으로 다양한 구성이 가능하다. 기판 지지부(110)는 공정 환경에 따라 다양한 재질로 이루어질 수 있고, 예를 들어 그라파이트(Graphite)에 대한 SiC 코팅을 통해 형성될 수 있다. 일 예로, 기판 지지부(110)는 상면에 기판(SUB)이 안착되는 기판 플레이트 및 기판 플레이트의 중앙부에 결합되어 기판 플레이트를 지지하는 샤프트를 포함할 수 있다. 기판 플레이트의 평면 형상은 원형, 각형 등으로 이루어질 수 있다. 샤프트는 공정 챔버(100)의 하측을 통해 관통되어 공정 챔버(100)에 결합 설치될 수 있다. 이때, 기판 지지부(110)는 샤프트의 상하이동을 구동하는 구동부를 추가로 포함할 수 있다. 도시되지 않았으나, 구동부는 샤프트를 상하이동을 위한 상하구동부와, 샤프트와 결합되어 수직 방향 회전축을 중심으로 기판 플레이트를 회전시키는 회전 구동부를 포함할 수 있다.
가스 분사부(120)는 공정 챔버(100)에 설치되어 처리 공간(100S)으로 가스를 분사하는 구성으로 다양한 구성이 가능하다. 가스 분사부(120)는 기판 지지부(110)와 대향되어 공정 챔버(100) 상측에 설치되며, 처리 공간(100S) 내의 기판 지지부(110)에 안착된 기판(SUB)으로 공정 가스를 분사할 수 있다. 일 예로, 가스 분사부(120)는 기판 지지부(110)의 상부에 안착되는 기판(SUB)으로 공정 가스를 분사하기 위하여 기판 지지부(110)와 대응되는 평면 형상으로 공정 챔버(100)의 상부 리드(104)에 설치될 수 있다.
한편, 가스 분사부(120)는 플라즈마 발생을 위해 RF 전원과 연결될 수 있으며, 이때,기판 지지부(110)는 접지될 수 있다. 도시되지 않았으나, 다른 실시 예에서, 기판 지지부(110)에 RF 전력이 인가되고 가스 분사부(120)가 접지될 수 있다.
기판 처리 장치(1000)는 처리 공간(100S) 내부의 가스를 퍼지 및 펌핑하기 위한 배기부(108)를 더 포함할 수 있다. 배기부(108)는 처리 공간(100S) 내의 가스를 외부로 배기하는 구성으로 다양한 구성이 가능하다. 배기부(108)는 공정 챔버(100) 하부에 형성되는 배기구를 통해 외부의 진공 펌프와 연결될 수 있다.
가스 공급부(130)는 공정 챔버(100)의 처리 공간(100S)으로 공정 가스를 공급하기 위한 구성으로 다양한 구성이 가능하다. 공정 가스는 복수의 가스가 혼합된 혼합 가스일 수 있다. 또한, 가스 공급부(130)는 공정 가스 이외에 퍼지 가스도 공급하도록 구성될 수 있다.
본 발명의 일 실시 예에 다르면, 가스 공급부(130)는 처리 공간(100S)으로 공정 가스를 공급하기 위하여 가스 분사부(120)에 결합되는 가스 공급 라인(137)과 공급라인에 공정 가스를 주입하기 위한 복수의 가스 주입 라인들(131, 132, 133, 134, 135)을 포함할 수 있다.
가스 공급 라인(137)은 처리 공간(100S)으로 가스를 공급하기 위하여 가스 분사부(120)에 결합되는 구성으로 다양한 구성이 가능하다. 가스 공급 라인(137)은 외부에서 공급받은 가스가 가스 분사부(120)를 향해 이동할 수 있는 배관으로, 다양한 재질, 형상, 및 구조로 이루어질 수 있다. 그리고, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)로부터 복수의 가스들이 주입된 후, 하나의 가스 공급 라인(137)을 통해 공정 챔버(100)로 가스를 공급할 수 있다.
가스 공급부(130)는 복수의 가스 주입 라인들(131, 132, 133, 134, 135)을 포함하며, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)은 가스 공급 라인(137)과 연결되며, 가스 공급 라인(137)이 가스 분사부(120)에 결합될 수 있다. 복수의 가스 주입 라인들(131, 132, 133, 134, 135) 각각에는 공급 라인들(131, 132, 133, 134, 135)을 개폐하고 가스 주입 라인들(131, 132, 133, 134, 135)을 통해 주입되는 가스의 유량을 제어하는 밸브들(131V, 132V, 133V, 134V, 135V)이 각각 설치될 수 있다.
본 발명의 일 실시 예에 따르면, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)은, 실리콘을 포함하는 제1 공정 가스를 제공하는 제1 공급 라인(131), 산소를 포함하는 제2 공정 가스를 제공하는 제2 공급 라인(132), 불소를 포함하는 제3 공정 가스를 제공하는 제3 공급 라인(133), 질소를 포함하는 제4 공정 가스를 제공하는 제4 공급 라인(134), 및 캐리어 가스를 제공하는 제5 공급 라인(135)을 포함할 수 있다. 일 예로, 제1 공정 가스는 TEOS(tetraethyl orthosilicate, Si(OC2H5)4)를 포함하고, 제2 공정 가스는 O2를 포함하고, 제3 공정 가스는 SiF4를 포함하고, 제4 공정 가스는 TEB(triethylborane, (C2H5)3B), TMB(trimethylborane, B(CH3)3), 및 B2H6　 중 적어도 하나 또는 이들의 혼합 가스를 포함하며, 캐리어 가스는 Ar 및 He를 포함할 수 있다.
가스 공급부(130)의 복수의 가스 주입 라인들(131, 132, 133, 134, 135) 및 가스 공급 라인(137)을 통해, 처리 공간(100S)으로 혼합된 가스를 제공하고, 플라즈마를 이용하여 처리 공간(100S) 내 로딩된 기판(SUB) 상에 절연막을 형성할 수 있다.
이하, 기판 처리 장치(1000)를 이용하여, 기판(SUB) 상에 절연막이 형성되는 공정을 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 졀연막 형성 방법을 설명하기 위한 순서도이다.
도 1 및 도 2를 참조하면, 기판(SUB)을 공정 챔버(100) 내부로 이동시키고 공정 챔버(100) 내 기판 지지부(110) 상에 로딩시킬 수 있다(단계 S110).
공정 가스 안정화 단계 후(S120), 제1 내지 제5 공정 가스가 혼합된 혼합 가스를 챔버(100) 내 처리 공간(100S)으로 제공할 수 있다(S130). 일 예로, 제1 공급 라인(131), 제2 공급 라인(132), 제3 공급 라인(133), 제4 공급 라인(134), 및 제5 공급 라인(135)을 열어, TEOS, O2, SiF4, TEB, 및 Ar(또는 He)가 혼합된 혼합 가스를 가스 분사부(120)를 통해 처리 공간(100S)으로 제공할 수 있다. 기판(SUB) 처리 공간(100S)에 제공된 혼합 가스는 플라즈마를 통해 기판(SUB)의 절연막을 형성할 수 있다(단계 S140). 본 실시 예에서는 절연막은 붕소가 함유된 FSG(fluorosilicate glass)를 포함할 수 있다. 본 발명의 일 실시 예에 따르면, 혼합 가스 내, 제4 공정 가스 및 제3 공정 가스 사이의 유량 비율은 1:40 내지 1:200일 수 있다.
이처럼, 동일한 챔버 내에서 제4 공급 라인(134)을 통해, 단순하게 붕소를 포함하는 제4 공정 가스를 주입하여, 식각 잔여물을 제거하기 위한 제거 용액과 반응성이 우수한 붕소를 포함한 FSG을 포함하는 절연막을 용이하게 형성할 수 있다.
붕소가 함유된 FSG 포함하는 절연막은 Si-O-F 결합과 붕소 원소(B)을 통해 B2O3 결합을 유도할 수 있어, 기존 FSG보다 치밀화된 막질 구현이 가능하다. 이어서, 플라즈마 처리 또는 캡핑 방식을 사용하여 후처리 공정(S140)을 통해 표면 처리할 수 있다. 일 예로, 산소 함유 가스로 후(post) 플라즈마 처리를 수행할 수 있다. 산소 함유 가스는 O2 가스를 포함할 수 있다. 후처리 공정은 실시 예에 따른 선택적으로 수행될 수 있다. 마지막으로, 챔버 내 잔류 가스를 퍼지할 수 있다(S150).
완성된 절연막은 붕소를 함유한 FSG로써, 후속 공정으로 절연막을 식각할 때 발생되는 식각 잔여물을 통상적으로 사용하는 제거 용액을 통해 용이하게 제거될 수 있다. 일 예로, 제거 용액은 SPM　(sulfric peroxide blends / H2SO4 + H2O2)을 포함할 수 있다. SPM을 포함하는 제거 용액은 습식 식각 방식이 아니라 스트립 반응으로 잔여물을 제거할 수 있다.
이하에서는, 도 1에서 설명된 기판 처리 장치를 이용하고 도 2에서 설명된 절연막 형성 방법을 이용하여 형성된 절연막을 식각하는 공정을 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따라 형성된 절연막을 식각하는 공정을 설명하기 위한 도면들이다.
도 3a를 참조하면, 도 1에서 설명된 기판(200) 처리 장치를 이용하고 도 2에서 설명된 절연막(210) 형성 방법을 이용하여 절연막(210)을 기판(200) 상에 형성할 수 있다. 본 실시 예에서, 절연막(210)은 붕소를 함유한 FSG을 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 붕소를 함유한 FSG를 포함하는 절연막(210)은 일반적인 붕소 없는 FSG를 포함하는 절연막(210)과 식각 성능이 동일하다.
도 3b를 참조하면, 절연막(210) 상에 마스크 패턴(220)을 형성한 후, 마스크 패턴(220)을 식각 마스크로 사용하여 절연막(210)을 이방성 식각하여 절연 패턴(230)을 형성할 수 있다. 이방성 식각은 건식 식각을 포함할 수 있다. 식각 공정 후, 절연 패턴(230)의 식각면을 따라 식각 잔여물(RSD)이 잔류할 수 있다.
도 3c를 참조하면, 식각 잔여물(RSD)을 통상적으로 사용하는 제거 용액을 통해 제거할 수 있다. 일 실시 예에 따르면, 제거 용액은 SPM를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 붕소를 함유한 FSG를 포함하는 절연막(210)을 식각한 후 발생된 식각 잔여물(RSD)이 일반적인 붕소 없는 FSG를 포함하는 절연막(210)을 식각한 후 발생된 식각 잔여물(RSD)보다 SPM에 더 효과적으로 반응할 수 있다. 따라서, 붕소를 함유한 FSG를 포함하는 절연막(210)을 식각한 후 발생된 식각 잔여물(RSD)을 효과적으로 제거할 수 있다.
붕소가 함유된 FSG를 포함하는 절연막(210)의 상부 및 하부의 식각율을 일반적인 SPM에 의해 제어할 수 있어 보다 미세한 선폭에서 직각 구조로 식각을 제어할 수 있다. 따라서, 식각 공정의 활성도를 향상시킬 수 있으며, 식각 프로파일의 한계점을 개선할 수 있다.
이하, 절연막 내 붕소 함유량에 따른 따라 물리적 특성을 평가한다.
도 4는 절연막 내 붕소 함유량을 변화시키면서 깊이에 따른 절연막 내 원소 분포를 나타내는 그래프이다.
붕소가 함유되지 않은 FSG막(FSG), 낮은 농도의 붕소를 함유한 FGG막(B-FSG L), 중간 농도의 붕소를 함유한 FGS막(B-FSG M), 및 높은 농도의 붕소를 함유한 FSG막(B-FSG H) 각각에 대하여 깊이에 따른 불소, 붕소, 및 산소의 농도를 나타낸다. 여기에서, 붕소가 함유되지 않은 FSG막(FSG), 낮은 농도의 붕소를 함유한 FGG막(B-FSG L), 중간 농도의 붕소를 함유한 FGS막(B-FSG M), 및 높은 농도의 붕소를 함유한 FSG막(B-FSG H) 내 불소 함량은 SiF4의 주입량을 기반으로 하고, 붕소의 함량은 TEB의 주입량을 기반으로 한다.
도 4를 참조하면, Si 2p, F 1s, O 1s, 및 B 1s 각각의 피크 분석을 통해서 붕소가 함유되지 않은 FSG막(FSG), 낮은 농도의 붕소를 함유한 FGG막(B-FSG L), 중간 농도의 붕소를 함유한 FGS막(B-FSG M), 및 높은 농도의 붕소를 함유한 FSG막(B-FSG H) 각각의 붕소 피크를 확인할 수 있다.
표 1은 붕소가 함유되지 않은 FSG막(FSG), 낮은 농도의 붕소를 함유한 FGG막(B-FSG L), 중간 농도의 붕소를 함유한 FGS막(B-FSG M), 및 높은 농도의 붕소를 함유한 FSG막(B-FSG H) 내 SiF4및 TEB의 함량을 나타내며, TEB의 함량에 따라 B 1s의 원자량이 증가하는 것을 볼 수 있다.
절연막 SiF4:TEB SiF4 TEB Atomic%
Si 2p O 1s F 1s B 1s
FSG 400:0 2000 0 36.8 56.4 6.8
B-FSG L 400:3 2000 15 33.8 56.2 5.6 4.3
B-FSG M 400:6 2000 30 32.1 55.2 5.7 7.0
B-FSG H 400:9 2000 45 30.7 55.9 4.9 8.5
표 2는 붕소가 함유되지 않은 FSG막(FSG), 낮은 농도의 붕소를 함유한 FSG막(B-FSG L), 중간 농도의 붕소를 함유한 FSG막(B-FSG M), 및 높은 농도의 붕소를 함유한 FSG막(B-FSG H) 각각의 물리적 특성을 나타낸다.
절연막 WER(A) DER(A)
SPM(60s) CLN포함
FSG 3 1972
B-FSG L 15 1933
B-FSG M 20 1838
B-FSG H 25 1836
표 2에서 보는 바와 같이, 붕소가 함유되지 않은 FSG막(FSG) 보다 붕소를 포함하는 FSG막(B-FSG L, B-FSG M, B-FSG H)이 SPM에 의해 더 많이 식각되는 것을 알 수 있다. 또한, 건식 식각 시, 붕소를 포함하는 FSG막(B-FSG L, B-FSG M, B-FSG H)이 붕소가 함유되진 않은 FSG막(FSG)과 유사한 식각 정도를 보이는 것을 알 수 있다.이상 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
1000: 기판 처리 장치
100: 공정 챔버
100S: 처리 공간
110: 기판 지지부
120: 가스 분사부
130: 가스 공급부

Claims (7)

  1. 기판을 준비하는 단계;
    상기 기판 상에 실리콘을 포함하는 제1 공정 가스를 공급하는 단계;
    산소를 포함하는 제2 공정 가스를 공급하는 단계;
    불소를 포함하는 제3 공정 가스를 공급하는 단계; 및
    붕소를 포함하는 제4 공정 가스를 공급하는 단계를 포함하되,
    상기 제3 공정가스 및 상기 제4 공정가스의 비율을 조절하여 상기 기판 상에 식각율이 조절된 절연막을 형성하는 것을 특징으로 하는 절연막 형성 방법.
  2. 제1항에 있어서,
    상기 실리콘을 포함하는 제1 공정 가스는 TEOS(tetraethyl orthosilicate, Si(OC2H5)4)을 포함하고,
    상기 산소를 포함하는 제2 공정 가스는 O2를 포함하고,
    상기 불소를 포함하는 제3 공정 가스는 SiF4를 포함하는 절연막 형성 방법.
  3. 제1항에 있어서,
    상기 붕소를 포함하는 제4 공정 가스는, TEB(triethylborane, (C2H5)3B), TMB(trimethylborane, B(CH3)3), 및 B2H6 중 적어도 하나 또는 이들의 혼합 가스를 포함하는 절연막 형성 방법.
  4. 제1항에 있어서,
    상기 제4 공정 가스 및 상기 제3 공정 가스 사이의 유량 비율은 1:40 내지 1:200인 절연막 형성 방법.
  5. 제1항에 있어서,
    상기 절연막 형성 단계 후 산소를 포함하는 가스로 상기 절연막을 플라즈마 처리하는 단계를 더 포함하는 절연막 형성 방법.
  6. 제5항에 있어서,
    상기 산소를 포함하는 가스는 O2 또는 N2O 중 적어도 하나를 포함하는 절연막 형성 방법.
  7. 제1항 내지 제6항의 방법을 이용하여 절연막을 형성하는 단계;
    상기 절연막을 이방성 식각하여 절연 패턴을 형성하는 단계; 및
    상기 절연 패턴 표면의 식각 잔여물을 SPM　(sulfric peroxide blends / H2SO4 + H2O2)을 이용하여 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
KR1020210170229A 2021-12-01 2021-12-01 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 KR20230082731A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210170229A KR20230082731A (ko) 2021-12-01 2021-12-01 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210170229A KR20230082731A (ko) 2021-12-01 2021-12-01 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230082731A true KR20230082731A (ko) 2023-06-09

Family

ID=86765340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170229A KR20230082731A (ko) 2021-12-01 2021-12-01 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230082731A (ko)

Similar Documents

Publication Publication Date Title
US7825038B2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7718553B2 (en) Method for forming insulation film having high density
KR101115750B1 (ko) 실리콘 이산화물의 막 품질을 강화시키는 신규한 증착-플라즈마 경화 사이클 프로세스
US6919270B2 (en) Method of manufacturing silicon carbide film
EP2024532A2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
KR101752075B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
KR20070099913A (ko) 산화막 형성 방법 및 산화막 증착 장치
US6599574B1 (en) Method and apparatus for forming a dielectric film using helium as a carrier gas
KR20230043909A (ko) 실리콘 질화물 막들의 다층 증착 및 처리
JP4955293B2 (ja) 有機電界発光素子の製造方法
CN110431660B (zh) 表面改性以改进非晶硅间隙填充
KR20230082731A (ko) 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20100087062A1 (en) High temperature bd development for memory applications
US6518169B1 (en) Semiconductor device and method for fabricating the same
TW202240661A (zh) 基板處理方法
KR20230082729A (ko) 절연막 형성 방법
KR100888186B1 (ko) 절연막 형성 방법
JP2023515932A (ja) 薄膜封入を改善するための方法
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
KR20170044777A (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
KR20210075266A (ko) 박막 증착 방법
JP7317975B2 (ja) Ｈｍｄｓｏ熱安定性のための方法