KR20230082729A - 절연막 형성 방법 - Google Patents

절연막 형성 방법 Download PDF

Info

Publication number
KR20230082729A
KR20230082729A KR1020210170204A KR20210170204A KR20230082729A KR 20230082729 A KR20230082729 A KR 20230082729A KR 1020210170204 A KR1020210170204 A KR 1020210170204A KR 20210170204 A KR20210170204 A KR 20210170204A KR 20230082729 A KR20230082729 A KR 20230082729A
Authority
KR
South Korea
Prior art keywords
gas
process gas
film
forming
insulating film
Prior art date
Application number
KR1020210170204A
Other languages
English (en)
Inventor
백강흠
김동규
이철훈
윤형선
윤소미
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210170204A priority Critical patent/KR20230082729A/ko
Publication of KR20230082729A publication Critical patent/KR20230082729A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

절연막 형성 방법을 제공한다. 절연막 형성 방법은, 기판을 준비하는 단계, 기판 상에, 실리콘을 포함하는 제1 공정 가스 및 산소를 포함하는 제2 공정 가스를 제공하여 제1 물질막을 형성하는 단계, 및 제1 물질막 상에, 제1 공정 가스, 제2 공정 가스, 및 불소를 포함하는 제3 공정 가스를 제공하여, 제2 물질막을 형성하는 단계를 포함하되, 제2 물질막의 흡습력을 향상시키도록 제2 물질막 형성 단계에서, 질소를 포함하는 제4 공정 가스를 더 공급한다.

Description

절연막 형성 방법{METHOD OF MANUFACTURING INSULATING LAYER}
본 발명은 절연막 형성 방법에 관한 것으로, 보다 구체적으로 기판 상에 절연막을 형성하는 방법에 관한 것이다.
반도체 소자는 다층 구조를 갖는 복수의 금속 배선을 포함하고, 복수의 금속 배선은 절연막에 의해 전기적으로 분리된다. 통상적으로 절연막은 SiO2을 포함하는데, 보이드 없이 충진 능력을 향상시키기 위하여, 불소를 도핑한 FSG(fluorosilicate glass)을 포함한다.
특히, FSG막의 충진 능력을 향상시키기 위하여 고농도의 불소를 도핑하고 있다. 그러나, 고농도의 불소를 도핑하는 과정에서, 불안정한 Si-F2 결합이 증가하면서 흡습성이 증가하며, 이는 파티클 소스가 될 수 있다.
또한, 불소의 도핑을 통해 FSG막 수축(Shrinkage) 감소 효과를 얻을 수 있으나, 불소의 도핑량이 증가할수록 Si-F2 결합이 더 증가하고 흡습성이 증가하여 결국 수축 특성을 상승시키는 문제점이 나타난다.
더불어, 고농도의 FSG막은 어닐링 후 하부 구조물과의 계면에서 박리(delamination)가 발생되는 문제가 발생하고 있다.
본 발명의 실시 예들은, 신뢰성이 우수한 고농도의 불소를 함유한 실리콘 산화물을 포함하는 절연막을 형성할 수 있는 방법을 제공하는 것이다.
본 발명의 일 실시 예에 따른 절연막 형성 방법은, 기판을 준비하는 단계, 상기 기판 상에, 실리콘을 포함하는 제1 공정 가스 및 산소를 포함하는 제2 공정 가스를 제공하여 제1 물질막을 형성하는 단계, 및 상기 제1 물질막 상에, 상기 제1 공정 가스, 제2 공정 가스, 및 불소를 포함하는 제3 공정 가스를 제공하여, 제2 물질막을 형성하는 단계를 포함하되, 상기 제2 물질막의 흡습력을 향상시키도록 상기 제2 물질막 형성 단계에서, 질소를 포함하는 제4 공정 가스를 더 공급한다.
일 실시 예에 따르면, 상기 제4 공정 가스 및 상기 제3 공정 가스 사이의 유량 비율은 1:7 내지 1:13일 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막 사이의 두께 비율은 1:100 내지 1:140일 수 있다.
일 실시 예에 따르면, 상기 제4 공정 가스는 N2O 가스를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막은 실리콘 산화막이며, 상기 제2 물질막은 질소가 함유된 FSG 박막일 수 있다.
일 실시 예에 따르면, 상기 절연막 형성 방법은, 상기 제2 물질막 형성 후, 산소 함유 가스로 플라즈마 처리하는 플라즈마 처리 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 산소 함유 가스는 O2 가스를 포함할 수 있다.
본 발명의 실시예들에 따른 절연막 형성 방법에 있어서, 실리콘 산화물를 포함하는 제1 물질막 상에 FSG를 포함하는 제2 물질막을 적층하여 형성하여, 기판과 제2 물질막이 제1 물질막에 의해 박리되는 것을 방지할 수 있다. 또한, 제2 물질막을 형성할 때, 질소를 함유한 공정 가스를 공급하여 제2 물질막의 흡습력을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 기판 처리 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 절연막 형성 방법을 설명하기 위한 순서도이다.
도 3은 불소 함유 가스의 농도에 따른 Si-Fx의 FTIR(Fourier transform infrared) 그래프이다.
도 4는 질소를 포함하는 공정 가스 없이 절연막을 형성한 직후 및 하루 경과 후 파티클을 수를 나타낸다.
도 5는 질소를 함유한 공정 가스의 농도에 따른 Si-Fx의 FTIR 그래프이다.
도 6a는 본 발명의 일 실시 예에 따라 형성된 제1 물질막 및 제2 물질막을 포함한 절연막 사진이다.
도 6b는 일반적인 FEG로 이루어진 절연막의 사진이다.
도 7는 본 발명의 일 실시 예에 따라 질소를 포함하는 공정 가스를 이용하여 절연막을 형성한 직후, 1일 경과, 및 3일 경과 후 파티클을 수를 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하에서 설명되는 실시 예들은 반도체 소자 제조를 위한 기판 처리 방법에 관한 것으로, 보다 구체적으로 플라즈마를 이용하여 절연막을 형성하는 기판 처리 방법 및 이를 수행하는 기판 처리 장치에 관한 것이다.
도 1은 본 발명의 일 실시 예에 따른 기판 처리 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 기판 처리 장치는, 플라즈마 화학기상증착(Plasma Enhanced CVD; PECVD)일 수 있다. 단일 기판에 대한 기판 처리(예를 들면, 복합막 증착)을 수행하는 기판 처리 장치의 예로서 도시한다.
본 발명의 일 실시 예에 따른 기판 처리 장치(1000)는, 밀폐된 처리 공간(100S)을 형성하는 공정 챔버(100), 공정 챔버(100)에 설치되어 기판(SUB)을 지지하는 기판 지지부(110), 공정 챔버(100)에 설치되어 처리 공간(100S)으로 가스를 분사하는 가스 분사부(120), 처리 공간(100S)으로 공정 가스를 공급하기 위한 가스 공급부(130)를 포함할 수 있다.
공정 챔버(100)는 기판(SUB) 처리를 위한 밀폐된 처리 공간(100S)을 형성하는 구성으로 다양한 구성이 가능하다. 공정 챔버(100)는 상측이 개방된 챔버 본체(102) 및 챔버 본체(102)의 상부에 결합되어 밀폐된 처리 공간(100S)을 형성하는 상부 리드(104)를 포함할 수 있다. 일 실시 예에서 따르면, 도시되지 않았으나, 공정 챔버(100)는 일 측에 기판(SUB) 인입 또는 반출을 위한 하나 이상의 게이트(106)를 더 포함할 수 있다.
기판 지지부(110)는 공정 챔버(100)에 설치되어 기판(SUB)을 지지하는 구성으로 다양한 구성이 가능하다. 기판 지지부(110)는 공정 환경에 따라 다양한 재질로 이루어질 수 있고, 예를 들어 그라파이트(Graphite)에 대한 SiC 코팅을 통해 형성될 수 있다. 일 예로, 기판 지지부(110)는 상면에 기판(SUB)이 안착되는 기판 플레이트 및 기판 플레이트의 중앙부에 결합되어 기판 플레이트를 지지하는 샤프트를 포함할 수 있다. 기판 플레이트의 평면 형상은 원형, 각형 등으로 이루어질 수 있다. 샤프트는 공정 챔버(100)의 하측을 통해 관통되어 공정 챔버(100)에 결합 설치될 수 있다. 이때, 기판 지지부(110)는 샤프트의 상하이동을 구동하는 구동부를 추가로 포함할 수 있다. 도시되지 않았으나, 구동부는 샤프트를 상하이동을 위한 상하구동부와, 샤프트와 결합되어 수직 방향 회전축을 중심으로 기판 플레이트를 회전시키는 회전 구동부를 포함할 수 있다.
가스 분사부(120)는 공정 챔버(100)에 설치되어 처리 공간(100S)으로 가스를 분사하는 구성으로 다양한 구성이 가능하다. 가스 분사부(120)는 기판 지지부(110)와 대향되어 공정 챔버(100) 상측에 설치되며, 처리 공간(100S) 내의 기판 지지부(110)에 안착된 기판(SUB)으로 공정 가스를 분사할 수 있다. 일 예로, 가스 분사부(120)는 기판 지지부(110)의 상부에 안착되는 기판(SUB)으로 공정 가스를 분사하기 위하여 기판 지지부(110)와 대응되는 평면 형상으로 공정 챔버(100)의 상부 리드(104)에 설치될 수 있다.
한편, 가스 분사부(120)는 플라즈마 발생을 위해 RF 전원과 연결될 수 있으며, 이때,기판 지지부(110)는 접지될 수 있다. 도시되지 않았으나, 다른 실시 예에서, 기판 지지부(110)에 RF 전력이 인가되고 가스 분사부(120)가 접지될 수 있다.
기판 처리 장치(1000)는 처리 공간(100S) 내부의 가스를 퍼지 및 펌핑하기 위한 배기부(108)를 더 포함할 수 있다. 배기부(108)는 처리 공간(100S) 내의 가스를 외부로 배기하는 구성으로 다양한 구성이 가능하다. 배기부(108)는 공정 챔버(100) 하부에 형성되는 배기구를 통해 외부의 진공 펌프와 연결될 수 있다.
가스 공급부(130)는 공정 챔버(100)의 처리 공간(100S)으로 공정 가스를 공급하기 위한 구성으로 다양한 구성이 가능하다. 공정 가스는 복수의 가스가 혼합된 혼합 가스일 수 있다. 또한, 가스 공급부(130)는 공정 가스 이외에 퍼지 가스도 공급하도록 구성될 수 있다.
본 발명의 일 실시 예에 다르면, 가스 공급부(130)는 처리 공간(100S)으로 공정 가스를 공급하기 위하여 가스 분사부(120)에 결합되는 가스 공급 라인(137)과 공급라인에 공정 가스를 주입하기 위한 복수의 가스 주입 라인들(131, 132, 133, 134, 135)을 포함할 수 있다.
가스 공급 라인(137)은 처리 공간(100S)으로 가스를 공급하기 위하여 가스 분사부(120)에 결합되는 구성으로 다양한 구성이 가능하다. 가스 공급 라인(137)은 외부에서 공급받은 가스가 가스 분사부(120)를 향해 이동할 수 있는 배관으로, 다양한 재질, 형상, 및 구조로 이루어질 수 있다. 그리고, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)로부터 복수의 가스들이 주입된 후, 하나의 가스 공급 라인(137)을 통해 공정 챔버(100)로 가스를 공급할 수 있다.
가스 공급부(130)는 복수의 가스 주입 라인들(131, 132, 133, 134, 135)을 포함하며, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)은 가스 공급 라인(137)과 연결되며, 가스 공급 라인(137)이 가스 분사부(120)에 결합될 수 있다. 복수의 가스 주입 라인들(131, 132, 133, 134, 135) 각각에는 공급 라인들(131, 132, 133, 134, 135)을 개폐하고 가스 주입 라인들(131, 132, 133, 134, 135)을 통해 주입되는 가스의 유량을 제어하는 밸브들(131V, 132V, 133V, 134V, 135V)이 각각 설치될 수 있다.
본 발명의 일 실시 예에 따르면, 복수의 가스 주입 라인들(131, 132, 133, 134, 135)은, 실리콘을 포함하는 제1 공정 가스를 제공하는 제1 공급 라인(131), 산소를 포함하는 제2 공정 가스를 제공하는 제2 공급 라인(132), 불소를 포함하는 제3 공정 가스를 제공하는 제3 공급 라인(133), 질소를 포함하는 제4 공정 가스를 제공하는 제4 공급 라인(134), 및 캐리어 가스를 제공하는 제5 공급 라인(135)을 포함할 수 있다. 일 예로, 제1 공정 가스는 TEOS(tetraethyl orthosilicate, Si(OC2H5)4)를 포함하고, 제2 공정 가스는 O2를 포함하고, 제3 공정 가스는 SiF4를 포함하고, 제4 공정 가스는 N2O 가스를 포함하며, 캐리어 가스는 Ar 및 He를 포함할 수 있다.
가스 공급부(130)의 복수의 가스 주입 라인들(131, 132, 133, 134, 135) 및 가스 공급 라인(137)을 통해, 처리 공간(100S)으로 혼합된 가스를 제공하고, 플라즈마를 이용하여 처리 공간(100S) 내 로딩된 기판(SUB) 상에 절연막을 형성할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 졀연막 형성 방법을 설명하기 위한 순서도이다. 본 실시 예에서 절연막은 제1 물질막 및 제2 물질막을 포함할 수 있다.
도 1 및 도 2를 참조하면, 기판(SUB)을 공정 챔버(100) 내부로 이동시키고 공정 챔버(100) 내 기판 지지부(110) 상에 로딩시킬 수 있다(단계 S110).
제1 공정 가스, 제2 공정 가스, 및 캐리어 가스를 챔버(100) 내 처리 공간(100S)으로 제공할 수 있다. 일 예로, 제1 가스 주입 라인(131), 제2 가스 주입 라인(132), 및 제5 가스 주입 라인(135)을 통해, TEOS, O2, 및 Ar(또는 He)가 가스 분사부(120)를 통해 처리 공간(100S)으로 제공할 수 있다. 기판(SUB) 처리 공간(100S)에 제공된 가스가 플라즈마를 통해 기판(SUB) 상에 제1 물질막을 형성할 수 있다(단계 S120). 본 실시 예에서 제1 물질막은 PE-TEOS(plasma enhanced-TEOS)을 포함할 수 있다.
공정 가스 안정화 단계 후(단계 S130), 제1 공정 가스, 제2 공정 가스, 제3 공정 가스, 제4 공정 가스, 및 캐리어 가스를 챔버(100) 내 처리 공간(100S)으로 제공할 수 있다. 일 예로, 제1 가스 주입 라인(131), 제2 가스 주입 라인(132), 제3 가스 주입 라인(133), 제4 가스 주입 라인(134), 및 제5 공 가스 주입 라인(135)을 통해, TEOS, O2, SiF4, N2O, 및 Ar(또는 He)가 가스 분사부(120)를 통해 처리 공간(100S)으로 제공할 수 있다. 기판(SUB) 처리 공간(100S)에 제공된 가스는 플라즈마를 통해 기판(SUB)의 제1 물질막 상에 제2 물질막을 형성할 수 있다(단계 S140). 본 실시 예에서는 제2 물질막은 FSG(fluorosilicate glass)를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 제4 공정 가스 및 제3 공정 가스 사이의 유량 비율은 1:7 내지 1:13이고, 바람직하게는 1:10일 수 있다.
이 경우, 제4 공정 가스가 질소를 포함하나, 형성되는 제2 물질막 내에는 질소 성분이 검출되지 않는다. 후속하여 설명되겠지만, 질소 성분이 불안정한 실리콘-불소 결합을 방지하는 역할을 할 뿐, 제2 물질막 내 성분으로 검출되지 않을 수 있다.
완성된 절연막은 제1 물질막 및 제2 물질막을 포함할 수 있다. 본 발명의 일 실시 예에 따르면, 제1 물질막 및 제2 물질막 사이의 두께 비율은 1:100 내지 1:140이고, 바람직하게는 1:120일 수 있다. 이 경우, 기판(SUB) 상에 제1 물질막을 형성한 후 제2 물질막을 형성함으로써, 후속 어닐링 공정 시 제1 물질막이 기판(SUB)과 제2 물질막 사이에서, 제1 물질막에 의해 제2 물질막이 박리되는 현상을 방지할 수 있다.
기판(SUB) 상에 제1 물질막 및 제2 물질막을 형성한 후, 산소 함유 가스로 후(post) 플라즈마 처리를 수행할 수 있다(단계 S150). 산소 함유 가스는 O2 가스를 포함할 수 있다. 후 플라즈마 처리는 실시 예에 따라 선택적으로 수행될 수 있다. 이어서, 처리 공간(100S) 내 잔류하는 가스를 퍼지할 수 있다(단계 S160).
이하에서, 불소 함유 가스의 농도에 따른 절연막 특성을 평가한다.
도 3은 불소 함유 가스의 농도에 따른 Si-Fx의 FTIR(Fourier transform infrared) 그래프이다.
도 3을 참조하면, SiF4 가스의 농도를 증가시킴에 따라 Si-Fx의 피크가 증가하고, 피크의 폭이 넓어지는 것을 볼 수 있다. Si-Fx의 피크의 폭이 증가한다는 것은 불안정한 Si-F2 결합이 증가한다는 것을 의미한다. 이러한 불안정한 Si-F2는 하기의 반응을 일으킨다.
Si-F2 + H2O = [SiF]OH + HF
Si-F2 + 2H2O = Si(OH)2 + 2HF
상기와 같이 Si-F2에 의해 수분 흡수 반응이 일어나기 쉽기 때문에, 파티클 및 수축(Shrinkage)에 부정적인 영향을 끼친다. 표 1은 SiF4 가스의 유량에 따른 절연막의 수축을 나타내고, 도 4는 질소를 포함하는 공정 가스 없이 절연막을 형성한 직후 및 하루 경과 후 파티클을 수를 나타낸다. 표 1 및 도 4를 참조하면, 막질 내부에 OH, C, H과 같은 불순물이 많을 때, 고온 어닐 공정 후 막질이 수축하게 되는데, 즉, 수분 흡수 소스인 -OH가 많으면 막질의 수축이 더 심해진다. 그리고, 불소가 증가하면, 불안정한 Si-F2 결합이 증가하면서 흡습성이 증가하며 이는 파티클이 되며 시간이 경과할수록 파티클 수가 더욱 증가하게 된다.
SiF4 유량 수축(SHR)
1000 0.16
2000 0.37
3000 0.79
4000 0.88
이하에서는, 본 발명의 일 실시 예에 따라 질소를 함유한 공정 가스를 이용하여 형성된 절연막의 특성을 평가한다.도 5는 질소를 함유한 공정 가스의 농도에 따른 Si-Fx의 FTIR 그래프이다.
도 5를 참조하면, 도 2에서 제2 물질막을 형성할 때, 제4 공정 가스 즉, N2O를 주입하는데 이때 N2O 농도가 증가할수록 제2 물질막 내 불안정한 Si-F2 결합이 감소한 것을 볼 수 있다. 따라서, 불소를 함유한 공정 가스를 이용하여 FSG을 형성할 때 발생하는 불안정한 Si-F2 결합을 N2O의 질소가 감소시킨다.
도 6a는 본 발명의 일 실시 예에 따라 형성된 제1 물질막 및 제2 물질막을 포함한 절연막 사진이고, 도 6b는 일반적인 FEG로 이루어진 절연막의 사진이다. 도 6a에서는 도 1 및 2에서 설명된 바와 같이, 제1 공정 가스, 제2 공정 가스, 및 제5 공정 가스를 이용하여 형성된 제1 물질막(ML_1)과, 제1 내지 제5 공정 가스를 이용하여 형성된 제2 물질막(ML_1)을 포함하는 절연막(ILD)을 나타내고, 도 6b에서는 일반적인 FEG막으로 이루어진 절연막을(ILD) 나타낸다. 도 6a 및 도 6b에 도시된 각각의 절연막은 고온 어닐링 공정 후 하부 구조물과의 박리 현상(A)을 살펴본 것으로, PE-TEOS를 포함하는 제1 물질막(ML_1)이 제2 물질막(ML_2)의 박리를 방지한 것을 볼 수 있다.
표 2는 질소를 포함하는 공정 가스의 유량에 따른 불소를 함유한 절연막의 수축을 나타낸다.
N2O SiF4 수축
0 5000 0.88
100 5000 0.28
200 5000 0.19
300 5000 0.07
표 2를 참조하면, SiF4를 고농도로 주입하였음에도 불구하고, N2O의 유량이 증가할수록 수축이 0%에 가깝게 효과적으로 개선된 것을 볼 수 있다.도 7는 본 발명의 일 실시 예에 따라 질소를 포함하는 공정 가스를 이용하여 절연막을 형성한 직후, 1일 경과, 및 3일 경과 후 파티클을 수를 나타낸다.
도 7를 참조하면, 절연막 형성 직후 47개 및 49개의 파티클에서 3일이 경과하여도 55개 내지 52개로 시간이 경과되더라도 파티클 수가 크게 늘지 않고 유지된다는 것을 볼 수 있다.
이상 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
1000: 기판 처리 장치
100: 공정 챔버
100S: 처리 공간
110: 기판 지지부
120: 가스 분사부
130: 가스 공급부

Claims (7)

  1. 기판을 준비하는 단계;
    상기 기판 상에, 실리콘을 포함하는 제1 공정 가스 및 산소를 포함하는 제2 공정 가스를 제공하여 제1 물질막을 형성하는 단계; 및
    상기 제1 물질막 상에, 상기 제1 공정 가스, 제2 공정 가스, 및 불소를 포함하는 제3 공정 가스를 제공하여, 제2 물질막을 형성하는 단계를 포함하되,
    상기 제2 물질막의 흡습력을 향상시키도록 상기 제2 물질막 형성 단계에서, 질소를 포함하는 제4 공정 가스를 더 공급하는 것을 특징으로 하는 절연막 형성 방법.
  2. 제1항에 있어서,
    상기 제4 공정 가스 및 상기 제3 공정 가스 사이의 유량 비율은 1:7 내지 1:13인 것을 특징으로 하는 절연막 형성 방법.
  3. 제1에 있어서,
    상기 제1 물질막 및 상기 제2 물질막 사이의 두께 비율은 1:100 내지 1:140인 것을 특징으로 하는 절연막 형성 방법.
  4. 제1항에 있어서,
    상기 제4 공정 가스는 N2O 가스를 포함하는 것을 특징으로 하는 절연막 형성 방법.
  5. 제1항에 있어서,
    상기 제1 물질막은 실리콘 산화막이며, 상기 제2 물질막은 FSG 박막인 것을 특징으로 하는 절연막 형성 방법.
  6. 제1항에 있어서,
    상기 제2 물질막 형성 후, 산소 함유 가스로 플라즈마 처리하는 플라즈마 처리 단계를 더 포함하는 것을 특징으로 하는 절연막 형성 방법.
  7. 제6항에 있어서,
    상기 산소 함유 가스는 O2 가스를 포함하는 것을 특징으로 하는 절연막 형성 방법.
KR1020210170204A 2021-12-01 2021-12-01 절연막 형성 방법 KR20230082729A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210170204A KR20230082729A (ko) 2021-12-01 2021-12-01 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210170204A KR20230082729A (ko) 2021-12-01 2021-12-01 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20230082729A true KR20230082729A (ko) 2023-06-09

Family

ID=86765355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170204A KR20230082729A (ko) 2021-12-01 2021-12-01 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20230082729A (ko)

Similar Documents

Publication Publication Date Title
US7825038B2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
KR102139211B1 (ko) Oled 박막 인캡슐레이션을 위한 불소-함유 플라즈마 중합 hmdso
US20090250752A1 (en) Methods of fabricating semiconductor device having a metal gate pattern
KR101752075B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2007140377A2 (en) A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
WO2007140424A2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US10224507B2 (en) Fluorine-containing polymerized HMDSO applications for OLED thin film encapsulation
KR20230043909A (ko) 실리콘 질화물 막들의 다층 증착 및 처리
US20050136693A1 (en) Thermal processing unit and thermal processing method
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
KR20230082729A (ko) 절연막 형성 방법
KR102046163B1 (ko) 반도체 소자의 제조방법
US7985696B2 (en) Method of manufacturing semiconductor device
US20100087062A1 (en) High temperature bd development for memory applications
US6090725A (en) Method for preventing bubble defects in BPSG film
US7122485B1 (en) Deposition profile modification through process chemistry
US20230172033A1 (en) Processes for improving thin-film encapsulation
TW202240661A (zh) 基板處理方法
JPH08213378A (ja) プラズマｃｖｄ装置及び酸化膜の成膜方法
KR20230082731A (ko) 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
KR100888186B1 (ko) 절연막 형성 방법
JPH04343456A (ja) 半導体装置の製造方法