JP2007115834A - 半導体製造方法及び半導体製造装置 - Google Patents

半導体製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2007115834A
JP2007115834A JP2005304809A JP2005304809A JP2007115834A JP 2007115834 A JP2007115834 A JP 2007115834A JP 2005304809 A JP2005304809 A JP 2005304809A JP 2005304809 A JP2005304809 A JP 2005304809A JP 2007115834 A JP2007115834 A JP 2007115834A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
forming
outer peripheral
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005304809A
Other languages
English (en)
Inventor
Katsura Watanabe
桂 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005304809A priority Critical patent/JP2007115834A/ja
Publication of JP2007115834A publication Critical patent/JP2007115834A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供する。
【解決手段】半導体基板に第1の被膜を形成する工程と、前記半導体基板の外周部において、第1の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第2の被膜を形成する工程を備える。
【選択図】図1

Description

本発明は、例えば多層配線形成工程に用いられる半導体製造方法及び半導体製造装置に関する。
近年、半導体素子の微細化に伴い、信号伝達の遅延が懸念されるようになったことから、多層配線の層間絶縁膜として低誘電率膜が導入されている。そして、例えば、メチル基含有酸化ケイ素膜(MSQ:MethylSilsesQuioxane膜)などの低誘電率膜材料や、その形成方法の開発が進められている。
このような低誘電率膜は、通常素子領域が形成された半導体基板上に下地層間絶縁膜を介して、塗布法(SOD:Spin On Dielectrics法)を用いて形成される(例えば特許文献1参照)が、この場合、低誘電率膜の外周部5mm程度を、シンナーなどを用いて除去する必要があるため、段差が形成される。そして、多孔質構造であるMSQ膜は、機械的強度や他種膜との界面密着性が弱く、ダマシン法によりCu配線を形成する際の平坦化工程において、段差部に荷重が集中することにより、低誘電率膜が露出してしまう。特に、積層数の増加に伴い段差は大きくなるため、低誘電率膜の露出が顕著となる。そして、さらに上層配線を形成する際、Cu配線上に形成される拡散防止膜(例えばメチル基含有炭化珪素膜)形成時に、NHプラズマを利用したCuO還元処理を行うが、このとき、表面にSiCN、SiCなどの被膜が形成されるとともに、低誘電率膜が露出部分から等方的にエッチングされることにより、空洞が形成され、剥離を生じるという問題や、段差部分で上層との界面が剥離するという問題があった。
特開2003−174084号公報
本発明は、半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供することを目的とするものである。
本発明の一態様によれば、半導体基板に第1の被膜を形成する工程と、前記半導体基板の外周部において、第1の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第2の被膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。
また、本発明の一態様によれば、前記半導体基板に第1の被膜を形成する工程と、前記半導体基板の外周部において、第1の被膜の少なくとも一部を除去し、凹凸を形成する工程と、少なくとも前記凹凸の形成された領域に、選択的に第2の被膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。
また、本発明の一態様によれば、成膜チャンバーと、半導体基板を載置するステージと、前記半導体基板の中心部に第1のガスを供給する第1のガス供給手段と、前記半導体基板の外周部に第2のガスを供給する第2のガス供給手段を備える半導体製造装置が提供される。
本発明の一実施態様によれば、半導体製造工程において、半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
(実施形態1)
本実施形態において用いられる並行平板型CVD装置を図1に示す。図に示すように、半導体基板1上に成膜処理を形成するための反応容器であるメタルチャンバー2内に、半導体基板1を支持し、電圧を印加するRF電源3a、基板接地電極3bと、半導体基板1を加熱し、450℃程度まで温度制御可能な加熱手段4が設置されている。半導体基板1上方には半導体基板1表面に原料ガスを導入するガス導入手段5が設けられており、ガス分断板5aに至るまでの導入部が、半導体基板1中心部上の不活性ガス導入部5bと、半導体基板1外周部上の成膜ガス導入部5cに分離されている。そして、メタルチャンバー5はガス排出手段6と接続され、ドライポンプ6aにより排気が可能となっているとともに、スロットルバルブ6bにより、圧力制御が可能となっている。
このような半導体製造装置を用いて、以下のように積層構造を形成する。
先ず、予め図2に示すように、素子領域を形成した半導体基板1上に、第1の下地層間絶縁膜11及び第2の下地層間絶縁膜12を形成する。その上層に、例えば、MSQなどの誘電率3以下の低誘電率塗布膜13を形成した後、半導体基板1の外周から例えば5mm程度をシンナーなどの有機溶剤により除去する。このとき、外周部に段差14が形成される。そして、その上層に、酸化珪素保護膜15を形成する。
次いで、図3に示すように、リソグラフィ技術及びRIE技術により、Cu配線形成溝16を形成する。
このようにしてCu配線形成溝16を有する積層膜が形成されるとともに、外周部に段差14が形成された半導体基板1を、図1に示す半導体製造装置に導入し、半導体基板1外周部の段差14を緩和するための外周保護膜を形成する。
先ず、半導体基板1をメタルチャンバー部2内に導入し、基板接地電極3上に保持した後、不活性ガス導入部5bに、不活性ガス(例えばN)を10slmで供給し、メタルチャンバー部2内圧力を300torr程度となるように制御する。
次に、成膜ガス導入部5cに、原料ガスとして、例えばTEOS:0.5g/min、He:500sccmを供給する。そして、メタルチャンバー2内の圧力と流量が安定した時点で、8%濃度のOガスを500sccm程度で供給する。このようにして、図4に示すように、半導体基板1上に、非成膜雰囲気と成膜雰囲気を形成する。そして、Oの酸化作用により、図5に示すように、半導体基板1外周部の段差14上に、外周保護膜としてSiO膜17を形成する。
このとき、TEOSとOの反応により形成される反応中間体は、下地依存性が強く、親水性膜上(例えば酸化珪素保護膜15上)では成長しにくく、疎水性膜上(例えばSiからなる半導体基板1上)との成長選択比が大きくなるという特徴を持っている。従って、酸化珪素保護膜15上では薄く、最外周の半導体基板1上(エッジ部分)では厚く成膜することができ、段差を緩和することが可能となる。
そして、このようにして外周保護膜17を形成した半導体基板1上に、さらに図6示すように、従来と同様に、スパッタリング法によりバリアメタル膜18を形成し、さらにスパッタリング法及び電解めっき法によりCu膜を形成することにより、Cu配線形成溝16内の埋め込みを行う。そして、CMP(Chenical Mechanical Polishing)技術により平坦化を行ない、Cu配線形成溝16外のCu膜を除去し、Cu配線19を形成する。このとき、外周保護膜17が形成されているため、低誘電率塗布膜13は露出することなく、酸化珪素保護膜15との界面での剥がれを抑制することが可能となる。
さらに、上述のように、多層配線(例えば4〜11層の)を形成する際、全ての層、或いはその一部の層に外周保護膜を用いて低誘電率塗布膜の形成・配線の形成を行うことより、多層化により段差が大きくなった場合でも、低誘電率塗布膜の露出、酸化珪素保護膜との界面での剥がれを抑制することが可能となる。
(実施形態2)
本実施形態においては、実施形態1と同様の半導体製造装置を用いて、外周保護膜を形成するが、外周保護膜が形成される半導体基板の状態が実施形態1と異なるものについて、適用している点で異なっている。
先ず、予めSiからなる半導体基板21上に、図7に示すように、Siトレンチ形成のためのハードマスクとなる窒化珪素膜22a、ボロン添加酸化珪素膜22bを形成し、パターン転写用のレジスト23を塗布する。次いで、図8に示すように、リソグラフィ技術を用いてパターニングし、レジストマスク23’を形成する。そして、図9に示すように、RIE技術によりハードマスク加工を行なう。このとき、半導体基板21外周部において、従来と同様に、レジスト23の基板周辺部の堆積膜厚のばらつきや、RIE装置のプラズマシース厚のばらつき、ローディング効果などにより、ハードマスク22’が過剰にエッチングされ、制御できない半導体基板21外周部のSi露出部分24が形成される。
このようにしてハードマスク22が形成されるとともに、Si露出部分24が形成された半導体基板21を、図1に示す半導体製造装置に導入し、図10に示すように、半導体基板21外周部のSi露出部分24を被覆する外周保護膜27(SiO膜)を、実施形態1と同様の条件で、ハードマスク22の膜厚と同程度となるように形成する。
このとき、上述のように、TEOSとOの反応により形成される反応中間体は、下地依存性が強く、外周部のSi露出部分を選択的に次工程のSi−RIE工程で選択比を大きく取ることができるSiO膜で被覆することができる。
そして、このようにしてハードマスク22及び外周保護膜27が形成された半導体基板21に、Si−RIE処理を施し、図11に示すようにSiトレンチ25を形成する。このとき、外周部のSi露出部分が外周保護膜27(SiO膜)により被覆されているため、過剰エッチングによる剣山状の凹凸の形成を抑制し、ダストによる電気的特性などの不具合を抑制することが可能となる。
このとき、実施形態1と同様に、低誘電率膜を備える積層膜が形成されるとともに外周部に段差の形成された基板に対して、適用することも可能である。
(実施形態3)
本実施形態において用いられる塗布装置を図12(a)、(b)に示す。図に示すように、半導体基板31を載置するステージ32と、半導体基板31の中心を回転軸として回転させるとともに、回転速度を制御する回転機構33と、半導体基板31の外周部上に塗布液34を供給する塗布液供給手段35から構成されている。そして、塗布液供給手段34は、調製された塗布液34を導入するボトル35aと、塗布液34をボトル35aから排出するためのポンプ35bと、排出された塗布液34をろ過するフィルター35cと、塗布液34の流量を制御するバルブ35d、及び半導体基板31の外周部上に塗布液を供給するノズル35eから構成されている。
このような半導体製造装置を用いて、以下のように積層構造を形成する。
図13に示すように、実施形態1と同様に、予め第1の下地層間絶縁膜41及び第2の下地層間絶縁膜42を形成され、その上層に、Cu配線形成溝46の形成された誘電率3以下の低誘電率塗布膜43を備える積層膜が形成されるとともに、外周部に段差44が形成された半導体基板31において、その外周部に外周保護膜を形成する。
先ず、溶剤プロピレングリコールモノエチルエーテルに、外周保護膜の原料となるポリメチルシロキサンを5wt%溶解させて、塗布液34を調製する。これをボトル35aに導入し、ポンプ35b、フィルター35cを経て、バルブ35dにより流量が制御された塗布液33を、ノズル35eから吐出しながら、回転機構33によりステージ32を所定の膜厚が得られるように所定の回転速度で回転させることにより、半導体基板31の外周部に塗布液を供給し、液状膜を形成する。このとき半導体基板31外周から例えば5mm内側より、ノズル34eの位置を半導体基板31の中心方向から外周方向に移動させながら回転させても良い。また、半導体基板のベベル部分(裏面、表面)に塗布された塗布液を、必要に応じて例えばシクロヘキサン等の溶剤により溶解、除去しても良い。
次いで、形成された液状膜から溶剤を揮発させて、半導体基板31上に膜原料のみを残した後、ホットプレート、電気炉などを用いて、例えば窒素雰囲気中で350℃、30分間の熱処理を施すことにより、原料同士を架橋させ、図14に示すように、半導体基板31上にSiOからなる安定な外周保護膜47を形成することができる。
そして、このようにして外周保護膜47を形成した半導体基板31上に、実施形態1と同様に、図15に示すように、スパッタリング法によりバリアメタル膜48を形成し、さらにスパッタリング法及び電解めっき法によりCu膜を形成することにより、Cu配線形成溝46内の埋め込みを行う。そして、CMP技術により平坦化を行ない、Cu配線形成溝46外のCu膜を除去し、Cu配線49を形成する。このとき、実施形態1と同様に、外周保護膜47が形成されているため、低誘電率塗布膜43は露出することなく、酸化珪素保護膜45との界面での剥がれを抑制することが可能となる。
本実施形態においては、Cu配線形成溝を有する積層膜が形成されるとともに、外周部に段差が形成された半導体基板の外周部に外周保護膜を形成したが、実施形態2と同様に、トレンチが形成されるとともに、Si露出部分が形成された半導体基板の外周部に、同様に外周保護膜を形成しても良い。
これら実施形態において、半導体基板の外周部に外周保護膜を形成したが、外周保護膜は、例えば半導体基板外周から5mm以内に形成されることが好ましい。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様における半導体製造装置を示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造装置を示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造装置を示す図。 本発明の一態様における半導体製造装置を示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。 本発明の一態様における半導体製造工程示す図。
符号の説明
1、21、31、101 半導体基板
2 メタルチャンバー
3a RF電源
3b 基板設置電極
4 加熱手段
5 ガス導入手段
6 ガス排出手段
11、41 第1の下地層間絶縁膜
12、42 第2の下地層間絶縁膜
13、43 低誘電率塗布膜
14、44 段差
15、45 酸化珪素保護膜
16、46 Cu配線形成溝
17、27、47 外周保護膜
18 バリアメタル膜
19 Cu膜
19’ Cu配線
22 ハードマスク
23 レジスト
23’ レジストマスク
24 Si露出部分
25 Siトレンチ
32 ステージ
33 回転機構
34 塗布液
35 塗布液供給手段

Claims (5)

  1. 半導体基板に第1の被膜を形成する工程と、
    前記半導体基板の外周部において、第1の被膜の少なくとも一部を除去し、段差を形成する工程と、
    少なくとも前記段差の形成された領域に、選択的に第2の被膜を形成する工程を備えることを特徴とする半導体製造方法。
  2. 前記選択的に前記第2の被膜を形成する工程は、前記半導体基板の中心部上に非成膜雰囲気を形成すると共に、前記半導体基板の外周部上に成膜雰囲気を形成する工程を備えることを特徴とする請求項1に記載の半導体製造方法。
  3. 前記選択的に前記第2の被膜を形成する工程は、前記半導体基板の外周部上に第2の被膜材料を塗布する工程を備えることを特徴とする請求項1に記載の半導体製造方法。
  4. 前記半導体基板に第1の被膜を形成する工程と、
    前記半導体基板の外周部において、第1の被膜の少なくとも一部を除去し、凹凸を形成する工程と、
    少なくとも前記凹凸の形成された領域に、選択的に第2の被膜を形成する工程を備えることを特徴とする半導体製造方法。
  5. 成膜チャンバーと、
    半導体基板を載置するステージと、
    前記半導体基板の中心部に第1のガスを供給する第1のガス供給手段と、
    前記半導体基板の外周部に第2のガスを供給する第2のガス供給手段を備える半導体製造装置。
JP2005304809A 2005-10-19 2005-10-19 半導体製造方法及び半導体製造装置 Pending JP2007115834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005304809A JP2007115834A (ja) 2005-10-19 2005-10-19 半導体製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005304809A JP2007115834A (ja) 2005-10-19 2005-10-19 半導体製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2007115834A true JP2007115834A (ja) 2007-05-10

Family

ID=38097765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005304809A Pending JP2007115834A (ja) 2005-10-19 2005-10-19 半導体製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2007115834A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053372A (ja) * 2012-09-05 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2022075144A1 (ja) * 2020-10-08 2022-04-14 Jsr株式会社 保護膜形成用組成物、保護膜、保護膜の形成方法、及び基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053372A (ja) * 2012-09-05 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2022075144A1 (ja) * 2020-10-08 2022-04-14 Jsr株式会社 保護膜形成用組成物、保護膜、保護膜の形成方法、及び基板の製造方法

Similar Documents

Publication Publication Date Title
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
KR100371591B1 (ko) 금속화후 화학적 기계적 폴리싱 유전체 에칭
US5849640A (en) In-situ SOG etchback and deposition for IMD process
JP5342811B2 (ja) 半導体装置の製造方法
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
KR100538749B1 (ko) 상호 접속 구조체, 및 로우-k 유전체와 금속 도체 상호접속 구조체를 제조하는 방법
US6693050B1 (en) Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US6642138B2 (en) Process of making dual damascene structures using a sacrificial polymer
US9607883B2 (en) Trench formation using rounded hard mask
US7256148B2 (en) Method for treating a wafer edge
US5679211A (en) Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US6841466B1 (en) Method of selectively making copper using plating technology
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
TW201804567A (zh) 形成具有氣隙之半導體元件的方法
TWI784176B (zh) 用以增進極紫外光(euv)蝕刻抗性的保護性覆蓋物之選擇性原子層沉積(ald)
JP3992654B2 (ja) 半導体装置の製造方法
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP2007115834A (ja) 半導体製造方法及び半導体製造装置
JP2007116167A (ja) 特徴画成部を形成する方法
US20090004865A1 (en) Method for treating a wafer edge
JP2005294640A (ja) 半導体装置の製造方法
JP3781290B2 (ja) 積層絶縁膜の加工方法及び配線構造の形成方法
KR100476707B1 (ko) 반도체 소자의 제조 방법
US6774042B1 (en) Planarization method for deep sub micron shallow trench isolation process
JP2006525651A (ja) low−k誘電体の最上部に反射防止特性を持つキャップ層の形成法