CN113658918B - 半导体器件的制备方法及半导体器件 - Google Patents
半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN113658918B CN113658918B CN202110943002.4A CN202110943002A CN113658918B CN 113658918 B CN113658918 B CN 113658918B CN 202110943002 A CN202110943002 A CN 202110943002A CN 113658918 B CN113658918 B CN 113658918B
- Authority
- CN
- China
- Prior art keywords
- layer
- phosphorus
- doped silicon
- silicon layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 314
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 314
- 239000010703 silicon Substances 0.000 claims abstract description 314
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 206
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 206
- 239000011574 phosphorus Substances 0.000 claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000011800 void material Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 15
- 239000012495 reaction gas Substances 0.000 claims description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- 239000005922 Phosphane Substances 0.000 claims description 11
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- 229910000064 phosphane Inorganic materials 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000376 reactant Substances 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 346
- 239000011229 interlayer Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 9
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 8
- 229910021645 metal ion Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种半导体器件的制备方法及半导体器件，该制备方法包括将所述反应腔室加热至第二预设温度，在所述硅晶种层上方形成第一磷掺杂硅层；将所述反应腔室加热至第三预设温度，在所述第一磷掺杂硅层上方形成第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量，所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。位线插塞的半导体层的应力变化和尺寸收缩得到控制，半导体层的平坦度大大提升，这样形成的空洞尺寸较小，且沿靠近基板的方向移动，即使在半导体层平坦化减薄之后，空洞也不会对上面的膜层产生影响。
Description
技术领域
本申请涉及半导体器件技术领域，具体涉及一种半导体器件的制备方法及半导体器件。
背景技术
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamicrandomaccess memory，DRAM)的设计也必须符合高集成度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，其已逐渐取代仅具备平面栅极结构的动态随机存取存储器。
一般来说，具备凹入式栅极结构的DRAM是由数目庞大的存储单元(memory ce11)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字符线(word line，WL)及位线(bit line，BL)的电压信号。如图1和2所示，现有的DRAM半导体器件包括基板101、有源图案1011、隔离图案102、沟槽栅结构103(括栅极绝缘层1031、栅极1032和第二层间绝缘层1033)、第一层间绝缘层104、接触孔105、位线插塞(包括晶种层1061和半导体层1062)和位线结构(包括阻挡层1071和金属层1072)。位线结构通过位线插塞与基板上的栅结构和有源图案电连接，位线插塞设置在基板表面的接触孔内，位线插塞中半导体层采用一步法制备而成，由于沉积工艺的限制，导致在半导体层1062上形成较大空洞1063，在半导体层1062平坦化之后，空洞1063甚至可能位于半导体层1062的表面，引起表面能的变化，如图3和4所示，在沉积上阻挡层1071和金属层1072后，金属层1072中的金属离子会穿过阻挡层1071进入空洞1063内，金属离子的扩散，引起金属离子的陷落，导致挡层1071和金属层1072的图案化过程中，会影响形成的位线结构BL的表面形貌，最终影响这个器件的电学性能。
发明内容
针对上述问题，本申请提供了一种半导体器件的制备方法及半导体器件，解决了现有技术中位线插塞中形成的空洞尺寸大且空洞位置较接近于位线结构从而影响位线结构的表面形貌的技术问题。
第一方面，本申请提供一种半导体器件的制备方法，包括：
步骤S110：提供半导体基板，并在所述基板上表面形成延伸至所述基板内部的接触孔；
步骤S120：将所述基板放置于反应腔室内，并将所述反应腔室加热至第一预设温度，形成覆盖所述接触孔内壁和所述基板上表面的硅晶种层；
步骤S130：将所述反应腔室加热至第二预设温度，形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
步骤S140：将所述反应腔室加热至第三预设温度，形成覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量，所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第二磷掺杂硅层的磷掺杂量小于所述第一磷掺杂硅层的磷掺杂量。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第一磷掺杂硅层的厚度小于所述第二磷掺杂硅层的厚度。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，步骤S130，包括以下步骤：
步骤S132：将所述反应腔室加热至第二预设温度，向所述反应腔室内通入第一反应气体至所述反应腔室内的压强为第一预设压强，并保持第一预设时长，以形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
步骤S134：向所述反应腔室内通入第二反应气体至所述反应腔室内的压强为第二预设压强，并保持第二预设时长，以加厚所述第一磷掺杂硅层；其中，所述第二预设压强不同于所述第一预设压强。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第二预设压强大于所述第一预设压强。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第二预设时长大于所述第一预设时长。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第一反应气体和所述第二反应气体均包括硅烷和磷烷。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，步骤S140中所述反应腔室内的压强小于所述第一预设压强和所述第二预设压强的平均值。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，步骤S130还包括以下步骤：
步骤S136：重复执行步骤S132至S134至少5次，直至覆盖所述硅晶种层远离所述基板的表面的所述第一磷掺杂硅层的厚度达预设厚度。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述第一预设温度低于所述第二预设温度，所述第二预设温度低于所述第三预设温度。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，还包括：
步骤S150：将所述反应腔室加热至第四预设温度，形成覆盖所述第二磷掺杂硅层远离第一磷掺杂硅层的表面的非掺杂的硅接触层。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，步骤S150之后，所述方法还包括：
步骤S160：对所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层进行平坦化处理；
步骤S170：在平坦化之后的所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层上方形成位线叠层；
步骤S180：对平坦化之后的所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层，以及所述位线叠层进行图案化处理，以分别得到位线接触插塞和位线结构；其中，所述位线结构通过所述位线接触插塞与所述基板实现电连接。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，所述位线叠层包括在所述硅接触层上方依次叠层设置的阻挡层和金属层。
根据本申请的实施例，可选地，上述半导体器件的制备方法中，步骤S110中，在所述基板上表面形成延伸至所述基板内部的接触孔的步骤之前，所述方法还包括：
在所述基板上表面内形成沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；
在所述基板上表面内形成沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交。
第二方面，本申请提供一种半导体器件，包括：
半导体基板；
设置于所述基板表面内并延伸至所述基板内部的接触孔；
至少覆盖部分所述接触孔内壁和部分所述基板上表面的硅晶种层；
覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；
其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。
根据本申请的实施例，可选地，上述半导体器件中，所述第二磷掺杂硅层的磷掺杂量小于所述第一磷掺杂硅层的磷掺杂量。
根据本申请的实施例，可选地，上述半导体器件中，所述空洞的底部延伸至所述第一磷掺杂硅层内；
所述空洞的顶部延伸至所述第二磷掺杂硅层内。
根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层靠近所述硅晶种层的表面与所述硅晶种层远离所述基板的表面相接触；
所述第二磷掺杂硅层靠近所述第一磷掺杂硅层的表面与所述第一磷掺杂硅层远离所述硅晶种层的表面相接触。
根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层在所述接触孔位置处呈凹状。
根据本申请的实施例，可选地，上述半导体器件中，所述第一磷掺杂硅层与所述基板的上表面之间通过所述硅晶种层隔离。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
本申请提供一种半导体器件的制备方法及半导体器件，该制备方法包括将所述基板放置于反应腔室内，并将所述反应腔室加热至第一预设温度，形成覆盖所述接触孔内壁和所述基板上表面的硅晶种层；将所述反应腔室加热至第二预设温度，形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；将所述反应腔室加热至第三预设温度，形成覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量，所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。位线插塞的半导体层采用分层沉积的方式形成掺杂量呈一定分布的磷掺杂硅层，来填充基板上的接触孔，半导体层的应力变化和尺寸收缩得到控制，半导体层的平坦度大大提升，这样形成的空洞尺寸较小，且沿靠近基板的方向移动，即使在半导体层平坦化减薄之后，空洞也不会对上面的膜层产生影响。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是一种半导体器件的正面俯视示意图；
图2是图1分别沿切线A-A’和切线B-B’的剖面结构示意图；
图3是图1所示的半导体器件的制备方法的相关步骤形成的中间结构的正面俯视示意图；
图4是图3分别沿切线A-A’和切线B-B’的剖面结构示意图；
图5是本申请一示例性实施例示出的一种半导体器件的制备方法流程示意图；
图6是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第一中间结构的正面俯视示意图；
图7是图6分别沿切线C-C’和切线D-D’的剖面结构示意图；
图8是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第二中间结构的正面俯视示意图；
图9是图8分别沿切线C-C’和切线D-D’的剖面结构示意图；
图10是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第三中间结构的剖面结构示意图；
图11是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第四中间结构的剖面结构示意图；
图12是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第五中间结构的剖面结构示意图；
图13是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第六中间结构的剖面结构示意图；
图14是本申请一示例性实施例示出的一种半导体器件的制备方法相关步骤形成的第七中间结构的正面俯视示意图；
图15是图14分别沿切线C-C’和切线D-D’的剖面结构示意图；
图16是本申请一示例性实施例示出的一种半导体器件的正面俯视示意图；
图17是图16分别沿切线C-C’和切线D-D’的剖面结构示意图；
图18是本申请一示例性实施例示出的一种半导体器件中第一磷掺杂硅层的制备方法流程示意图；
图19是本申请一示例性实施例示出的一种半导体器件中第一磷掺杂硅层的制备方法中反应腔室的压强变化示意图；
在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
附图标记为：
101-基板；1011-有源图案；102-隔离图案；103-沟槽栅结构；1031-栅极绝缘层；1032-栅极；1033-第二层间绝缘层；104-第一层间绝缘层；105-接触孔；1061-晶种层；1062-半导体层；1063-空洞；1071-阻挡层；1072-金属层；
201-基板；2011-有源图案；202-隔离图案；203-沟槽栅结构；2031-栅极绝缘层；2032-栅极；2033-第二层间绝缘层；204-第一层间绝缘层；205-接触孔；2061-硅晶种层；2062-第一磷掺杂硅层；2063-空洞；2064-第二磷掺杂硅层；2065-硅接触层；2071-阻挡层；2072-金属层。
具体实施方式
以下将结合附图及实施例来详细说明本申请的实施方式，借此对本申请如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本申请的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述本申请的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
为了彻底理解本申请，将在下列的描述中提出详细的结构以及步骤，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
实施例一
本实施例提供一种半导体器件的制备方法。图5是本申请实施例示出的一种半导体器件的制备方法流程示意图。图6-图17是本申请实施例示出的一种半导体器件的制备方法的相关步骤形成的正面俯视示意图和剖面结构示意图。下面，参照图5和图6-图17来描述本申请实施例提出的半导体器件的制备方法一个示例性方法的详细步骤。
如图5所示，本实施例的半导体器件的制备方法，包括如下步骤：
步骤S110：提供半导体基板201，并在基板201上表面形成延伸至基板内部的接触孔205。
如图6和7所示，步骤S110中，在基板201上表面形成延伸至基板201内部的接触孔205的步骤之前，方法还包括：
(a)在基板201上表面内形成沿第一方向的若干间隔设置的有源图案2011；其中，每个有源图案2011之间通过隔离图案202隔离；
(b)在基板201上表面内形成沿第二方向的若干间隔设置的沟槽栅结构203；其中，每个沟槽栅结构203与至少一个有源图案2011相交；
(c)形成覆盖基板上表面的第一层间绝缘层204。
其中，若干有源图案2011间隔设置于衬底201上，每个有源图案2011彼此平行且均沿第一方向设置，有源图案2011通过离子注入形成掺杂区(图中未示出)形成，有源图案2011的上表面与衬底201的上表面相平齐。相邻两行的有源图案2011交错设置，相邻两列的有源图案2011交错设置。
每个有源图案2011之间通过隔离图案202隔离开，隔离图案202用于限定有源图案2011的形状。
若干沟槽栅结构203间隔设置于衬底201上，每个沟槽栅结构203彼此平行且均沿第二方向(如图6所示的横向)设置，每个沟槽栅结构203与至少一个有源图案2011相交，示例性的，如图6所示，每个沟槽栅结构203与对应两行的有源图案2011的相交。沟槽栅结构203包括沟槽、设置于沟槽侧壁和底部的栅极绝缘层2031，以及分别填充于沟槽下部和上部的栅极2032和第二层间绝缘层2033。栅极2032的厚度小于沟槽的深度，但栅极2032的顶部高于有源图案2011内掺杂区的底部(图中未示出)。第二层间绝缘层2033由例如硅氮化物层和/或硅氮氧化物层形成。
第一层间绝缘层204位于衬底201上方且覆盖有源图案2011和沟槽栅结构203，第一层间绝缘层204的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。
接触孔205贯穿第一层间绝缘层204并延伸至有源图案2011、隔离图案202和沟槽栅结构203内部。
步骤S120：如图8和9所示，将基板201放置于反应腔室内，并将反应腔室加热至第一预设温度，形成覆盖接触孔205内壁和基板201上表面的硅晶种层2061。
硅晶种层2061具有一定的结晶特性和晶格排列方向，可以控制在其上面形成的硅层的结晶特性和晶格排列方向。
步骤S120中采用的硅源反应气体可以为二氯二氢硅(DCS)和乙硅烷(Si2H6)。
具体的，可以先通二氯二氢硅(DCS)，一定时间之后，停止通入二氯二氢硅(DCS)，再通入乙硅烷(Si2H6)，一定时间之后停止，再重复一次上述过程(一共进行两次循环)，即可得到晶种层。
二氯二氢硅(DCS)和乙硅烷(Si2H6)的气体流量均为400sccm，反应腔室的预设压强为0.827torr。
第一预设温度可以为380℃。
形成的硅晶种层2061的厚度为原子层数量级。硅晶种层2061的厚度可以为0～5A。
步骤S130：如图10所示，将反应腔室加热至第二预设温度，形成覆盖硅晶种层2061远离基板201的表面的第一磷掺杂硅层2062。
步骤S130中采用的反应气体可以为甲硅烷(SiH4)和磷烷(PH3)。
甲硅烷(SiH4)和磷烷(PH3)的气体流量可以分别为600sccm和168sccm，反应腔室的平均压强为1.127torr。
第一预设温度低于第二预设温度。
第二预设温度可以为470℃。
第一磷掺杂硅层2062的厚度为180A至260A。
步骤S140：如图11所示，将反应腔室加热至第三预设温度，形成覆盖第一磷掺杂硅层2062远离硅晶种层2061的表面的第二磷掺杂硅层2064；其中，第二磷掺杂硅层2064的磷掺杂量不同于第一磷掺杂硅层2062的磷掺杂量，硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064的总厚度大于或等于接触孔205的深度。
步骤S140中采用的反应气体可以为甲硅烷(SiH4)和磷烷(PH3)。
甲硅烷(SiH4)和磷烷(PH3)的气体流量可以分别为2000sccm和58sccm，可以制备出磷掺杂量比第一磷掺杂硅层2062小的第二磷掺杂硅层2064。
在一些情况下，还可以通过调整甲硅烷(SiH4)和磷烷(PH3)的气体流量，可以制备出磷掺杂量比第一磷掺杂硅层2062大的第二磷掺杂硅层2064。
步骤S140中反应腔室的平均压强小于步骤S130中反应腔室的平均压强。步骤S140中反应腔室的平均压强可以为0.676torr。
第二预设温度低于第三预设温度。
第三预设温度可以为530℃。
第一磷掺杂硅层2062的厚度小于第二磷掺杂硅层2064的厚度。
第二磷掺杂硅层2064的厚度为360A。
硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064的总厚度大于或等于接触孔205的深度，硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064共同形成了位线插塞的半导体层，位线插塞的半导体层采用分层沉积的方式形成掺杂量呈一定分布的磷掺杂硅层，来填充基板201上的接触孔205，半导体层的应力变化和尺寸收缩得到控制，半导体层的平坦度大大提升，这样形成的空洞2063的尺寸较小，且沿靠近基板201的方向移动，即使在后续平坦化减薄之后，也不会对上面的膜层产生影响。
步骤S150：如图12所示，将反应腔室加热至第四预设温度，形成覆盖第二磷掺杂硅层2064远离所述第一磷掺杂硅层2062的表面的非掺杂的硅接触层2065。
步骤S150中采用的反应气体可以为甲硅烷(SiH4)。
甲硅烷(SiH4)的气体流量可以为2000sccm，可以制备出非掺杂的硅接触才层。
反应腔室的平均压强为0.676torr。
第四预设温度等于第三预设温度。
第四预设温度可以为530℃。
硅接触层2065的厚度可以大于第一磷掺杂硅层2062和第二磷掺杂硅层2064的厚度。
硅接触层2065的形成，可以对其下方的第一磷掺杂硅层2062和第二磷掺杂硅层2064进行保护，且由于接触孔205内已经被硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064填充，所以硅接触层2065的收缩很小，基本不会形成另外的空洞2063，所以不会对后续形成的位线叠层造成影响。
步骤S160：如图13所示，对平坦化之后的硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和硅接触层2065的叠层进行平坦化处理。
该平坦化步骤中，主要是对最上方的硅接触层2065进行平坦化。
步骤S170：如图14和15所示，在平坦化之后的硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和硅接触层2065的叠层上方形成位线叠层。
位线叠层包括在硅接触层2065上方依次叠层设置的阻挡层2071和金属层2072。
阻挡层2071的材料包括氮化钛(TiN)，金属层2072的材料包括钨(W)。
本申请实施例中，位线叠层下方的半导体层中的空洞2063位置靠下，位线叠层与其下方的半导体层中形成的空洞2063距离较远，金属层2072中的金属离子不会渗透至该空洞2063内，不会对阻挡层2071和金属层2072造成影响。
步骤S180：对平坦化之后的硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和硅接触层2065的叠层，以及位线叠层进行图案化处理，以分别得到位线接触插塞(图中未标注)和位线结构(图中未标注)；其中，位线结构通过位线接触插塞与基板201实现电连接。
位线接触插塞由硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和硅接触层2065构成。
位线结构由位线叠层形成。
本申请实施例中，位线叠层下方的半导体层中的空洞2063位置靠下，位线叠层与其下方的半导体层中形成的空洞2063距离较远，金属层2072中的金属离子不会渗透至该空洞2063内，不会在刻蚀过程中对位线结构的形貌造成影响。
最终得到的半导体器件的结构，如图16和17所示。
本实施例提供一种半导体器件的制备方法，该制备方法包括将基板201放置于反应腔室内，并将反应腔室加热至第一预设温度，形成覆盖接触孔205内壁和基板201上表面的硅晶种层2061；将反应腔室加热至第二预设温度，在硅晶种层2061上方形成第一磷掺杂硅层2062；将反应腔室加热至第三预设温度，在第一磷掺杂硅层2062上方形成第二磷掺杂硅层2064；其中，第二磷掺杂硅层2064的磷掺杂量不同于第一磷掺杂硅层2062的磷掺杂量，硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064的总厚度大于或等于接触孔205的深度。位线插塞的半导体层采用分层沉积的方式形成掺杂量呈一定分布的磷掺杂硅层，来填充基板上的接触孔，半导体层的应力变化和尺寸收缩得到控制，半导体层的平坦度大大提升，这样形成的空洞尺寸较小，且沿靠近基板的方向移动，即使在半导体层平坦化减薄之后，空洞也不会对上面的膜层产生影响。
实施例二
在实施例一的基础上，本实施例提供一种半导体器件中第一磷掺杂硅层2062的制备方法。图18是本申请实施例示出的一种半导体器件中第一磷掺杂硅层2062的制备方法流程示意图。
如图18所示，本实施例的半导体器件中第一磷掺杂硅层2062的制备方法，包括如下步骤：
步骤S132：将反应腔室加热至第二预设温度，向反应腔室内通入第一反应气体至反应腔室内的压强为第一预设压强，并保持第一预设时长，以在硅晶种层2061上方形成第一磷掺杂硅层2062。
第一反应气体可以为甲硅烷(SiH4)和磷烷(PH3)。
甲硅烷(SiH4)和磷烷(PH3)的气体流量可以分别为600sccm和168sccm。
在一些情况下，第一预设压强较小，具体可以为0.25torr。
第二预设温度可以为470℃。
第一预设时长可以为15s。
步骤S134：向反应腔室内通入第二反应气体至反应腔室内的压强为第二预设压强，并保持第二预设时长，以加厚第一磷掺杂硅层2062；其中，第二预设压强不同于第一预设压强。
第二反应气体与第一反应气体相同，可以同样为甲硅烷(SiH4)和磷烷(PH3)。
甲硅烷(SiH4)和磷烷(PH3)的气体流量可以分别为600sccm和168sccm。
在一些情况下，第二预设压强大于第一预设压强，第二预设压强较大，具体可以为2.007torr。对应的，第二预设时长大于第一预设时长。第二预设时长可以为1min。
在一些情况下，第二预设压强可以小于第一预设压强。
步骤S136：重复执行步骤S132至S134至少5次，直至在硅晶种层2061上方形成的第一磷掺杂硅层2062的厚度达预设厚度。
在一些情况下，步骤S132至S134重复(循环)次数可以为75次(cycle)。
循环过程中，反应腔室内压强的变化如图19所示。
步骤S130中，反应腔室的气体压强的平均值为第一预设压强和第二预设压强的平均值。
步骤S140中反应腔室内的压强小于第一预设压强和第二预设压强的平均值。
每次结束，第一磷掺杂硅层2062的厚度增加一定数值。
本申请实施例中，对第一磷掺杂硅层2062进一步细化，采用低压至高压循环沉积的方式形成，进一步减小半导体层中形成的空洞2063尺寸，进一步拉低空洞2063的高度，使得位线叠层与其下方的半导体层中形成的空洞2063距离进一步拉远，进一步阻止金属层2072中的金属离子渗透至空洞2063内，进一步保证空洞2063不会在刻蚀过程中对位线结构的形貌造成影响。
本实施例提供一种半导体器件中第一磷掺杂硅层2062的制备方法，包括将反应腔室加热至第二预设温度，向反应腔室内通入第一反应气体至反应腔室内的压强为第一预设压强，并保持第一预设时长，以在硅晶种层2061上方形成第一磷掺杂硅层2062；向反应腔室内通入第二反应气体至反应腔室内的压强为第二预设压强，并保持第二预设时长，以加厚第一磷掺杂硅层2062；其中，第二预设压强不同于第一预设压强；重复上述步骤，直至在硅晶种层2061上方形成的第一磷掺杂硅层2062的厚度达预设厚度。对第一磷掺杂硅层2062进一步细化，采用低压至高压循环沉积的方式形成，进一步减小半导体层中形成的空洞2063尺寸，进一步拉低空洞2063的高度，使得位线叠层与其下方的半导体层中形成的空洞2063距离进一步拉远，进一步阻止金属层2072中的金属离子渗透至空洞2063内，进一步保证空洞2063不会在刻蚀过程中对位线结构的形貌造成影响。
实施例三
如图16和17所示，本实施例提供一种半导体器件，包括：半导体基板201、接触孔205、硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和位线结构。
接触孔205设置于所述基板表面内并延伸至所述基板内部。
在一些情况下，基板201上表面内还设置有有源图案2011、隔离图案202和沟槽栅结构203。
若干间隔设置的有源图案2011沿第一方向设置于基板201表面内；其中，每个有源图案2011之间通过隔离图案202隔离。
若干间隔设置的沟槽栅结构203沿第二方向的设置于基板201表面内；其中，每个沟槽栅结构203与至少一个有源图案2011相交。
在一些情况下，基板201上表面还覆盖有第一层间绝缘层204。
其中，若干有源图案2011间隔设置于衬底201上，每个有源图案2011彼此平行且均沿第一方向设置，有源图案2011通过离子注入形成掺杂区(图中未示出)形成，有源图案2011的上表面与衬底201的上表面相平齐。相邻两行的有源图案2011交错设置，相邻两列的有源图案2011交错设置。
每个有源图案2011之间通过隔离图案202隔离开，隔离图案202用于限定有源图案2011的形状。
若干沟槽栅结构203间隔设置于衬底201上，每个沟槽栅结构203彼此平行且均沿第二方向(如图16所示的横向)设置，每个沟槽栅结构203与至少一个有源图案2011相交，示例性的，如图16所示，每个沟槽栅结构203与对应两行的有源图案2011的相交。沟槽栅结构203包括沟槽、设置于沟槽侧壁和底部的栅极绝缘层2031，以及分别填充于沟槽下部和上部的栅极2032和第二层间绝缘层2033。栅极2032的厚度小于沟槽的深度，但栅极2032的顶部高于有源图案2011内掺杂区的底部(图中未示出)。第二层间绝缘层2033由例如硅氮化物层和/或硅氮氧化物层形成。
第一层间绝缘层204位于衬底201上方且覆盖有源图案2011和沟槽栅结构203，第一层间绝缘层204的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。
接触孔205贯穿第一层间绝缘层204并延伸至有源图案2011、隔离图案202和沟槽栅结构203内部。
硅晶种层2061至少覆盖部分接触孔205内壁和部分基板201上表面的。硅晶种层2061的厚度为原子层数量级。硅晶种层2061的厚度可以为0～5A。
第一磷掺杂硅层2062覆盖硅晶种层2061远离基板201的表面。第一磷掺杂硅层2062的厚度为180A至260A。
由于接触孔205的存在，使得硅晶种层2061在接触孔205位置处呈凹状，第一磷掺杂硅层2062在接触孔205位置处呈凹状。
第二磷掺杂硅层2064覆盖第一磷掺杂硅层2062远离硅晶种层2061的表面的。第二磷掺杂硅层2064靠近第一磷掺杂硅层2062的表面与第一磷掺杂硅层2062远离硅晶种层2061的表面相接触。
其中，第二磷掺杂硅层2064的磷掺杂量不同于第一磷掺杂硅层2062的磷掺杂量。
在一些情况下，第二磷掺杂硅层2064的磷掺杂量可以小于第一磷掺杂硅层2062的磷掺杂量。
在一些情况下，第二磷掺杂硅层2064的磷掺杂量可以大于第一磷掺杂硅层2062的磷掺杂量。
硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064的总厚度大于或等于接触孔205的深度。
在接触孔205位置处，第一磷掺杂硅层2062和第二磷掺杂硅层2064的界面处形成有至少一个空洞2063。
空洞2063的底部延伸至第一磷掺杂硅层2062内，空洞2023的顶部延伸至第二磷掺杂硅层2064内。
本实施例中，空洞2063位于第一磷掺杂硅层2062和第二磷掺杂硅层2064的界面处，使得空洞2063与基板201的距离较近，在上述膜层图案化过程中，不会对上面的膜层产生影响。
第一磷掺杂硅层2062靠近硅晶种层2061的表面与硅晶种层2061远离基板的表面相接触。
第一磷掺杂硅层2062与基板的上表面之间通过硅晶种层2061和第一绝缘层204隔离，也就是说第一磷掺杂硅层2062的最顶部高于基板101的表面。
在一些情况下，上述半导体器件还包括覆盖第二磷掺杂硅层2064远离第一磷掺杂硅层2062的表面的非掺杂的硅接触层2065。
对应的，硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和掺杂的硅接触层2065组成了位线插塞。
对应的，上述半导体器件还包括位于位线插塞上方的位线结构，位线结构包括在第二磷掺杂硅层2064上方依次叠层设置的阻挡层2071和金属层2072。
阻挡层2071的材料包括氮化钛(TiN)，金属层2072的材料包括钨(W)。
位线结构通过位线插塞与基板201实现电连接，位线结构与位线插塞形状接近，位线插塞(包括硅晶种层2061、第一磷掺杂硅层2062、第二磷掺杂硅层2064和掺杂的硅接触层2065各层)在基板101上的正投影至少覆盖位线结构在基板101上的正投影。
若干间隔设置的位线结构沿第三方向(如图16所示的竖向)设置；其中，位线结构在基板201上的正投影与沟槽栅结构203垂直相交，即第三方向与第二方向垂直。每个位线结构与至少一个有源图案1011通过对应的接触孔105位置处的接触插塞连接，示例性的，如图16所示，每个位线结构与对应一列的有源图案1011通过对应的接触孔105处的接触插塞连接。
本实施例中，位线叠层下方的半导体层中的空洞2063位于第一磷掺杂硅层2062和第二磷掺杂硅层2064的界面处，其位置靠下，位线叠层与其下方的半导体层中形成的空洞2063距离较远，金属层2072中的金属离子不会渗透至该空洞2063内，不会对阻挡层2071和金属层2072造成影响。
本实施例提供一种半导体器件，包括半导体基板201；设置于基板201表面内并延伸至基板201内部的接触孔205；覆盖接触孔205内壁和基板201上表面的硅晶种层2061；覆盖硅晶种层2061远离基板201的表面的第一磷掺杂硅层2062；覆盖第一磷掺杂硅层2062远离硅晶种层2061的表面的第二磷掺杂硅层2064；其中，第二磷掺杂硅层2064的磷掺杂量不同于第一磷掺杂硅层2062的磷掺杂量；硅晶种层2061、第一磷掺杂硅层2062和第二磷掺杂硅层2064的总厚度大于或等于接触孔205的深度；在接触孔205位置处，第一磷掺杂硅层2062和第二磷掺杂硅层2064的界面处形成有至少一个空洞2063。空洞2063位于第一磷掺杂硅层2062和第二磷掺杂硅层2064的界面处，使得空洞2063与基板201的距离较近，在上述膜层图案化过程中，不会对上面的膜层产生影响。
虽然本申请所公开的实施方式如上，但其中的内容只是为了便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属技术领域内的技术人员，在不脱离本申请所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本申请的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (20)
1.一种半导体器件的制备方法，其特征在于，包括：
步骤S110：提供半导体基板，并在所述基板上表面形成延伸至所述基板内部的接触孔；
步骤S120：将所述基板放置于反应腔室内，并将所述反应腔室加热至第一预设温度，形成覆盖所述接触孔内壁和所述基板上表面的硅晶种层；
步骤S130：将所述反应腔室加热至第二预设温度，形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
步骤S140：将所述反应腔室加热至第三预设温度，形成覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量，所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。
2.根据权利要求1所述的方法，其特征在于，所述第二磷掺杂硅层的磷掺杂量小于所述第一磷掺杂硅层的磷掺杂量。
3.根据权利要求1所述的方法，其特征在于，所述第一磷掺杂硅层的厚度小于所述第二磷掺杂硅层的厚度。
4.根据权利要求1所述的方法，其特征在于，步骤S130包括以下步骤：
步骤S132：将所述反应腔室加热至第二预设温度，向所述反应腔室内通入第一反应气体至所述反应腔室内的压强为第一预设压强，并保持第一预设时长，以形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
步骤S134：向所述反应腔室内通入第二反应气体至所述反应腔室内的压强为第二预设压强，并保持第二预设时长，以加厚所述第一磷掺杂硅层；其中，所述第二预设压强不同于所述第一预设压强。
5.根据权利要求4所述的方法，其特征在于，所述第二预设压强大于所述第一预设压强。
6.根据权利要求5所述的方法，其特征在于，所述第二预设时长大于所述第一预设时长。
7.根据权利要求4所述的方法，其特征在于，所述第一反应气体和所述第二反应气体均包括硅烷和磷烷。
8.根据权利要求4所述的方法，其特征在于，步骤S140中所述反应腔室内的压强小于所述第一预设压强和所述第二预设压强的平均值。
9.根据权利要求4所述的方法，其特征在于，步骤S130还包括以下步骤：
步骤S136：重复执行步骤S132至S134至少5次，直至覆盖所述硅晶种层远离所述基板的表面的所述第一磷掺杂硅层的厚度达预设厚度。
10.根据权利要求1所述的方法，其特征在于，所述第一预设温度低于所述第二预设温度，所述第二预设温度低于所述第三预设温度。
11.根据权利要求1所述的方法，其特征在于，还包括：
步骤S150：将所述反应腔室加热至第四预设温度，形成覆盖所述第二磷掺杂硅层远离第一磷掺杂硅层的表面的非掺杂的硅接触层。
12.根据权利要求11所述的方法，其特征在于，步骤S150之后，所述方法还包括：
步骤S160：对所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层进行平坦化处理；
步骤S170：在平坦化之后的所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层上方形成位线叠层；
步骤S180：对平坦化之后的所述硅晶种层、所述第一磷掺杂硅层、所述第二磷掺杂硅层和所述硅接触层的叠层，以及所述位线叠层进行图案化处理，以分别得到位线接触插塞和位线结构；其中，所述位线结构通过所述位线接触插塞与所述基板实现电连接。
13.根据权利要求12所述的方法，其特征在于，所述位线叠层包括在所述硅接触层上方依次叠层设置的阻挡层和金属层。
14.根据权利要求1所述的方法，其特征在于，步骤S110中，在所述基板上表面形成延伸至所述基板内部的接触孔的步骤之前，所述方法还包括：
在所述基板上表面内形成沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；
在所述基板上表面内形成沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交。
15.一种半导体器件，其特征在于，包括：
半导体基板；
设置于所述半导体基板内的隔离图案，所述隔离图案定义出有源图案；
设置于所述基板表面内并延伸至所述有源图案内部的接触孔；
至少覆盖部分所述接触孔内壁和部分所述基板上表面的硅晶种层；
覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；
覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；
其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。
16.根据权利要求15所述的半导体器件，其特征在于，所述第二磷掺杂硅层的磷掺杂量小于所述第一磷掺杂硅层的磷掺杂量。
17.根据权利要求15所述的半导体器件，其特征在于，所述空洞的底部延伸至所述第一磷掺杂硅层内；
所述空洞的顶部延伸至所述第二磷掺杂硅层内。
18.根据权利要求15所述的半导体器件，其特征在于，所述第一磷掺杂硅层靠近所述硅晶种层的表面与所述硅晶种层远离所述基板的表面相接触；
所述第二磷掺杂硅层靠近所述第一磷掺杂硅层的表面与所述第一磷掺杂硅层远离所述硅晶种层的表面相接触。
19.根据权利要求18所述的半导体器件，其特征在于，所述第一磷掺杂硅层在所述接触孔位置处呈凹状。
20.根据权利要求15所述的半导体器件，其特征在于，所述第一磷掺杂硅层与所述基板的上表面之间通过所述硅晶种层隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943002.4A CN113658918B (zh) | 2021-08-17 | 2021-08-17 | 半导体器件的制备方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943002.4A CN113658918B (zh) | 2021-08-17 | 2021-08-17 | 半导体器件的制备方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113658918A CN113658918A (zh) | 2021-11-16 |
| CN113658918B true CN113658918B (zh) | 2023-05-23 |
Family
ID=78480047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110943002.4A Active CN113658918B (zh) | 2021-08-17 | 2021-08-17 | 半导体器件的制备方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113658918B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115988869A (zh) * | 2021-10-13 | 2023-04-18 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203324A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 半導体装置の製造方法 |
| CN102082117A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 |
| CN102315160A (zh) * | 2010-07-06 | 2012-01-11 | 海力士半导体有限公司 | 具有单侧接触的半导体器件及其制造方法 |
| CN103606596A (zh) * | 2013-11-26 | 2014-02-26 | 英利集团有限公司 | 磷掺杂硅片、其制作方法、太阳能电池片及其制作方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
| CN110416297A (zh) * | 2018-04-27 | 2019-11-05 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管及其形成方法 |
| CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102295481B1 (ko) * | 2015-07-14 | 2021-09-01 | 삼성전자주식회사 | 반도체 소자 |
-
2021
- 2021-08-17 CN CN202110943002.4A patent/CN113658918B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203324A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 半導体装置の製造方法 |
| CN102082117A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 |
| CN102315160A (zh) * | 2010-07-06 | 2012-01-11 | 海力士半导体有限公司 | 具有单侧接触的半导体器件及其制造方法 |
| CN103606596A (zh) * | 2013-11-26 | 2014-02-26 | 英利集团有限公司 | 磷掺杂硅片、其制作方法、太阳能电池片及其制作方法 |
| CN110416297A (zh) * | 2018-04-27 | 2019-11-05 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管及其形成方法 |
| CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113658918A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490564B2 (en) | Three-dimensional memory device and methods of making the same using replacement drain select gate electrodes | |
| US10553599B1 (en) | Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer | |
| KR101944229B1 (ko) | 매립형 소스 라인을 위한 지지 페데스탈 구조물들을 포함하는 3차원 nand 디바이스 및 그 제조 방법 | |
| US9496419B2 (en) | Ruthenium nucleation layer for control gate electrodes in a memory structure | |
| WO2020040833A1 (en) | Three-dimensional memory device containing drain-selct-level air gap and methods of making the same | |
| US9711530B1 (en) | Locally-trap-characteristic-enhanced charge trap layer for three-dimensional memory structures | |
| KR20200062353A (ko) | 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법 | |
| WO2020209913A1 (en) | Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same | |
| CN1967809B (zh) | 用于制造电容器的方法 | |
| US20200286909A1 (en) | Three-dimensional memory device containing a channel connection strap and method for making the same | |
| US8486808B2 (en) | Manufacturing method of semiconductor device having vertical transistor | |
| CN112864097B (zh) | 半导体结构及其制作方法 | |
| TWI832157B (zh) | 積體電路裝置 | |
| KR20120008188A (ko) | 수직형 트랜지스터의 매몰 비트라인 형성방법 | |
| CN113658918B (zh) | 半导体器件的制备方法及半导体器件 | |
| KR102607426B1 (ko) | 개선된 저항 특성을 갖는 반도체 집적 회로 장치 및 그 제조 방법 | |
| US7214584B2 (en) | Method for forming semiconductor device capable of preventing bunker defect | |
| KR20110078020A (ko) | 필린더형 전하저장전극을 구비한 반도체장치 제조 방법 | |
| CN215933601U (zh) | 半导体器件 | |
| US20230402387A1 (en) | Three-dimensional memory device including composite backside metal fill structures and methods for forming the same | |
| US20230403850A1 (en) | Three-dimensional memory device including composite backside metal fill structures and methods for forming the same | |
| CN113629008B (zh) | 半导体器件的制备方法及半导体器件 | |
| WO2020146051A1 (en) | Three-dimensional memory device containing a replacement buried source line and methods of making the same | |
| KR100745594B1 (ko) | 커패시터를 구비하는 디램 소자의 형성 방법 및 그방법으로 형성된 디램 소자 | |
| US6750103B1 (en) | NROM cell with N-less channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |