CN110391172B - 浅沟槽隔离结构及其制造方法 - Google Patents
浅沟槽隔离结构及其制造方法 Download PDFInfo
- Publication number
- CN110391172B CN110391172B CN201810360786.6A CN201810360786A CN110391172B CN 110391172 B CN110391172 B CN 110391172B CN 201810360786 A CN201810360786 A CN 201810360786A CN 110391172 B CN110391172 B CN 110391172B
- Authority
- CN
- China
- Prior art keywords
- isolation
- substrate
- deposited
- trench
- lining layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000011049 filling Methods 0.000 claims abstract description 39
- 230000009969 flowable effect Effects 0.000 claims abstract description 33
- 239000000945 filler Substances 0.000 claims abstract description 19
- 238000004528 spin coating Methods 0.000 claims abstract description 9
- 238000007711 solidification Methods 0.000 claims abstract description 7
- 230000008023 solidification Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 51
- 238000000227 grinding Methods 0.000 claims description 28
- 238000005498 polishing Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 101
- 230000015654 memory Effects 0.000 description 8
- 239000003792 electrolyte Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供浅沟槽隔离结构及其制造方法，该制造方法包括步骤S1：提供一半导体基底，所述半导体基底具有一基底上表面，由所述半导体基底的基底上表面上形成深宽比介于10～30的至少一个隔离沟槽；S2：在所述半导体基底上形成反应内衬层；S3：在所述反应内衬层上形成沉积内衬层；S4：在具有所述沉积内衬层的所述隔离沟槽内旋涂流动性填充材料；S5：固化所述流动性填充材料，使得所述流动性填充材料固化为隔离填充体，所述隔离填充体内有一固化应力，所述固化应力反向于所述内应力；S6：去除所述隔离填充体在所述基底上表面以上的部位，以制成所述浅沟槽隔离结构。本发明有效地避免了有源区域倒塌的发生，且可以避免空洞产生，提高晶圆产品良率。
Description
技术领域
本发明属于集成电路半导体存储器组件制造技术领域，特别涉及内存组件装置构造流程，具体为一种浅沟槽隔离结构及其制造方法。
背景技术
浅沟槽隔离是半导体器件隔离的工艺，沟槽填充层关系到动态随机存取存储器(DRAM)器件的电性，因而非常重要。由于现行动态随机存取存储器(DRAM)尺寸微缩，沟槽宽度变得更小，存储单元区的排布也发生重大变化，相邻存储单元变得更近，边缘部分容易因为后续制程的应力而接触，造成短路。
随着动态随机存取存储器(DRAM)器件的微缩，将各个存储单元分隔的浅沟槽隔离的工艺越来越重要，浅沟槽隔离工艺使得各个存储单元能够独立的工作，不会受到相邻存储单元电压电流变化的影响。目前的主流工艺中浅沟槽隔离一般使用旋转涂布电解质的工艺，其用到的可流动电介质在固化的时候，会产生大量的外气释放，同时应力增加，可能会导致形成的有源区域在可流动电介质固化过程的倒塌。
中国发明专利(申请公布号：CN107393864A)公开了一种隔离结构及其制造方法，提供一半导体基底，在其中形成至少一个沟槽，沉积衬垫层在所述沟槽的侧壁及底面上，形成可流动式电介质在所述衬垫层的表面，并阶梯式升温固化所述可流动式电介质，所述阶梯式升温使用的固化温度至少包含梯状递增的两种固化温度，使得在所述沟槽中90wt％以上的可流动式电介质反应为氧化物隔离体，此发明可避免快速固化反应造成沟槽上部的可流动式电介质快速固化，避免电介质中出现孔洞，并避免过度固化造成的电介质薄膜应力过大，固化完成后，电介质薄膜中Si-H键、Si-N键及N-H键的总数量含量约为2％～5％，可改善可流动式电介质固化制程中出现微粒的现象，并提高可流动式电介质填洞能力表现。但这种方法不能解决现有技术中相邻存储单元倒塌而造成的短路现象，而且电解质在沟槽底部固化不完全容易产生空洞现象。
发明内容
本发明所要解决的技术问题是提供一种浅沟槽隔离结构及其制造方法，避免有源区域在可流动电介质固化过程的倒塌并减轻后续旋涂电解质在沟槽底部未固化的状况，避免空洞现象产生。为实现上述技术目的，本发明采取的具体的技术方案为：一种浅沟槽隔离结构的制造方法，包括如下步骤：
S1：提供一半导体基底，所述半导体基底具有一基底上表面，由所述半导体基底的基底上表面上形成深宽比介于10～30的至少一个隔离沟槽，用以界定出晶体管的有源区，所述隔离沟槽具有沟槽底部和沟槽侧壁，所述沟槽侧壁以非垂直的倾斜角度连接所述沟槽底部和所述基底上表面；
S2：在所述半导体基底上形成反应内衬层，所述反应内衬层覆盖所述沟槽底部、所述沟槽侧壁和所述基底上表面；
S3：在所述反应内衬层上形成沉积内衬层，所述沉积内衬层的厚度变异差值大于所述反应内衬层的厚度变异差值，以使所述沉积内衬层内有内应力；
S4：在具有所述沉积内衬层的所述隔离沟槽内旋涂流动性填充材料，以填满所述隔离沟槽并覆盖在所述隔离沟槽内的所述沉积内衬层，所述流动性填充材料更形成于所述基底上表面上；
S5：固化所述流动性填充材料，使得所述流动性填充材料固化为隔离填充体，所述隔离填充体内有一固化应力，所述固化应力反向于所述内应力；
S6：去除所述隔离填充体在所述基底上表面以上的部位，以制成所述浅沟槽隔离结构。
作为本发明改进的技术方案，在步骤S3中，所述沉积内衬层的厚度由所述沟槽底部往所述基底上表面逐渐变大。
作为本发明改进的技术方案，所述反应内衬层的材质包含氧化硅，步骤S2中所述反应内衬层的形成工艺选自干法氧化、湿法氧化、低压自由基氧化及现场生成水蒸汽氧化中的任一种。
作为本发明改进的技术方案，步骤S2中所述反应内衬层的形成工艺选择低压炉管沉积时，工艺温度范围介于500摄氏度～1000摄氏度，制程压力介于0.1托～10托，制程时间介于10分钟～60分钟，所述低压炉管沉积工艺选用的气体包括氧气、水蒸气、臭氧中的一种或两种。
作为本发明改进的技术方案，所述沉积内衬层的材质包括氮化硅、二氯氢硅、乙硅烷中的任一种。
作为本发明改进的技术方案，所述步骤S3中沉积工艺温度介于500摄氏度～800摄氏度，制程时间介于1分钟～60分钟，所述沉积工艺制程选用的气体包含氮气、氨气、氩气中的一种或两种，流量介于1slm～10slm。
作为本发明改进的技术方案，所述反应内衬层的厚度介于1纳米～10纳米，所述沉积内衬层的厚度在介于5纳米～20纳米。
作为本发明改进的技术方案，步骤S6去除所述隔离填充体在所述基底上表面以上的部位的方法包括化学机械研磨，并以所述沉积内衬层作为化学机械研磨的停止层。
作为本发明改进的技术方案，所述隔离填充体在所述基底上表面以上的部位通过研磨方法去除的过程包括三个研磨阶段：
第一研磨阶段：研磨固化后的所述隔离填充体，直至露出所述沉积内衬层时，停止研磨；
第二研磨阶段：单独研磨所述沉积内衬层，直至露出所述反应内衬层时，停止研磨；
第三研磨阶段：再研磨所述隔离填充体高出所述反应内衬层部分，直至研磨到与所述反应内衬层在同一水平面上后停止研磨。
本发明还提供一种浅沟槽隔离结构，包括：
一半导体基底，具有一基底上表面，所述半导体基底的所述基底上表面上设有深宽比介于10～30的至少一个隔离沟槽，用以界定出晶体管的有源区，所述隔离沟槽具有沟槽底部和沟槽侧壁，所述沟槽侧壁以非垂直的倾斜角度连接所述沟槽底部和所述基底上表面；
反应内衬层，设于所述半导体基底上，所述反应内衬层覆盖所述沟槽底部、所述沟槽侧壁和所述基底上表面；
沉积内衬层，设于所述反应内衬层上，所述沉积内衬层的厚度变异差值大于所述反应内衬层的厚度变异差值，以使所述沉积内衬层内有内应力；
隔离填充体，设于所述隔离沟槽内的所述沉积内衬层上。
作为本发明改进的技术方案，所述沉积内衬层的厚度由所述沟槽底部往所述基底上表面逐渐变大。
作为本发明改进的技术方案，所述反应内衬层的材质包含氧化硅，所述沉积内衬层的材质包括氮化硅、二氯氢硅、乙硅烷中的任一种。
作为本发明改进的技术方案，，所述反应内衬层的厚度介于1纳米～10纳米，所述沉积内衬层的厚度在介于5纳米～20纳米。
有益效果
本发明在旋转涂布流动性填充材料步骤之前增加一步在反应内衬层上形成沉积内衬层，沉积内衬层的内应力方向同流动性填充材料固化后形成的应力方向相反，可以中和修正填充材料固化的应力，避免有源区域倒塌的发生，沉积内衬层既可以在硅晶圆表面形成保护层，也可以作为后续化学机械研磨的停止层。
流动性填充材料在沟槽致密化的过程中因为反应气体难以到达底部，底部会有大量未固化的流动性填充材料，本发明在沟槽底部预先沉积一定厚度的反应内衬层和沉积内衬层以后，可以减轻后续旋涂填充材料在沟槽底部未固化的状况，避免空洞的产生。
综上所述，本发明能避免有源区域倒塌的发生并避免沟槽底部空洞现象的产生，增加产品良率。
附图说明
图1绘示本发明初始半导体基底结构的剖面示意图。
图2绘示本发明在半导体基底上形成反应内衬层后得到的结构的剖面示意图。
图3绘示本发明在反应内衬层上形成沉积内衬层后得到的结构的剖面示意图。
图4绘示本发明旋涂流动性填充材料后得到的结构的剖面示意图。
图5绘示本发明旋涂填充材料固化后得到的结构的剖面示意图。
图6绘示图5所示结构通过第一研磨阶段后的剖面示意图。
图7绘示本发明通过第一研磨阶段后的晶圆局部俯视图。
图8绘示图5所示结构通过第二研磨阶段后的剖面示意图。
图9绘示本发明中通过第三研磨阶段后所得到的浅沟槽隔离结构的剖面示意图。
图10绘示本发明最终形成的具有浅沟槽隔离结构的晶圆局部俯视图。
图11绘示本发明浅沟槽隔离结构的制造方法的工艺流程图。
其中，201、半导体基底；201a、基底上表面；202、隔离沟槽；202a、沟槽底部；202b、沟槽侧壁；203、反应内衬层；204、沉积内衬层；205、流动性填充材料；205’、隔离填充体；A、内应力；B、固化应力；S1-S6、步骤。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚，下面将结合本发明实施例对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本发明所述领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
实施例1
本发明提供一种浅沟槽隔离结构的制造方法，请参阅图11，绘示该方法的工艺流程图，包括如下步骤：
首先执行步骤S1：提供一半导体基底201，如图1所示，所述半导体基底201具有一基底上表面201a，由所述半导体基底201的基底上表面201a上形成深宽比介于10～30的至少一个隔离沟槽202，用以界定出晶体管的有源区，所述隔离沟槽202具有沟槽底部202a和沟槽侧壁202b，所述沟槽侧壁202b以非垂直的倾斜角度连接所述沟槽底部202a和所述基底上表面201a。
具体的，所述半导体基底201采用常用的半导体基底材料，包括硅，或者硅半导体基底及其他材料构成的类似半导体基底，在本实施例中，所述半导体基底材料以硅半导体基底为例，通过干法或者湿法刻蚀技术在半导体基底201上形成所述隔离沟槽202，用以界定出有源区，本实施例中，所述浅沟槽的深宽比大于10，小于30。
然后执行步骤S2：在所述半导体基底201上形成反应内衬层203，如图2所示，所述反应内衬层203覆盖所述沟槽底部202a、所述沟槽侧壁202b和所述基底上表面201a。
具体的，可以采用干法氧化、湿法氧化、低压自由基氧化、现场生成水蒸汽氧化及低压炉管沉积中任何一种方法形成反应内衬层203，本实施例采用低压炉管沉积形成厚度介于1纳米～10纳米的反应内衬层203，该方法工艺温度范围介于500摄氏度～1000摄氏度，制程时间介于10分钟～60分钟，制程压力介于0.1托～10托，该低压炉管沉积法工艺可以选用的气体为氧气、水蒸气、臭氧中的一种或两种，本实施例选用的为氧气，且形成的所述的反应内衬层203材料包括氧化硅及氮化硅中的至少一种，本实施例中，优选氧化硅作为所述反应内衬层203材料。
接着执行步骤S3：在所述反应内衬层203上形成沉积内衬层204，如图3所示，所述沉积内衬层204的厚度变异差值大于所述反应内衬层203的厚度变异差值，以使所述沉积内衬层204内有内应力A，这里所述厚度变异差值是指所述沉积内衬层204在所述隔离沟槽202不同位置沉积的厚度不同，其沉积的最大厚度与最小厚度的差异值也即为厚度变异差值，而正是由于所述沉积内衬层204的厚度变异差值大于所述反应内衬层203的厚度变异差值，导致这两种材料结合并附着在所述隔离沟槽202内时候产生内应力A，这种所述内应力A沿着所述沉积内衬层204向上。
具体的，所述沉积内衬层204的厚度介于5纳米～20纳米，所述沉积内衬层204材质包含氮化硅、二氯氢硅(SiH2Cl2)、乙硅烷(Si2H6)中的任一种，本实施例优先选用乙硅烷(Si2H6)，通过采用原子层沉积法或者低压化学气相沉积法形成所述沉积内衬层204，制程工艺温度介于500摄氏度～800摄氏度，制程时间介于1分钟～60分钟，所述沉积工艺制程选用的气体可以为氮气、氨气、氩气中的一种或两种，也可以为类似的其他气体，气体流量控制在1slm(标准升/分钟)～10slm(标准升/分钟)。
再执行步骤S4：在具有所述沉积内衬层204的所述隔离沟槽202内旋涂流动性填充材料205，以填满所述隔离沟槽202并覆盖在所述隔离沟槽202内的所述沉积内衬层204，所述流动性填充材料205更形成于所述基底上表面201a上(如图4所示)。
具体的，通过旋转涂布工艺向所述隔离沟槽202内的所述沉积内衬层204上方填充流动性填充材料205，层层覆盖，填满所述隔离沟槽202后继续进行旋转涂布，覆盖住所述半导体基底上表面201a上方的所述沉积内衬层204后继续涂布，在所述沉积内衬层204上方形成一定厚度的流动性填充材料205后停止涂布。
进一步执行步骤S5：固化所述流动性填充材料205，使得所述流动性填充材料205固化为隔离填充体205’，所述隔离填充体205’内有一固化应力B，所述固化应力B反向于所述内应力A。
如图3和图5所示，本发明在实施旋转涂布所述流动性填充材料205步骤之前增加一步形成沉积内衬层204，且由于所述沉积内衬层204的厚度变异差值大于所述反应内衬层203的厚度变异差值，以使所述沉积内衬层204内有内应力A，而当所述流动性填充材料205固化的时候，由于从液态变为固态，为了维持表面形状平衡，会产生固化应力B，所述固化应力B的方向与所述沉积内衬层204的所述内应力A方向刚好相反，可以中和修正流动性填充材料205固化后产生的应力，且所述沉积内衬层204的厚度由所述沟槽底部202a往所述基底上表面201a逐渐变大，避免了所述有源区域因应力集中而发生倒塌，另外，所述沉积内衬层204既可以在硅晶圆表面形成保护层，也可以作为后续化学机械研磨的停止层。
所述流动性填充材料205在所述隔离沟槽202致密化的过程中因为反应气体难以到达底部，底部会有大量未固化的所述流动性填充材料205，本发明在所述浅沟槽底部202a预先沉积一定厚度的所述反应内衬层203和所述沉积内衬层204以后，使得浅沟槽底部202a逐渐抬高，与现有技术相比，这样形成的沟槽更浅，使得沟槽底部202a的流动性填充材料205更容易与反应气体接触，从而可以大大减轻后续旋涂所述流动性填充材料205在沟槽底部202a未固化的状况，避免空洞的产生。
最后执行步骤S6：去除所述隔离填充体205’在所述基底上表面201a以上的部位，以制成所述浅沟槽隔离结构。优选采用化学机械研磨去除所述隔离填充体205’在所述基底上表面201a以上的部位，并以所述沉积内衬层204作为化学机械研磨的停止层。
具体的，作为示例，隔离填充体205’在所述基底上表面201a以上的部位通过研磨方法去除的过程分为三个研磨阶段：
第一研磨阶段：研磨固化后的所述隔离填充体205’，直至露出所述沉积内衬层204时，停止研磨(如图6及图7所示)；
第二研磨阶段：单独研磨所述沉积内衬层204，直至露出所述反应内衬层203时，停止研磨(如图8所示)；
第三研磨阶段：再研磨所述隔离填充体205’高出所述反应内衬层203部分，直至研磨到与所述反应内衬层203在同一水平面上后停止研磨(如图9及图10所示)。
通过上述三个研磨阶段后，得到浅沟槽隔离结构能避免有源区域倒塌的发生并避免沟槽底部空洞现象的产生，增加产品良率。
实施例2
本发明还提供一种浅沟槽隔离结构，如图9所示，绘示为该浅沟槽隔离结构的示意图，包括：
一半导体基底201，具有一基底上表面201a，所述半导体基底201的所述基底上表面201a上设有深宽比介于10～30的至少一个隔离沟槽202，用以界定出晶体管的有源区，所述隔离沟槽202具有沟槽底部202a和沟槽侧壁202b，所述沟槽侧壁202b以非垂直的倾斜角度连接所述沟槽底部202a和所述基底上表面201a；在所述半导体基底201上设有厚度介于1纳米～10纳米的反应内衬层203，所述反应内衬层203的材质包含氧化硅，所述反应内衬层203覆盖所述沟槽底部202a、所述沟槽侧壁202b和所述基底上表面201a；在所述反应内衬层203上设有厚度在介于5纳米～20纳米的沉积内衬层204，所述沉积内衬层204的材质包括氮化硅、二氯氢硅、乙硅烷中的任一种，所述沉积内衬层204的厚度由所述沟槽底部202a往所述基底上表面201a逐渐变大，且所述沉积内衬层204的厚度变异差值大于所述反应内衬层203的厚度变异差值，以使所述沉积内衬层204内有内应力A；所述隔离沟槽202内的所述沉积内衬层204上设置隔离填充体205’。
本发明制成的浅沟槽隔离结构，由于所述沉积内衬层204的存在，可以中和并修正所述流动性填充材料205固化后产生的大量应力，避免了有源区域因应力发生倒塌，所述沉积内衬层204既可以在硅晶圆表面形成保护层，防止后续工艺对晶圆表面形成划伤，也可以作为后续化学机械研磨的停止层。
综上所述，本发明能避免有源区域在可流动电介质固化过程的倒塌的发生并避免沟槽底部空洞现象的产生，大大增加了晶圆产品良率。
以上仅为本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些均属于本发明的保护范围。
Claims (13)
1.一种浅沟槽隔离结构的制造方法，其特征在于，包括如下步骤：
S1：提供一半导体基底，所述半导体基底具有一基底上表面，由所述半导体基底的基底上表面上形成深宽比介于10～30的至少一个隔离沟槽，用以界定出晶体管的有源区，所述隔离沟槽具有沟槽底部和沟槽侧壁，所述沟槽侧壁以非垂直的倾斜角度连接所述沟槽底部和所述基底上表面；
S2：在所述半导体基底上形成反应内衬层，所述反应内衬层覆盖所述沟槽底部、所述沟槽侧壁和所述基底上表面；
S3：在所述反应内衬层上形成沉积内衬层，所述沉积内衬层的厚度变异差值大于所述反应内衬层的厚度变异差值，以使所述沉积内衬层内有内应力；
S4：在具有所述沉积内衬层的所述隔离沟槽内旋涂流动性填充材料，以填满所述隔离沟槽并覆盖在所述隔离沟槽内的所述沉积内衬层，所述流动性填充材料更形成于所述基底上表面上；
S5：固化所述流动性填充材料，使得所述流动性填充材料固化为隔离填充体，所述隔离填充体内有一固化应力，所述固化应力反向于所述内应力；
S6：去除所述隔离填充体在所述基底上表面以上的部位，以制成所述浅沟槽隔离结构。
2.根据权利要求1所述的制造方法，其特征在于，在步骤S3中，所述沉积内衬层的厚度由所述沟槽底部往所述基底上表面逐渐变大。
3.根据权利要求1所述的制造方法，其特征在于，所述反应内衬层的材质包含氧化硅，步骤S2中所述反应内衬层的形成工艺选自干法氧化、湿法氧化、低压自由基氧化及现场生成水蒸汽氧化中的任一种。
4.根据权利要求1所述的制造方法，其特征在于，步骤S2中所述反应内衬层的形成工艺选择低压炉管沉积时，工艺温度范围介于500摄氏度～1000摄氏度，制程压力介于0.1托～10托，制程时间介于10分钟～60分钟，所述低压炉管沉积工艺选用的气体包括氧气、水蒸气、臭氧中的一种或两种。
5.根据权利要求1所述的制造方法，其特征在于，所述沉积内衬层的材质包括氮化硅、二氯氢硅、乙硅烷中的任一种。
6.根据权利要求1所述的制造方法，其特征在于，所述步骤S3中沉积工艺温度介于500摄氏度～800摄氏度，制程时间介于1分钟～60分钟，所述沉积工艺制程选用的气体包含氮气、氨气、氩气中的一种或两种，流量介于1slm～10slm。
7.根据权利要求1所述的制造方法，其特征在于，所述反应内衬层的厚度介于1纳米～10纳米，所述沉积内衬层的厚度在介于5纳米～20纳米。
8.根据权利要求1所述的制造方法，其特征在于，步骤S6去除所述隔离填充体在所述基底上表面以上的部位的方法包括化学机械研磨，并以所述沉积内衬层作为化学机械研磨的停止层。
9.根据权利要求1所述的制造方法，其特征在于，所述隔离填充体在所述基底上表面以上的部位通过研磨方法去除的过程包括三个研磨阶段：
第一研磨阶段：研磨固化后的所述隔离填充体，直至露出所述沉积内衬层时，停止研磨；
第二研磨阶段：单独研磨所述沉积内衬层，直至露出所述反应内衬层时，停止研磨；
第三研磨阶段：再研磨所述隔离填充体高出所述反应内衬层部分，直至研磨到与所述反应内衬层在同一水平面上后停止研磨。
10.一种浅沟槽隔离结构，其特征在于，包括：
一半导体基底，具有一基底上表面，所述半导体基底的所述基底上表面上设有深宽比介于10～30的至少一个隔离沟槽，用以界定出晶体管的有源区，所述隔离沟槽具有沟槽底部和沟槽侧壁，所述沟槽侧壁以非垂直的倾斜角度连接所述沟槽底部和所述基底上表面，所述半导体基底包括硅，或者硅半导体基底；
反应内衬层，设于所述半导体基底上，所述反应内衬层覆盖所述沟槽底部、所述沟槽侧壁和所述基底上表面；
沉积内衬层，设于所述反应内衬层上，所述沉积内衬层的厚度变异差值大于所述反应内衬层的厚度变异差值，以使所述沉积内衬层内有内应力；
隔离填充体，设于所述隔离沟槽内的所述沉积内衬层上，所述隔离填充体具有与所述沉积内衬层内有的所述内应力相反方向的固化应力。
11.根据权利要求10所述的浅沟槽隔离结构，其特征在于，所述沉积内衬层的厚度由所述沟槽底部往所述基底上表面逐渐变大。
12.根据权利要求10所述的浅沟槽隔离结构，其特征在于，所述反应内衬层的材质包含氧化硅，所述沉积内衬层的材质包括氮化硅、二氯氢硅、乙硅烷中的任一种。
13.根据权利要求10所述的浅沟槽隔离结构，其特征在于，所述反应内衬层的厚度介于1纳米～10纳米，所述沉积内衬层的厚度在介于5纳米～20纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810360786.6A CN110391172B (zh) | 2018-04-20 | 2018-04-20 | 浅沟槽隔离结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810360786.6A CN110391172B (zh) | 2018-04-20 | 2018-04-20 | 浅沟槽隔离结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110391172A CN110391172A (zh) | 2019-10-29 |
| CN110391172B true CN110391172B (zh) | 2024-05-03 |
Family
ID=68283421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810360786.6A Active CN110391172B (zh) | 2018-04-20 | 2018-04-20 | 浅沟槽隔离结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110391172B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214698B1 (en) * | 2000-01-11 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442621B2 (en) * | 2004-11-22 | 2008-10-28 | Freescale Semiconductor, Inc. | Semiconductor process for forming stress absorbent shallow trench isolation structures |
| US7229896B2 (en) * | 2005-08-03 | 2007-06-12 | United Microelectronics Corp. | STI process for eliminating silicon nitride liner induced defects |
| KR100980058B1 (ko) * | 2008-03-27 | 2010-09-03 | 주식회사 하이닉스반도체 | 메모리 소자의 소자분리 구조 및 형성 방법 |
| CN208298809U (zh) * | 2018-04-20 | 2018-12-28 | 长鑫存储技术有限公司 | 浅沟槽隔离结构 |
-
2018
- 2018-04-20 CN CN201810360786.6A patent/CN110391172B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214698B1 (en) * | 2000-01-11 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110391172A (zh) | 2019-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8580649B2 (en) | Method for manufacturing semiconductor device | |
| KR101615814B1 (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
| US10177222B2 (en) | Semiconductor device and method of fabricating the same | |
| US6756654B2 (en) | Structure of trench isolation and a method of forming the same | |
| CN100461347C (zh) | 半导体器件及其制造方法 | |
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| WO2014115600A1 (ja) | 半導体装置の製造方法 | |
| US8329553B2 (en) | Method for manufacturing semiconductor device and NAND-type flash memory | |
| KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
| US20090036629A1 (en) | Polysilazane perhydride solution and method of manufacturing a semiconductor device using the same | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| KR20110052038A (ko) | 소자 분리 구조물 및 이의 형성 방법 | |
| CN110867408B (zh) | 沟槽的填充方法 | |
| JP4417882B2 (ja) | 半導体装置の製造方法 | |
| CN103531522A (zh) | 浅沟槽隔离结构制备方法 | |
| US20050023634A1 (en) | Method of fabricating shallow trench isolation structure and microelectronic device having the structure | |
| CN102097356B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN103531523A (zh) | 浅沟槽隔离结构制备方法 | |
| US20050170608A1 (en) | Semiconductor device and, manufacturing method thereof | |
| US20070004139A1 (en) | Method of manufacturing a non-volatile semiconductor device | |
| US9130014B2 (en) | Method for fabricating shallow trench isolation structure | |
| CN110391172B (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN208298809U (zh) | 浅沟槽隔离结构 | |
| US20100155819A1 (en) | Method of fabricating semiconductor device and semiconductor device | |
| CN111540677B (zh) | 一种三层阶梯状沟槽晶体管的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |