CN113707548A - 栅氧化层及其制备方法和半导体器件 - Google Patents
栅氧化层及其制备方法和半导体器件 Download PDFInfo
- Publication number
- CN113707548A CN113707548A CN202110774786.2A CN202110774786A CN113707548A CN 113707548 A CN113707548 A CN 113707548A CN 202110774786 A CN202110774786 A CN 202110774786A CN 113707548 A CN113707548 A CN 113707548A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- oxide layer
- semiconductor substrate
- shallow trench
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 27
- 239000001257 hydrogen Substances 0.000 claims abstract description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000002253 acid Substances 0.000 claims abstract description 10
- 238000005406 washing Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 230000035484 reaction time Effects 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910006283 Si—O—H Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体集成电路技术领域，特别涉及栅氧化层及其制备方法和半导体器件。所述栅氧化层的制备方法包括以下步骤：获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；对半导体衬底进行氢气退火处理；采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。所述栅氧化层的制备方法，能够改善有源区与浅沟槽隔离结构交界转角处栅氧化层偏薄的问题，有利于形成厚度均匀的栅氧化层，进而改善器件提前打开和高漏电的问题。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别涉及栅氧化层及其制备方法和半导体器件。
背景技术
在半导体集成电路领域，随着科技的进步，器件尺寸遵循摩尔定律在缩小，只有不断缩小器件的尺寸，提高集成电路的集成度，才能获得更高的性能和更低的成本。然而随着半导体尺寸的缩小，也给半导体器件的制备带来一定的难度。
以CMOS(Complementary Metal Oxide Semiconductor)器件为例，CMOS的工艺常规的制作流程如下：在半导体衬底上通过浅沟槽隔离工艺形成器件有源区；形成栅氧化层；形成栅极；形成器件源极和漏极；形成阻挡层；制作金属硅化物，形成有效的欧姆接触。其中，因二氧化硅具有高能带隙，能形成高质量薄膜，长久以来一直以二氧化硅作为CMOS器件的栅氧化层，伴随着器件尺寸的微缩，二氧化硅的厚度需要越来越薄才能满足产品需求。而CMOS器件中，栅氧化层的厚度及其形貌会直接影响器件的性能。栅极氧化物层能够在栅极和衬底之间很好的起到绝缘的作用，可有效避免漏电流的产生并防止击穿效应而导致器件失效，它是决定CMOS器件性能的关键，因此，当二氧化硅作为栅氧化层的厚度需要越来越薄，如何保证CMOS器件性能是关键。
也就是说，在制备半导体器件时，栅氧化层的制备对半导体器件的性能具有重要的影响。如何制备栅氧化层是本领域的一个值得讨论的问题。
发明内容
我们知道，有源区(Active Area，AA)是由浅沟槽隔离结构(Shallow TrenchIsolation，STI)隔离而形成，目前，申请人在制备具有栅极氧化物层的半导体器件时，发现一个问题，当在硅基板上通过一次性刻蚀工艺形成浅沟槽，并于浅沟槽中填充氧化硅，形成浅沟槽隔离结构，通过浅沟槽隔离结构隔离出有源区，酸洗后，硅衬底局部结构示意图如图1所示，此时，如果直接采用传统的热氧化方法，例如ISSG(In Situ Steam Generation，原位水汽生成)工艺在硅衬底上形成栅极氧化物时，由于有源区与浅沟槽隔离结构的交界转角处(图1中圈出位置)不够平滑，会产生应力造成栅极氧化物生长偏慢，在交界转角形成的栅极氧化层偏薄，如图2所示，这一现象会造成器件存在提前打开(Lower Vt)以及高漏电的问题。
基于此，本发明提供一种栅氧化层的制备方法，能够改善有源区与浅沟槽隔离结构交界转角处栅氧化层偏薄的问题，进而改善器件提前打开和高漏电的问题。
具体技术方案为：
一种栅氧化层的制备方法，包括以下步骤：
获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；
对半导体衬底进行氢气退火处理；
采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。
在其中一个实施例中，所述氢气退火的环境温度为900℃-1100℃，腔室压力为10Torr-30Torr，反应时间为10s-30s。
在其中一个实施例中，所述氢气退火的环境温度为1000℃±20℃，腔室压力为20Torr±2Torr，反应时间为20s±2s。
在其中一个实施例中，所述热氧化方法为原位水汽生成方法。
在其中一个实施例中，所述原位水汽生成方法所使用的反应气体为一氧化二氮和氢气的混合气体。
在其中一个实施例中，所述原位水汽生成方法中反应温度为1050℃±50℃，腔室压力为5Torr-20Torr，反应时间为10s-60s。
在其中一个实施例中，所述栅氧化层的厚度为10A-40A。
在其中一个实施例中，所述半导体衬底为硅衬底。
本发明还提供一种由上述制备方法制备的栅氧化层。
本发明还提供一种包括上述栅氧化层的半导体器件。
与现有方案相比，本发明具有以下有益效果：
相比于传统的栅氧化层生产工艺，本发明在采用热氧化方法形成栅氧化层之前，增加了对半导体衬底进行氢气退火处理的步骤，使有源区表面的原子进行迁移，在有源区与浅沟槽隔离结构交界转角处形成圆滑、平滑的表面，后续采用热氧化方法形成栅氧化层时，该平滑的表面的存在会改善此处栅氧化层偏薄的问题，生长的栅氧化层与其他面的栅氧化层厚度差异小，实现栅氧化层整体的厚度均匀生长，进而改善器件提前打开和高漏电的问题。
附图说明
图1为传统方法在有源区与浅沟槽隔离结构的交界转角处结构示意图；
图2为传统方法在有源区与浅沟槽隔离结构的交界转角处的栅极氧化物情况示意图；
图3为实施例1在有源区与浅沟槽隔离结构的交界转角处的栅极氧化物情况示意图一；
图4为实施例1在有源区与浅沟槽隔离结构的交界转角处的栅极氧化物情况示意图二；
图5为对比例1在有源区与浅沟槽隔离结构的交界转角处的栅极氧化物表面形貌图。
具体实施方式
以下结合具体实施例对本发明作进一步详细的说明。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明公开内容理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
术语
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本文所使用的术语“和/或”、“或/和”、“及/或”的可选范围包括两个或两个以上相关所列项目中任一个项目，也包括相关所列项目的任意的和所有的组合，所述任意的和所有的组合包括任意的两个相关所列项目、任意的更多个相关所列项目、或者全部相关所列项目的组合。
本文中，“一种或几种”指所列项目的任一种、任两种或任两种以上。其中，“几种”指任两种或任两种以上。
本文中所使用的“其组合”、“其任意组合”、“其任意组合方式”、“其混合”、等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本文中，“合适的组合方式”、“合适的方式”、“任意合适的方式”等中所述“合适”，以能够实施本发明的技术方案、解决本发明的技术问题、实现本发明预期的技术效果为准。
本文中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
本发明中涉及的百分比含量，如无特别说明，对于固液混合和固相-固相混合均指质量百分比，对于液相-液相混合指体积百分比。
本发明中涉及的百分比浓度，如无特别说明，均指终浓度。所述终浓度，指添加成分在添加该成分后的体系中的占比。
本发明中的温度参数，如无特别限定，既允许为恒温处理，也允许在一定温度区间内进行处理。所述的恒温处理允许温度在仪器控制的精度范围内进行波动。
本发明中，在未作相反说明的情况下，使用的方位词如“上面/之上、下面/之下、左边/左侧、右边/右侧”通常是指参照附图所示的上、下、左、右。“内、外”是指相对于各部件本身轮廓的内、外。
在附图中，示出的形状根据制造工艺和/或容差可以有变形。因此，本发明的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本发明不限于附图中示出的相对尺寸或距离。
如上所述，在制备半导体器件时，栅氧化层的制备对半导体器件的性能具有重要的影响。如何制备栅氧化层是本领域的一个值得讨论的问题。
而且，有源区(Active Area，AA)是由浅沟槽隔离结构(Shallow TrenchIsolation，STI)隔离而形成，目前，申请人在制备具有栅极氧化物层的半导体器件时，发现一个问题，当在硅基板上通过一次性刻蚀工艺形成浅沟槽，并于浅沟槽中填充氧化硅，形成浅沟槽隔离结构，通过浅沟槽隔离结构隔离出有源区，酸洗后，硅衬底局部结构示意图如图1所示，此时，如果直接采用传统的热氧化方法，例如ISSG(In Situ Steam Generation，原位水汽生成)工艺在硅衬底上形成栅极氧化物时，由于有源区与浅沟槽隔离结构的交界转角处(图1中圈出位置)不够平滑，会产生应力造成栅极氧化物生长偏慢，在交界转角形成的栅极氧化层偏薄，如图2所示，这一现象会造成器件存在提前打开(Lower Vt)以及高漏电的问题。
针对这一问题，本发明提供一种栅氧化层的制备方法。
具体技术方案为：
一种栅氧化层的制备方法，包括以下步骤：
获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；
对半导体衬底进行氢气退火处理；
采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。
相比于传统的栅氧化层生产工艺，本发明在采用热氧化方法形成栅氧化层之前，增加了对半导体衬底进行氢气退火处理的步骤，使有源区表面的原子进行迁移，在有源区与浅沟槽隔离结构交界转角处形成圆滑、平滑的表面，后续采用热氧化方法形成栅氧化层时，该平滑的表面的存在会改善此处栅氧化层偏薄的问题，生长的栅氧化层与其他面的栅氧化层厚度差异小，实现栅氧化层整体的厚度均匀生长，进而改善器件提前打开和高漏电的问题。
可选地，所述半导体衬底为硅衬底。
可以理解地，半导体衬底上的浅沟槽隔离结构的浅沟槽可通过一次性刻蚀而形成。在浅沟槽中填充氧化硅形成浅沟槽隔离结构，浅沟槽隔离结构隔离出有源区。酸洗是本领域制备硅衬底的常规方法，酸洗后，形成图1所示的半导体衬底，也是本领域制备硅衬底的常规步骤。
对半导体衬底进行氢气退火处理，可选地，所述氢气退火的环境温度为900℃-1100℃，腔室压力为10Torr-30Torr，反应时间为10s-30s。
进一步优选地，所述氢气退火的环境温度为1000℃±20℃，腔室压力为20Torr±2Torr，反应时间为20s±2s。
可选地，氢气的流量为3slm-10slm。
当半导体衬底为硅衬底时，经过氢气退火处理后，有源区的硅原子可进行表面迁移，使有源区与浅沟槽隔离结构交界转角处变得圆滑，有利于栅氧化层生长。
可以理解地，氢气退火处理后，将半导体衬底的温度降至5℃-600℃，然后在同一腔室内继续升温采用热氧化方法，形成栅氧化层。
在其中一个实施例中，所述热氧化方法为原位水汽生成方法(ISSG)。
采用ISSG形成栅极氧化层，ISSG是一种快速退火工艺，可在较短的时间内加热和冷却硅片，热预算少，而且温度均匀性好。其通常在氧气气氛中通入氢气等气体作为催化剂，高温下硅片表面产生类似于燃烧的化学反应。这一反应会生成大量的气相活性自由基，主要是原子氧，这些自由基参与了硅片的氧化过程，将Si-O-H和Si-O-NH2均转换为Si-O-Si，由于原子氧的强氧化作用，最终得到的氧化物薄膜体内缺陷少，形成厚度均匀的栅极氧化层。
可选地，所述原位水汽生成方法所使用的反应气体为一氧化二氮(N2O)和氢气(H2)的混合气体。
可选地，所述原位水汽生成方法中环境温度为1050℃±50℃，腔室压力为5Torr-20Torr，反应时间为10s-60s。
在一个实施例中，所述栅氧化层的厚度为10A-40A。
本发明还提供一种由上述制备方法制备的栅氧化层。所述栅氧化层整体的厚度均匀生长。
本发明还提供一种包括上述栅氧化层的半导体器件。
可以理解地，所述半导体器件的栅氧化层通过上述栅氧化层的制备方法制备而成，其他结构可参照本领域的常规结构，其他结构的制备方法可通过本领域的常规方法制备而成。
以下结合具体实施例和对比例进行进一步说明，以下具体实施例中所涉及的原料，若无特殊说明，均可来源于市售，所使用的仪器，若无特殊说明，均可来源于市售，所涉及到的工艺，如无特殊说明，均为本领域技术人员常规选择。
实施例1
本实施例提供一种栅氧化层及其制备方法，步骤如下：
1)在硅基板上，通过一次性刻蚀工艺，形成多个浅沟槽，于浅沟槽中填充氧化硅，形成浅沟槽隔离结构，浅沟槽隔离结构隔离出多个有源区，酸洗，得到硅衬底，其局部示意图如图1所示。
2)将上述硅衬底置于反应腔中，通入H2，在H2氛围下，对硅衬底进行退火处理，退火的环境温度为1000℃，腔室压力为20Torr，反应时间为20s。
3)采用ISSG在硅衬底上形成栅氧化层。具体为：将反应腔降至25℃，在同一反应腔室内，通入N2O和H2的混合气体，控制环境温度为1050℃，腔室压力为10Torr，反应时间为30s。
4)反应结束后，两处有源区与浅沟槽隔离结构的交界转角处的栅极氧化物情况示意图分别如图3和4所示，可见，有源区两侧(即有源区与浅沟槽隔离结构的交界转角处)的栅氧化层(SiO2)整体厚度均匀。
5)生长栅氧化层后，采用本领域的常规方法测试的有源区与浅沟槽隔离结构交界转角处的圆角率，结果显示平均圆角率为95％。
对比例1
本对比例提供一种栅氧化层及其制备方法，与实施例1基本相同，主要区别在于未进行氢气退火处理，步骤如下：
1)在硅基板上，通过一次性刻蚀工艺，形成多个浅沟槽，于浅沟槽中填充氧化硅，形成浅沟槽隔离结构，浅沟槽隔离结构隔离出多个有源区，酸洗，得到硅衬底，其局部示意图如图1所示。
2)采用ISSG在硅衬底上形成栅氧化层。具体为：将上述硅衬底置于反应腔中，通入N2O和H2的混合气体，控制环境温度为1050℃，腔室压力为10Torr，反应时间为30s。
3)反应结束后，有源区与浅沟槽隔离结构的交界转角处的栅极氧化物情况示意图如图5所示，可见，有源区与浅沟槽隔离结构的交界转角处(图5中圈出位置)，栅极氧化层偏薄。
5)采用与实施例1相同的方法测试氢气退火处理后的硅衬底的有源区与浅沟槽隔离结构交界转角处的圆角率，结果显示平均圆角率为87％。
由上述实施例和对比例可知，相比于对比例1中仅采用ISSG在硅衬底上形成栅氧化层，实施例1在ISSG在硅衬底上形成栅氧化层之前，增加了硅衬底进行氢气退火处理的步骤，使有源区表面的原子进行迁移，在有源区与浅沟槽隔离结构交界转角处形成圆滑、平滑的表面，圆角率可以从87％左右提高到95％。在实施例1的转角处形成栅氧化层时，有利于栅氧化层生长，缩小转角处与其他面的栅氧化层的厚度差异，厚度差异可从15％左右改善到5％左右，形成整体厚度均匀的栅氧化层，进而改善器件提前打开和高漏电的问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种栅氧化层的制备方法，其特征在于，包括以下步骤：
获取半导体衬底，所述半导体衬底上具有浅沟槽隔离结构，所述浅沟槽隔离结构隔离出有源区，酸洗；
对半导体衬底进行氢气退火处理；
采用热氧化方法于氢气退火处理后的半导体衬底上形成栅氧化层。
2.根据权利要求1所述的栅氧化层的制备方法，其特征在于，所述氢气退火的环境温度为900℃-1100℃，腔室压力为10Torr-30Torr，反应时间为10s-30s。
3.根据权利要求2所述的栅氧化层的制备方法，其特征在于，所述氢气退火的环境温度为1000℃±20℃，腔室压力为20Torr±2Torr，反应时间为20s±2s。
4.根据权利要求1所述的栅氧化层的制备方法，其特征在于，所述热氧化方法为原位水汽生成方法。
5.根据权利要求4所述的栅氧化层的制备方法，其特征在于，所述原位水汽生成方法所使用的反应气体为一氧化二氮和氢气的混合气体。
6.根据权利要求4所述的栅氧化层的制备方法，其特征在于，所述原位水汽生成方法中反应温度为1050℃±50℃，腔室压力为5Torr-20Torr，反应时间为10s-60s。
7.根据权利要求1-6任一项所述的栅氧化层的制备方法，其特征在于，所述栅氧化层的厚度为10A-40A。
8.根据权利要求1-6任一项所述的栅氧化层的制备方法，其特征在于，所述半导体衬底为硅衬底。
9.一种栅氧化层，其特征在于，由权利要求1-8任一项所述的制备方法制备而成。
10.一种半导体器件，其特征在于，其包括权利要求9所述的栅氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110774786.2A CN113707548A (zh) | 2021-07-08 | 2021-07-08 | 栅氧化层及其制备方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110774786.2A CN113707548A (zh) | 2021-07-08 | 2021-07-08 | 栅氧化层及其制备方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113707548A true CN113707548A (zh) | 2021-11-26 |
Family
ID=78648413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110774786.2A Pending CN113707548A (zh) | 2021-07-08 | 2021-07-08 | 栅氧化层及其制备方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707548A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204205B1 (en) * | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
| US20020106892A1 (en) * | 2001-02-06 | 2002-08-08 | Takumi Shibata | Method for manufacturing semiconductor device |
| US6511888B1 (en) * | 1999-11-12 | 2003-01-28 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step |
| KR20070066166A (ko) * | 2005-12-21 | 2007-06-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
| US20080272366A1 (en) * | 2007-05-03 | 2008-11-06 | Moon Chang-Wook | Field effect transistor having germanium nanorod and method of manufacturing the same |
| CN103531522A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
| CN106952810A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
-
2021
- 2021-07-08 CN CN202110774786.2A patent/CN113707548A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204205B1 (en) * | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
| US6511888B1 (en) * | 1999-11-12 | 2003-01-28 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step |
| US20020106892A1 (en) * | 2001-02-06 | 2002-08-08 | Takumi Shibata | Method for manufacturing semiconductor device |
| KR20070066166A (ko) * | 2005-12-21 | 2007-06-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
| US20080272366A1 (en) * | 2007-05-03 | 2008-11-06 | Moon Chang-Wook | Field effect transistor having germanium nanorod and method of manufacturing the same |
| CN103531522A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
| CN106952810A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124193B (zh) | 沟槽隔离结构的形成方法 | |
| CN103531522B (zh) | 浅沟槽隔离结构制备方法 | |
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| CN105244269A (zh) | 一种半导体器件及其制造方法 | |
| US20090227100A1 (en) | Method for fabricating semiconductor device | |
| CN111933572A (zh) | 半导体结构及其制作方法 | |
| CN113707548A (zh) | 栅氧化层及其制备方法和半导体器件 | |
| CN105280503B (zh) | 提高横向导电结构 SiC MOSFET 沟道迁移率的方法 | |
| JP4694769B2 (ja) | 半導体装置の製造方法 | |
| WO2017008293A1 (zh) | 应用于iii-v族衬底的复合栅介质层及其制作方法 | |
| US5966616A (en) | Method of manufacturing a semiconductor device having "shallow trench isolation" | |
| KR20160146565A (ko) | 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들 | |
| CN103515207B (zh) | 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管 | |
| CN115295407A (zh) | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| KR20010036380A (ko) | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 | |
| CN107910247A (zh) | 一种半导体生产工艺方法 | |
| CN104851802B (zh) | 一种半导体器件及其制作方法 | |
| CN106531785A (zh) | 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 | |
| CN106876320B (zh) | 一种半导体器件及其制造方法 | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 | |
| CN108630526B (zh) | 一种改善层间介质层空洞的方法 | |
| WO2022151650A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| US10361289B1 (en) | Gate oxide formation through hybrid methods of thermal and deposition processes and method for producing the same | |
| KR100447326B1 (ko) | 반도체소자의소자분리막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220909 Address after: 510000 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangzhou City, Guangdong Province Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangzhou City, Guangdong Province Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |