CN110739264B - 浅沟槽隔离结构及其形成方法、半导体器件的制作方法 - Google Patents

浅沟槽隔离结构及其形成方法、半导体器件的制作方法 Download PDF

Info

Publication number
CN110739264B
CN110739264B CN201911046453.7A CN201911046453A CN110739264B CN 110739264 B CN110739264 B CN 110739264B CN 201911046453 A CN201911046453 A CN 201911046453A CN 110739264 B CN110739264 B CN 110739264B
Authority
CN
China
Prior art keywords
layer
silicon
lining
oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911046453.7A
Other languages
English (en)
Other versions
CN110739264A (zh
Inventor
彭利
李泓博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911046453.7A priority Critical patent/CN110739264B/zh
Publication of CN110739264A publication Critical patent/CN110739264A/zh
Application granted granted Critical
Publication of CN110739264B publication Critical patent/CN110739264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供一衬底，所述衬底具有隔离沟槽；在所述隔离沟槽中形成内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面；在所述隔离沟槽中形成内衬硅层，所述内衬硅层覆盖所述内衬氧化层；所述隔离沟槽中填充可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬硅层；将所述可流动含硅聚合物层转化成氧化物，且在所述可流动含硅聚合物层转化成氧化物的过程中，至少部分所述内衬硅层也转化成氧化物。即在隔离沟槽中形成内衬氧化层之后增加一层内衬硅层，由于内衬硅层在可流动含硅聚合物转化成氧化物时，所述内衬硅层也会发生反应形成二氧化硅，体积膨胀，从而可以填补因硅不足而导致的空洞。

Description

浅沟槽隔离结构及其形成方法、半导体器件的制作方法
技术领域
本发明涉及半导体领域，尤其涉及一种浅沟槽隔离结构及其形成方法、半导体器件的制作方法。
背景技术
随着半导体制备工艺的飞速发展，半导体器件特征尺寸显著减小，为了实现更高的电路密度，不仅半导体器件的特征尺寸被减小，器件之间的浅沟槽隔离结构(shallowtrenchisolation，简称STI)的尺寸也会对应的缩小。
当STI沟道尺寸深宽比大于13的情况下，一般采用聚硅氮烷等可流动含硅聚合物(又称为可流动式电介质)的高温固化和退火工艺进行STI隔离沟槽的填充。例如，采用聚硅氮烷作为原材料进行STI隔离沟槽填充的过程具体是，先以聚硅氮烷(简称PSZ)作为STI隔离沟槽的填充物，通过涂覆工艺填充STI隔离沟槽，然后在有水汽且高温(温度通常超过300℃)的环境下，通过水汽中的氧取代聚硅氮烷中的氮，以使得聚硅氮烷转换成二氧化硅(氧化物)，同时伴随着副产物(NH3，H2甚至SiH4)的逸出。由于产品储存单元区域(简称Cell)STI隔离沟槽的深宽比较高，聚硅氮烷在转换成氧化物时会因硅不足而产生填充空洞，从而造成STI器件隔绝效果失效。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构及其形成方法、半导体器件的制作方法，以解决在将隔离沟槽中填充的聚硅氮烷等可流动含硅聚合物转换成氧化物时因硅不足而产生空洞的问题。
为解决上述技术问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括：
提供一衬底，所述衬底具有隔离沟槽；
在所述隔离沟槽中形成内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面；
在所述隔离沟槽中形成内衬硅层，所述内衬硅层覆盖所述内衬氧化层；
所述隔离沟槽中填充可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬硅层；
将所述可流动含硅聚合物层转化成氧化物，且在所述可流动含硅聚合物层转化成氧化物的过程中，至少部分所述内衬硅层也转化成氧化物。
可选的，在所述的浅沟槽隔离结构的形成方法中，通过低压化学气相沉积法、原子层沉积法或等离子增强化学气相沉积法，形成所述内衬硅层。
可选的，在所述的浅沟槽隔离结构的形成方法中，采用甲硅烷、乙硅烷和氯硅烷中的至少一种，在所述隔离沟槽的内衬氧化层表面上沉积一层纯硅层，以作为所述内衬硅层。
可选的，在所述的浅沟槽隔离结构的形成方法中，所述浅沟槽隔离结构的形成方法采用的设备优选为炉管。
可选的，在所述的浅沟槽隔离结构的形成方法中，所述内衬硅层的厚度为
Figure BDA0002254255090000021
可选的，在所述的浅沟槽隔离结构的形成方法中，将所述可流动含硅聚合物层转化成氧化物的步骤包括：首先，在含氧气氛中通过温度高于300℃的高温工艺，将所述可流动含硅聚合物层固化；然后，在惰性气氛中，对所述可流动硅聚合物层进行退火。
可选的，在所述的浅沟槽隔离结构的形成方法中，所述高温工艺的温度为300℃～1000℃。
可选的，在所述的浅沟槽隔离结构的形成方法中，所述可流动含硅聚合物层的材料包括聚硅氮烷和/或硅倍半氧烷氢化物，所述含氧气氛包括氧气、臭氧及水蒸气中的至少一种，所述惰性气氛包括氮气、氩气及氦气中的至少一种。
为了实现上述目的以及其他相关目的，本发明还提供了一种浅沟槽隔离结构，包括形成于一半导体衬底中的隔离沟槽、覆盖所述隔离沟槽内表面的内衬氧化层、覆盖所述内衬氧化层的内衬硅层以及覆盖所述内衬硅层且填充所述隔离沟槽的聚硅氮烷层。
为了实现上述目的以及其他相关目的，本发明还提供了一种半导体器件的制作方法，包括提供一衬底，并采用上述所述的浅沟槽隔离结构的形成方法，在所述衬底上形成浅沟槽隔离结构。
综上所述，本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供一衬底，所述衬底具有隔离沟槽；在所述隔离沟槽中形成内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面；在所述隔离沟槽中形成内衬硅层，所述内衬硅层覆盖所述内衬氧化层；所述隔离沟槽中填充可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬硅层；将所述可流动含硅聚合物层转化成氧化物，且在所述可流动含硅聚合物层转化成氧化物的过程中，至少部分所述内衬硅层也转化成氧化物。即通过在所述隔离沟槽中形成内衬氧化层之后增加了一层内衬硅层，由于内衬硅层在可流动含硅聚合物转化成氧化物的过程中，可以与含氧气氛中的氧发生反应而形成二氧化硅，体积膨胀，从而填补因聚硅氮烷等可流动含硅聚合物中硅不足而导致隔离沟槽中出现的填充空洞。与隔离沟槽中形成内衬氧化层之后直接填充聚硅氮烷等可流动含硅聚合物相比，本发明所述的浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构的质量和隔离性能更好。
附图说明
图1为聚硅氮烷在高温以及含氧气氛环境下转换成二氧化硅的反应方程式；
图2～图4为本发明一实施例中的浅沟槽隔离结构的形成方法各步骤中的结构示意图；
图2～图4中：
10-衬底，20-内衬氧化层，30-内衬硅层，40-可流动含硅聚合物层。
具体实施方式
目前19NAND STI工艺流程为：提供一衬底，所述衬底经过刻蚀之后形成隔离沟槽；其次，通过沉积的方法在所述隔离沟槽中沉积一层内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面，所述沉积的方法包括低压化学气相沉积法(Low Pressure ChemicalVapor Depotion，简称LPCVD)、原子层沉积法或等离子增强化学气相沉积法等，优选为低压化学气相沉积法；然后将聚硅氮烷等可流动含硅聚合物填充进所述隔离沟槽中形成可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬氧化层；最后将所述可流动含硅聚合物层转化成氧化物，其步骤包括：首先，在含氧气氛中通过温度高于300℃的高温工艺，将所述可流动含硅聚合物层固化；然后，在惰性气氛中，对所述可流动硅聚合物层进行退火。即通过炉管升温使聚硅氮烷等可流动含硅聚合物在含氧气氛环境下通过氧取代氮转换成氧化物(即二氧化硅)，同时伴随着副产物(NH3、H2甚至SiH4)的逸出，参阅图1。
由于产品Cell区域STI沟道尺寸深宽比高，聚硅氮烷等可流动含硅聚合物与含氧气氛中的氧反应形成氧化物时，会伴随着副产物的溢出，而硅源也会随之流失，造成硅的不足。此外，聚硅氮烷等可流动含硅聚合物在转换成氧化物的同时，也会伴随着体积收缩。因此在STI可流动含硅聚合物层退火工艺后会观察到空洞，从而造成STI器件隔绝效果失效。
为了解决在可流动含硅聚合物转换成氧化物时会因硅不足而产生空洞的问题，本发明提供了一种浅沟槽隔离结构的形成方法，所述浅沟槽隔离结构的形成方法采用的设备优选为炉管。
所述浅沟槽隔离结构的形成方法包括：
提供一衬底，所述衬底具有隔离沟槽；
在所述隔离沟槽中形成内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面；
在所述隔离沟槽中形成内衬硅层，所述内衬硅层覆盖所述内衬氧化层；
所述隔离沟槽中填充可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬硅层；
将所述可流动含硅聚合物层转化成氧化物，且在所述可流动含硅聚合物层转化成氧化物的过程中，至少部分所述内衬硅层也转化成氧化物。
参阅图2，首先，提供一衬底10，所述衬底10具有隔离沟槽。所述衬底10可以为硅衬底，比如，单晶硅、多晶硅或非晶硅中的一种，也可以是绝缘体上硅，还可以是硅锗化合物等。所述衬底10具有隔离沟槽，即在衬底上通过刻蚀工艺形成隔离沟槽。除此之外所述衬底10还可以具有其他半导体结构，例如有源区，在衬底中通过掺杂工艺，例如离子注入工艺形成所述有源区，在所述衬底上通过光刻刻蚀工艺形成多个所述隔离沟槽，用以隔离多个有源区。
其次，在所述隔离沟槽中形成内衬氧化层20，所述内衬氧化层20覆盖所述隔离沟槽的内表面。即在所述隔离沟槽中沉积一层氧化层，形成内衬氧化层20。所述沉积的方法包括低压化学气相沉积法、原子层沉积法或等离子增强化学气相沉积法等，优选为低压化学气相沉积法。所述内衬氧化层20的材料优选为二氧化硅，但是不仅限于二氧化硅。所述内衬氧化层20可以用于修补所述衬底的损伤部分，还用于将形成隔离沟槽的刻蚀工艺造成的尖角部分圆化处理，以及用于保护电学器件以避免电学器件氧化，也在一定程度上阻挡后续步骤中产生的副产物侵害衬底。
参阅图3，在所述隔离沟槽中形成内衬硅层30，所述内衬硅层30覆盖所述内衬氧化层20。采用甲硅烷(SiH4)、乙硅烷(Si2H6)和氯硅烷(ClH3Si)中的至少一种，在所述隔离沟槽的内衬氧化层20的表面上沉积一层纯硅层，以作为所述内衬硅层，由于Si2H6的沉积速率很慢，有利于控制硅层的厚度，因此进一步优选为Si2H6。即在炉管中采用Si2H6在隔离沟槽表面沉积一层致密的纯硅，所述内衬硅层30的厚度优选为
Figure BDA0002254255090000051
所述沉积的方法可以为低压化学气相沉积法、原子层沉积法或等离子增强化学气相沉积法等，优选为低压化学气相沉积法。
参阅图4，在形成内衬硅层30之后，对所述隔离沟槽中填充可流动含硅聚合物形成可流动含硅聚合物层40，所述可流动含硅聚合物层40覆盖所述内衬硅层30。所述可流动含硅聚合物包括聚硅氮烷和/或硅倍半氧烷氢化物，可以通过沉积工艺或者旋涂介电层工艺等形成所述可流动含硅聚合物层40。
然后将所述可流动含硅聚合物层40转化成氧化物(即二氧化硅)，且在所述可流动含硅聚合物层40转化成氧化物的过程中，至少部分所述内衬硅层30也转化成氧化物。
将所述可流动含硅聚合物层40转化成氧化物的步骤包括：首先，在含氧气氛中通过温度高于300℃的高温工艺，将所述可流动含硅聚合物层40固化；然后，在惰性气氛中，对所述可流动硅聚合物层40进行退火。其中，所述含氧气氛包括氧气、臭氧及水蒸气中的至少一种，所述惰性气氛包括氮气、氩气及氦气中的至少一种。
所述聚硅氮烷等可流动含硅聚合物在高温以及含氧气氛环境下，通过氧取代氮转换成二氧化硅，同时伴随着副产物(NH3，H2甚至SiH4)的逸出。所述高温优选为300～1000℃。与此同时，所述内衬硅层30也会与含氧气氛中的氧反应形成氧化物，即二氧化硅。
由于产品Cell区域STI沟道尺寸深宽比高，聚硅氮烷等可流动含硅聚合物在与含氧气氛中的氧反应形成氧化物时，会伴随着副产物的溢出，而硅源也会随之流失，此外，可流动含硅聚合物在转换成氧化物的同时，也会伴随着体积收缩。因此，可流动含硅聚合物层在转换成氧化物时，会因硅不足而产生空洞，从而造成STI器件隔绝效果失效。而在所述隔离沟槽中形成内衬氧化层之后增加一层内衬硅层，该内衬硅层会在可流动含硅聚合物层转化成氧化物的过程中与含氧气氛中的氧反应形成氧化物，体积膨胀，从而填补因硅不足而导致的空洞。与隔离沟槽中形成内衬氧化层之后直接填充可流动含硅聚合物层相比，本发明所述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构的质量更好。
本发明还提供了一种浅沟槽隔离结构，包括形成于一半导体衬底中的隔离沟槽、覆盖所述隔离沟槽内表面的内衬氧化层、覆盖所述内衬氧化层的内衬硅层以及覆盖所述内衬硅层且填充所述隔离沟槽的聚硅氮烷层。
本发明还提供了一种半导体器件的制作方法，包括提供一衬底，并采用上述所述的浅沟槽隔离结构的形成方法在所述衬底上形成浅沟槽隔离结构。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
最后所应说明的是，以上实施例仅为本发明较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。

Claims (8)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底具有隔离沟槽；
在所述隔离沟槽中形成内衬氧化层，所述内衬氧化层覆盖所述隔离沟槽的内表面；
在所述隔离沟槽中形成内衬硅层，所述内衬硅层覆盖所述内衬氧化层，具体为：采用乙硅烷在所述隔离沟槽的内衬氧化层表面上沉积一层纯硅层，以作为所述内衬硅层；
所述隔离沟槽中填充可流动含硅聚合物层，所述可流动含硅聚合物层覆盖所述内衬硅层；
将所述可流动含硅聚合物层转化成氧化物，且在所述可流动含硅聚合物层转化成氧化物的过程中，至少部分所述内衬硅层也转化成氧化物，所述将所述可流动含硅聚合物层转化成氧化物的步骤包括：首先，在含氧气氛中通过温度高于300℃的高温工艺，将所述可流动含硅聚合物层固化；然后，在惰性气氛中，对所述可流动含硅聚合物层进行退火。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，通过低压化学气相沉积法、原子层沉积法或等离子增强化学气相沉积法，形成所述内衬硅层。
3.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述浅沟槽隔离结构的形成方法采用的设备优选为炉管。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述内衬硅层的厚度为5Å~15Å。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述高温工艺的温度为300℃~1000℃。
6.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述可流动含硅聚合物层的材料包括聚硅氮烷和/或硅倍半氧烷氢化物，所述含氧气氛包括氧气、臭氧及水蒸气中的至少一种，所述惰性气氛包括氮气、氩气及氦气中的至少一种。
7.一种浅沟槽隔离结构，其特征在于，包括形成于一半导体衬底中的隔离沟槽、覆盖所述隔离沟槽内表面的内衬氧化层、覆盖所述内衬氧化层的内衬硅层以及覆盖所述内衬硅层且填充所述隔离沟槽的聚硅氮烷层，所述内衬硅层为采用乙硅烷在所述隔离沟槽的内衬氧化层表面上沉积的一层纯硅层。
8.一种半导体器件的制作方法，其特征在于，包括提供一衬底，并采用权利要求1~6中任一项所述的浅沟槽隔离结构的形成方法，在所述衬底上形成浅沟槽隔离结构。
CN201911046453.7A 2019-10-30 2019-10-30 浅沟槽隔离结构及其形成方法、半导体器件的制作方法 Active CN110739264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911046453.7A CN110739264B (zh) 2019-10-30 2019-10-30 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911046453.7A CN110739264B (zh) 2019-10-30 2019-10-30 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN110739264A CN110739264A (zh) 2020-01-31
CN110739264B true CN110739264B (zh) 2022-08-09

Family

ID=69271883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911046453.7A Active CN110739264B (zh) 2019-10-30 2019-10-30 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN110739264B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230360903A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Large area gapfill using volumetric expansion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1965402A (zh) * 2004-06-04 2007-05-16 Az电子材料（日本）株式会社 用于形成沟槽隔离结构的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653200B2 (en) * 2001-01-26 2003-11-25 Applied Materials, Inc. Trench fill process for reducing stress in shallow trench isolation
CN108987333B (zh) * 2018-07-20 2020-12-25 上海华力微电子有限公司 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1965402A (zh) * 2004-06-04 2007-05-16 Az电子材料（日本）株式会社 用于形成沟槽隔离结构的方法

Also Published As

Publication number Publication date
CN110739264A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
US7655532B1 (en) STI film property using SOD post-treatment
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US9786542B2 (en) Mechanisms for forming semiconductor device having isolation structure
US20080081434A1 (en) Method for forming isolation structure in semiconductor device
US20130171803A1 (en) Method for fabricating an isolation structure
CN110867408B (zh) 沟槽的填充方法
CN110739264B (zh) 浅沟槽隔离结构及其形成方法、半导体器件的制作方法
US7235856B1 (en) Trench isolation for semiconductor devices
US9117878B2 (en) Method for manufacturing shallow trench isolation
US6051480A (en) Trench isolation for semiconductor devices
CN108987333B (zh) 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN111933572A (zh) 半导体结构及其制作方法
US20120098088A1 (en) Method of forming isolation structure and semiconductor device with the isolation structure
CN106024699A (zh) 一种自对准sti的制备方法
US20160099168A1 (en) Method for defining an isolation region(s) of a semiconductor structure
CN110556340A (zh) 半导体工艺方法与结构
CN111128850A (zh) 沟槽隔离结构的形成方法及介电膜的形成方法
CN114420632A (zh) 半导体器件的制作方法
KR20230129520A (ko) Cd 의존 갭 충전 및 컨포멀 막들
CN115244648A (zh) 低温无蒸汽氧化物间隙填充
CN110211916B (zh) 浅沟槽隔离结构的制造方法
US20090181516A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR20070008114A (ko) 반도체 소자의 소자분리막 제조방법
CN104900577A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant