JPWO2006019157A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JPWO2006019157A1
JPWO2006019157A1 JP2006531873A JP2006531873A JPWO2006019157A1 JP WO2006019157 A1 JPWO2006019157 A1 JP WO2006019157A1 JP 2006531873 A JP2006531873 A JP 2006531873A JP 2006531873 A JP2006531873 A JP 2006531873A JP WO2006019157 A1 JPWO2006019157 A1 JP WO2006019157A1
Authority
JP
Japan
Prior art keywords
thin film
substrate
sio
group
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006531873A
Other languages
English (en)
Inventor
鎌田 俊英
俊英 鎌田
健仁 小笹
健仁 小笹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2006019157A1 publication Critical patent/JPWO2006019157A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本願発明は、成形・加工性に優れた薄膜トランジスタ、特に、基板に可塑性を有するプラスチック、活性層に有機半導体を用い、封止層ならびにゲート絶縁層には塗設により形成されるSiO2薄膜を用いた薄膜トランジスタ素子およびその製造方法を提供するものである。本願発明によれば、活性層が有機半導体で構成される電界効果型トランジスタにあって、可塑性を有するプラスチック基板上に、塗設により形成されるSiO2薄膜で構成される封止層、ゲート電極、塗設により形成されるSiO2薄膜で構成されるゲート絶縁層、ゲートおよびドレイン電極、半導体活性層によって構成される薄膜トランジスタが提供される。高品質なSiO2薄膜は、ケイ素化合物を原料とし、その溶液を塗布薄膜化したものを酸素雰囲気下光照射することにより得ることができる。

Description

本願発明は、成形・加工性に優れた薄膜トランジスタ素子に関するもので、特に活性層に有機半導体材料を用いたフレキシブルトランジスタ素子およびその作製技術に関するものである。
プラスチックなどの可塑性を有する基板上に薄膜トランジスタを形成することは、電子ペーパーなどのフレキシブル電子デバイスを実現させるためにきわめて重要な技術となっている。特に低温で印刷などの簡便プロセスで作製する製造技術は、製品の著しい低コスト化を呼び起こすものとして、大きな注目を浴びている。こうした目的のためには、印刷などの塗布法で作製することができる有機半導体を活性層に用いる有機薄膜トランジスタに、現在大きな期待が寄せられている。
こうした有機薄膜トランジスタにおいても、その性能の信頼性を発現させるためには、SiO薄膜などの無機化合物薄膜を絶縁層に用いることが良いと見込まれている。
SiO薄膜は、その高い絶縁性、耐電圧、封止性や、機械的強度、耐摩耗性、耐薬品性、耐熱性、耐擦傷性、光透過性などの点から、様々な機能性フィルムや電子デバイス用薄膜などに応用されている。特に、近年可塑性を有するプラスチックフィルムを用いた様々な機能材が提案されるようになってきているが、この機能付与に際して、SiO薄膜を用いることが種々考案されている。例えば、フィルムの耐傷性の付与、反射防止機能、耐薬品性付与などがあげられる。
SiO薄膜を作製させる代表的な方法としては、シリコンを熱酸化して表面をSiO薄膜とする方法がある。電子デバイス用の薄膜としては、最も多用されている技術であるが、この場合基板がシリコンに限定されるため、シリコン基板を用いない場合には適応できず、汎用技術とはならないという問題点がある。その他のSiO薄膜を形成させる一般的な方法としては、スパッタ法やCVD法に代表される真空工程を利用した方法があげられる。しかし、こうした真空プロセスを利用する方法では、厚膜化すると表面平滑性が必ずしも十分高くは得られず、その表面粗さに基づく絶縁性の低下などが問題とされてきた。また、真空プロセスを用いた場合、生産コストが著しく向上してしまう、大面積適応が必ずしも容易ではないといった問題点を有してきた。
これらの問題点を克服するために、溶液塗布法による、SiO薄膜の作製も種々検討されてきている。塗布によりSiO薄膜を作製する方法としては、ゾルゲル法がよく知られている。しかし、ゾルゲル法を用いた場合、高品質薄膜を作製するには、400℃以上の高温で焼成しなければならず、また作製した膜も十分緻密な膜が得られがたく、表面平滑性も十分には確保できないといった問題点が生じていた。
こうした中、シラザン化合物などのケイ素化合物を原料として、その加水分解によりSiOを作製すると緻密で高品質なSiO薄膜を作製することができることが報告されている。ケイ素化合物を原料としてSiO薄膜を形成させる方法は、これまでにも種々検討されてきた。しかし、ケイ素化合物薄膜を通常の加水分解反応でSiO薄膜に転化させる場合、400℃以上の高温で焼成する工程が含まれるため、プラスチック基板上に対しては作製することができないという問題点を有している。
ケイ素化合物の転化反応を用いる方法は、膜質の高いSiO薄膜が得られるため、塗布法によるSiO薄膜の形成技術として有望であるとの見通しから、低温での転化反応を可能にし、プラスチック基板にも適応できるようにする技術が種々検討されている。シラザン化合物を原料として用いて、その加水分解によりSiOを作製する方法において、加工温度を下げるために、アミン、酸、白金、パラジウム、アルミニウムなどの触媒を原料に添加して用いる方法が報告されている(下記特許文献1、2、3、4、5、6参照)。しかし、このように触媒を添加してしまうと、添加した触媒をSiO薄膜を形成させた後除去することが容易ではなく、残存してしまう場合が多い。こうして、薄膜中に残存してしまうと、これらは不純物として働き、高い絶縁性を要する電子素子用薄膜として機能させる場合、その絶縁性が低下してしまうという問題点を有している。
原料に触媒等を添加することなく低温で反応させる方法としては、アミン、酸、白金、パラジウム、アルミニウムなどの触媒を含む水溶液に、シラザン化合物薄膜を浸漬して反応を起こさせる方法が報告されている(下記特許文献7参照)。しかし、この場合も含触媒溶液に浸漬して反応を進行させるため、触媒が転化したSiO薄膜中に吸着するなどして取り込まれてしまい、結果的には絶縁性などが低下してしまう原因となっていた。
また一方で、原料に用いるシラザン化合物に、反応性を向上させるためにアルキル基などを置換させたり、含炭素成分を混入させたりすることが提案されている(下記特許文献8、9参照)。しかし、炭素成分が原料に含まれていると、その炭素成分を除去するのに、高温処理などが必要となり、低温での薄膜作製が困難になるという問題点を有している。また、有機成分を残した状態で電子機能材料として使用した場合、緻密性が低下するために絶縁性や耐電圧が低下するといった問題点を有していた。
シラザン化合物を加水分解反応でSiOに転化させるためには、適度な湿度を有する環境下で焼成を行うことが必須となっているが、水分がある環境下で薄膜を作製すると、電子素子に適応させる場合には、素子に水分が吸着してしまい、素子の絶縁性を低下させる要因となるという問題点を有していた。こうした吸着水を除去するためには、やはり高温での焼成もしくは真空雰囲気下での加熱処理などが必要になり、結局は高温処理を施すか、もしくは真空環境下での工程を用いなければならず、工程が複雑化、高コスト化するという問題点を有してきた。
特開平6−299118号公報 特開平6−306329号公報 特開平7−196986号公報 特開平9−31333号公報 特開平9−157544号公報 特開平11−105187号公報 特開平7−223867号公報 特開平6−73340号公報 特開平7−292321号公報 特開昭59−207812号公報 特開昭60−145903号公報
本願発明は、成形・加工性に優れた薄膜トランジスタ、特に、基板に可塑性を有するプラスチック、活性層に有機半導体を用い、封止層及びゲート絶縁層には塗設により形成されるSiO薄膜を用いた薄膜トランジスタ素子並びにその製造方法を提供するものである。
本願発明者らは、成形・加工性に優れた薄膜トランジスタを塗設により作製し、なおかつ高度な信頼性を有するトランジスタ素子とするためには、絶縁層を信頼性の高い高品質SiO薄膜で形成させる必要があるとの予測のもとに、種々高純度なSiO薄膜を低温でかつ塗布法で作製する方法を鋭意検討してきた。その中で、高純度なSiO薄膜を低温でかつ塗布法で作製するためには、高い純度を有する原料に、添加物等を加えることなく、転化反応を起こさせることが必要であり、このためには加水分解反応以外の反応を適応すれば可能との予測のもと、様々な転化反応を鋭意検討してきた結果、本願発明を成すにいたった。
即ち、本願発明によれば、活性層が有機半導体で構成される電界効果型トランジスタにあって、可塑性を有するプラスチック基板上に、少なくとも一層の塗設により形成されるSiO薄膜を含む薄膜で構成される封止層、ゲート電極、少なくとも一層の塗設により形成されるSiO薄膜を含む薄膜で構成されるゲート絶縁層、ゲートおよびドレイン電極、半導体活性層によって構成されることを特徴とする薄膜トランジスタが提供される。高品質なSiO薄膜は、絶縁層としての性能に優れるばかりでなく、ガスバリア性や耐透湿性にも優れることから、封止層としての性能にも大きな特徴を発揮する。
また、本願発明によれば、上記薄膜トランジスタにおいて、封止層ならびにゲート絶縁層を構成するSiO薄膜が、シクロシラザン、オリゴシラザン、ポリシラザンに代表される一般式(1)で表されるシラザン構造もしくはアルキルシロキサン、アルコキシシラン化合物に代表される一般式(2)で表されるシロキサン構造を含有するケイ素化合物を原料とし、その溶液を塗布薄膜化したものを酸素を含む雰囲気で紫外線照射することでSiOに転化させることによって形成されることを特徴とする薄膜トランジスタ素子の製造方法が提供される。
Figure 2006019157
Figure 2006019157
(式中、R、R、R、R4、R5は、それぞれ独立に、水素原子、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基からなる群れより選ばれる置換基を表す。)
シラザン化合物を転化して作製したSiO薄膜は、原料薄膜との構造ひずみが小さいことから、反応における薄膜の収縮や膨張が少ないために、転化反応によっても構造欠陥等ができにくく、緻密なSiO薄膜が形成されることが知られている。
酸素を含む雰囲気に紫外線を照射することによって酸素分子の分解が起こりオゾンもしくは原子状酸素が生成されることは知られている。
シラザン構造により構成されるシラザン化合物にオゾンもしくは原子状酸素を反応させると、下記反応式(3)および(4)に基づいて、SiOとアンモニアと酸素が発生する。
2(−SiH―NH−)+2O→2(−SiO−)+2NH+O (3)
(−SiH―NH−) + 2O → (−SiO−) + NH (4)
この反応は、反応を起こさせるために特に高温にすることを要しないし、また触媒を用いることなく反応を進行させることが可能なため、室温近傍の温度で、なおかつ添加物等を用いることなくSiOを作製することができるものである。また、反応のために供給される物質は酸素で、反応後の排出物質がアンモニアと酸素と、いずれも気体であることから、薄膜中に不純物が残存してしまう可能性がほとんどなく、高純度なSiOを作製することができる。反応に水を使用しないために、残留吸着水などに基づく絶縁性劣化をも妨げることができる。また、本願発明の場合、活性オゾンもしくは原子状酸素の反応性が著しく高いため、SiN結合がほぼ完全になくなるまで反応を進行させることができ、高純度なSiO薄膜を作製することができる。
シロキサン構造により構成されるケイ素化合物にオゾンもしくは原子状酸素を反応させると下記反応式(5)および(6)に基づいて、SiOと二酸化炭素と水が発生する。
3(−Si(CH―O−) + 8O → 3(−SiO−) + 6CO+ 9HO (5)
(−Si(CH―O−) + 8O → (−SiO−) + 2CO+ 3HO (6)
この反応は、反応を起こさせるために特に高温にすることを要しないし、また触媒を用いることなく反応を進行させることが可能なため、室温近傍の温度でなおかつ添加物等を用いることなくSiOを作製することができるものである。アルキルシロキサンを転化してSiOを作製する反応においては反応後の排出物として微量の水が生成されるので100℃以上の加熱処理を併せて行うことによって高純度なSiO薄膜を作製することができる。
また、本願発明によれば、上記ケイ素化合物に反応させるオゾン及び原子状酸素が、酸素に紫外線を照射することで得られる方法が提供される。この方法によれば、反応に際しても不純物が混入する可能性を排除した工程が実現できることから、薄膜中に不純物が混入する可能性がほとんどなく、高純度なSiOを作製することができる。
また、本願発明によれば、SiO薄膜の形成方法において、紫外線照射時、もしくは照射後の酸化シリコン薄膜を150℃以下の温度で焼成することを特徴とするSiO薄膜の形成方法が提供される。
また、本願発明によれば、上記薄膜トランジスタにおいて、ゲート絶縁層を構成するSiO薄膜の表面粗さが、RMS値で0.5nm以下であることを特徴とする薄膜トランジスタが提供される。
また、本願発明の典型的な例を示すと、図1に示すような、基板10上に、封止層20、ゲート電極30、ゲート絶縁層40、ソース又はドレイン50、半導体層60を有する薄膜トランジスタにおいて、封止層20ならびにゲート絶縁層40が、塗設により形成されるSiO薄膜により構成されることを特徴とする電界効果型トランジスタが提供される。
本願発明の薄膜トランジスタは、可塑性のあるプラスチック基板上に塗設により作製できるものであることから、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化を可能とさせる。また、安定性の高い金属酸化物で、封止ならびに絶縁層を構成していることから、素子の安定性ならびに長寿命化をもたらす。
本願発明における薄膜トランジスタの一例の模式的断面図。 本願発明の実施例1において作製した絶縁膜の赤外吸収スペクトル。 本願発明の実施例2において作製した絶縁膜のXPSパターン。 (A)SiOへ転化反応後の薄膜XPSパターン。構成元素であるSiの2p軌道と2s軌道ならびにOの1s軌道からのピークが現れている。 (B)転化反応前の薄膜のXPSパターン。構成元素であるSiの2p軌道と2s軌道ならびにNの1s軌道からのピークが現れている。 本願発明の実施例10において作製した薄膜トランジスタの出力特性。 本願発明の参考例1におけるシリコン熱酸化膜のXPSパターン。 本願発明の参考例1において作製した薄膜トランジスタの出力特性。
符号の説明
10 本願発明の実施例における基板
20 本願発明の実施例における封止層
30 本願発明の実施例におけるゲート電極
40 本願発明の実施例におけるゲート絶縁層
50 本願発明の実施例におけるドレイン及びソース電極
60 本願発明の実施例のおける半導体活性層
以下本願発明を詳細に説明する。
本願発明において用いられる薄膜トランジスタの封止層20ならびにゲート絶縁層40は、塗布プロセスで形成されたSiO薄膜により形成される。そのSiO薄膜はシクロシラザン、オリゴシラザン、ポリシラザンに代表されるシラザン構造もしくはアルキルシロキサン、アルコキシシラン化合物に代表されるシロキサン構造を含むケイ素化合物の塗布薄膜を転化することにより得られるが、ここで出発原料として用いるケイ素化合物は、前記一般式(1)および(2)で示される化合物を用いる。この際、R、R、R、R4、R5は、それぞれ独立に、水素原子、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基からなる群れより選ばれる置換基で構成される。ケイ素化合物の分子鎖は、鎖状、環状、架橋状などの構造のいずれであっても構わない。また、これらの混合物であることも可能である。ケイ素化合物の分子量は、特に規定されずいかなる分子量のものでも構わない。一般に用いられるのは、分子量が100から100,000であるが、より好適に用いられるのは、分子量が200から10、000である。また、分子量分布は特に規定されずいかなるものを用いても構わない。上記の一般に用いられる分子量の範囲内のものが、いかなる分散で存在していても構わない。
本願発明において用いられる薄膜トランジスタの封止層20ならびにゲート絶縁層40は、シラザン構造もしくはシロキサン構造を含むケイ素化合物を原料として、それを塗設することにより、素薄膜を形成させ、それを転化することでSiO薄膜として形成させるものであるが、このときのケイ素化合物薄膜を塗設する方法は、特に限定されない。一般に用いられる方法としては、スピンコート法、ディップコート法、キャスト法、スプレイコート法、インクジェット法、転写法などがあげられるが、これらを発展させた活版印刷、孔版印刷、オフセット印刷、グラビア印刷などの一般印刷法を用いることもできる。また、マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラフィーと呼ばれる印刷法などを適応することもできる。
本願発明において用いられるケイ素化合物薄膜は、塗布法により形成されるが、この際使用する溶媒は、芳香族炭化水素、脂肪族炭化水素、脂環式炭化水素、ハロゲン化炭化水素、ハロゲン化芳香族炭化水素、エーテル類、アミン類などを用いることができる。一般に好適に用いられるのは、ベンゼン、トルエン、キシレン、エチルベンゼン、シクロヘキサン、メチルシクロヘキサン、ペンタン、ヘキサン、ヘプタン、オクタン、ノナン、デカン、エチルエーテル、ジプロピルエーテル、ジブチルエーテル、メチルエチルケトン、メチルイソブチルケトン、テトラヒドロフラン、クロロホルム、塩化メチル、ピリジンなどがあげられる。この際溶媒は高度に精製したものが望ましく、また十分脱水処理を施しておくことが望ましい。
本願発明において用いられるケイ素化合物薄膜の1回に塗布される厚さは、5nm以上10μm以下、好ましくは50nm以上2μm以下である。
本願発明において用いられるケイ素化合物薄膜は、塗布製膜後溶媒を除去する工程を経るが、この際、薄膜を加温して溶媒除去する。この時の、加温する温度雰囲気などは、用いる溶媒により適宜異なってくるが、一般に加温温度は150℃以下が望ましく、また加温する際のケイ素化合物薄膜を設置する雰囲気は、大気圧雰囲気下で行うのが望ましい。また、このときの加熱溶媒除去に要する時間は特に限定されない。一般には、1分以上180分以内であるが、好適には5分から60分である。
本願発明においては、ケイ素化合物薄膜をSiO薄膜に転化させる際の雰囲気制御が可能となるものを用いることが望ましい。
本願発明においては、ケイ素化合物薄膜をSiO薄膜に転化させるのに酸素を含むガスを紫外光照射することによって得られるオゾンおよび原子状酸素を用いる。
本願発明においては、ケイ素化合物薄膜をSiO薄膜に転化させるのに酸素を含む雰囲気において紫外光を照射するのだが、この際照射する紫外光の波長は特に限定されない。一般的に用いられるのは、100nmから450nmである。こうした波長の光は、重水素ランプ、キセノンランプ、メタルハライドランプ、エキシマランプ、水銀ランプなどのほか、エキシマレーザーなどにより得ることができる。
本願発明において用いられる薄膜トランジスタの封止層20ならびにゲート絶縁層40は、シラザン構造もしくはシロキサン構造を含むケイ素化合物を原料として、それを塗設することにより、素薄膜を形成させ、それを転化することでSiO薄膜として形成させるものであるが、このときのケイ素化合物薄膜をSiO薄膜に転化させる際のプロセス温度は、一般には0℃以上200℃以下、好ましくは10℃以上150℃以下である。また、このときの転化反応に要する時間は特に限定されない。一般には、1分以上720分以内であるが、好適には5分から120分である。
本願発明においては、薄膜化したケイ素化合物をSiOに転化させ、SiO薄膜を得るが、この際、転化反応は、1回に限らない。ケイ素化合物薄膜の塗布とそのSiOへの転化反応を複数回繰り返すことで、最終的なSiO薄膜を得ても構わない。このときの厚さは、特に限定されない。一般的に用いられうる厚さは5nm以上50μm以下、好ましくは10nm以上2μm以下である。
本願発明において用いられる薄膜トランジスタの構造は、その一例として図1に現されるボトムコンタクト構造が挙げられるが、そのソースおよびドレイン電極の配置、半導体層の配置は特に限定されるものではなく、ソースおよびドレイン電極が半導体層の上に形成されるトップコンタクト型の構造を用いても良い。
本願発明に用いられるSiOゲート絶縁層40の厚さは、10nm以上5000nm以下、好ましくは100nm以上1000nm以下である。この際、絶縁層40は単一層で構成されていても構わないが、複数層積層して構成させても構わない。この際、複数層を構成する薄膜には少なくとも1層のSiO薄膜が含まれていれば良く、その他の層は異なる材料の薄膜層でもかまわない。
本願発明に用いられるSiOゲート絶縁層40の表面粗さはRMS値(二乗平均平方根値)で0.5nm以下である。これ以上大きくなってしまうと、薄膜トランジスタを作製した際、チャネル領域において構造欠陥を発生させる要因となってしまい、薄膜トランジスタにおける移動度や閾値電圧などの性能を著しく低下させてしまうことになる。絶縁層40の表面は、その上に形成するソースおよびドレイン電極50や半導体層60を形成させやすくするために、自己組織化膜などを用いて表面修飾して使用することも可能である。ここでのRMS(Root−mean−square)値とは、二乗平均粗さ値で、基準長さlにおける断面プロファイルf(x)の算術平均値mに対する偏差の2乗値の平均に対する平方根として得られる。
本願発明に用いられるSiO封止層20の厚さは、5nm以上5000nm以下、好ましくは10nm以上2000nm以下である。この際、封止層20は単一層で構成されても構わないが、複数層積層して構成させても構わない。この際、複数層を構成する薄膜には少なくとも1層のSiO薄膜が含まれていれば良く、その他の層は異なる材料の薄膜層でもかまわない。
本願発明に用いられるSiO封止層20は、基板10の上でかつゲート電極30ならびゲート絶縁層40の下に形成されているが、封止効果を高めるために、基板10の反対面にさらに封止層を形成させても構わない。この際の厚さは、5nm以上5000nm以下、好ましくは10nm以上2000nm以下である。またこの場合も、封止層20は単一層で構成されても構わないが、複数層積層して構成させても構わない。この際、複数層を構成する薄膜には少なくとも1層のSiO薄膜が含まれていれば良く、その他の層は異なる材料の薄膜層でもかまわない。
本願発明において使用される基板10は特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、ポリカーボネート、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート、ポリプロピレン、ポリフェニレンスルフィドなどの柔軟性のあるプラスチック基板であるが、ガラス、金属、セラミックス基板などを用いても構わない。この際、素子の安定化、長寿命化や、その上に形成する封止薄膜の加工性の向上を図るため、複数の材料の混合もしくは積層で構成されたり、あるいは表面処理を施しておくことも可能である。
本願発明において使用される電極30および50の材料は金、銀、銅、白金、パラジウム、アルミニウム、インジウムなどの金属が用いられることが多いが、これに限定されるものではない。その作製法は特に限定されず、いかなる方法を用いても良い。一般に用いられる方法は、真空蒸着やスパッタリング法などの真空製造プロセスであるが、メッキ配線、活版印刷、スクリーン印刷、インクジェット印刷なの溶液から塗布されるあるいは付着される湿式製造プロセスなども適応される。この場合には、銀ペースト、金ペーストなどの金属微粒子ペースト、カーボンペーストなどの他、チオフェン系導電性高分子(PEDOT)やポリアニリン及びそれらの誘導体などの有機材料も用いることができる。また、素子の安定化、長寿命化、高電荷注入効率化などを図るため、複数の材料の混合もしくは積層で構成されたり、あるいは表面処理を施しておくことも可能である。
本願発明における薄膜トランジスタは、半導体層60に有機半導体材料が用いられる。その組成は、特に限定されず、単一物質で構成されても構わないし、また複数の物質の混合によって構成されても構わない。さらに、数種の物質の層状構造によって構成されることもできる。これまでに優れた特性を示す有機半導体材料としては、以下のようなものが知られている。
アントラセン、テトラセン、ペンタセンまたはその末端が置換されたこれらの誘導体。α−セクシチオフェン、ペリレンテトラカルボン酸二無水物(PTCDA)およびその末端が置換された誘導体。ナフタレンテトラカルボン酸二無水物(NTCDA)およびその末端が置換された誘導体。銅フタロシアニン及びその末端がフッ素などで置換された誘導体。銅フタロシアニンの銅が、ニッケル、酸化チタン、フッ素化アルミニウム等で置換された誘導体及びそれぞれの末端がフッ素などで置換された誘導体。フラーレン、ルブレン、コロネン、アントラジチオフェンおよびそれらの末端が置換された誘導体。ポリフェニレンビニレン、ポリチオフェン、ポリフルオレン、ポリフェニレン、ポリアセチレン、ポリアリルアミンおよびこれらの末端もしくは側鎖が置換された誘導体のポリマー。
本願発明に用いられる半導体層60の作製法は、特に限定されず、いかなる方法を用いても良い。一般に、真空蒸着などの気相成長法が用いられることが多いが、簡便で低コストでの作成という点からは、溶液から塗設する方法を用いるのが望ましい。一般に用いられる方法としては、スピンコート法、ディップコート法、キャスト法、スプレイコート法、インクジェット法、転写法などがあげられるが、これらを発展させた活版印刷、孔版印刷、オフセット印刷、グラビア印刷などの一般印刷法を用いることもできる。また、マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラフィーと呼ばれる印刷法などを適応することもできる。
以下に、本願発明を実施例によりさらに詳細に説明するが、本願発明はこれらの実施例に限定されるものではない。
オクタメチルシクロテトラシラザンを、濃度約27.4wt%となるようにジブチルエーテルに溶解し、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、2インチのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で100倍に希釈した水溶液を入れたテフロン(登録商標)(登録商標)容器に基板を入れ30秒間振とうさせた。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたテフロン(登録商標)製シリンジを用いて原料液を約1.0cc基板上に展開させた。その後、直ちに700rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素と窒素が8:2の比率の混合ガスを導入した。導入した混合ガスの圧力は0.25MPaであった。その後、紫外線ランプ(キセノンエキシマランプ)を照射した。照射時間は120分とした。反応容器内の温度は室温(26℃)である。反応後、得られた薄膜の赤外吸収スペクトルを図2に示す。3000cm-1付近に見られる原料のC-H結合に由来する吸収帯は消失し、薄膜がSiOに転化したことを示すSi-O結合に由来する吸収帯が1080cm-1および460cm-1に出現した。これらにより、原料のオクタメチルシクロテトラシラザンが、完全にSiOに転化したことを確認した。
ポリ(ペルヒドロシラザン)を、濃度約20wt%となるようにジブチルエーテルに溶解し、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、2インチのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を15分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたガラスシリンジを用いて原料液を約1cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を100℃に加熱したホットプレート上に静置し5分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約150℃)で1時間加熱処理を行った。このようにして作製した、薄膜のXPSパターンを図3(A)に示す。参照データーとして、ポリ(ペルヒドロシラザン)薄膜のXPSパターンを図3(B)に示す。原料の薄膜に現れていた、Nの1s軌道からのピークが、転化後の薄膜においては完全に消滅していることから、原料のポリ(ペルヒドロシラザン)薄膜は、完全に高純度SiO薄膜に転化されていることがわかる。得られた、SiO薄膜の厚さは、約180nmであった。この薄膜の耐電圧は約5MV/cm、抵抗率は1013Ωcm、比誘電率は約4.0、表面粗さは、RMS値で約0.15nmであった。
ハネウェル社製メチルシロキサン(商品名312B)を、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、2インチのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で100倍に希釈した水溶液を入れたテフロン(登録商標)容器に基板を入れ30秒間振とうさせた。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたテフロン(登録商標)製シリンジを用いて原料液を約1.0cc基板上に展開させた。その後、直ちに5000rpmの速度で60秒間回転させる事で、メチルシロキサンの均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素と窒素が8:2の比率の混合ガスを導入した。導入した混合ガスの圧力は0.25MPaであった。その後、紫外線ランプ(キセノンエキシマランプ)を照射した。照射時間は60分とした。反応容器内の温度は室温(26℃)である。反応後、得られた薄膜の赤外吸収スペクトルより、3000cm-1付近に見られる原料のC-H結合に由来する吸収帯は消失し、薄膜がSiOに転化したことを示すSi-O結合に由来する吸収帯が1080cm-1および460cm-1に出現した。これらにより、原料のメチルシロキサンが、館損にSiOに転化したことを確認した。
市販のポリエチレンテレフタレート(PET)フィルムを基板として用いた。この基板をスピンコーター上に設置し、上からポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)を、ガラスシリンジを用いて約1cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約50℃)で1時間加熱処理を行った。得られた、SiO薄膜(封止層)の厚さは、約250nmであった。その上にパターン化された下部電極として金を厚さ50nmに真空蒸着した。この基板をスピンコーター上に設置し、上からポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)を、ガラスシリンジを用いて約1cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約50℃)で1時間加熱処理を行った。得られた、SiO薄膜の厚さは、約250nmであった。この薄膜の耐電圧は約5MV/cm、抵抗率は1013Ωcm、表面粗さは、RMS値で約0.32nmであった。
ポリ(ペルヒドロシラザン)を、濃度約20wt%となるようにジブチルエーテルに溶解し、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、透明ガラス基板上にスパッタ法によりクロム金属をコートしたものを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で10倍に希釈した水溶液を入れたテフロン(登録商標)容器に基板を入れ30秒間振とうさせた。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたガラスシリンジを用いて原料液を約0.5cc基板上に展開させた。その後、直ちに2000rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約300分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、1時間加熱処理を行った。得られたSiO薄膜の厚さは、約200nmであった。この薄膜の抵抗率は1012Ωcm、表面粗さは、RMS値で約0.19nmであった。
ポリ(ペルヒドロシラザン)を、濃度約6.7wt%となるようにジブチルエーテルに溶解し、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、2インチのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で100倍に希釈した水溶液を入れたテフロン(登録商標)容器に基板を入れ30秒間振とうさせた。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたテフロン(登録商標)製シリンジを用いて原料液を約1.0cc基板上に展開させた。その後、直ちに5000rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器に導入した後、酸窒素ガスを毎分3.0リットルの流量で流した。導入したガスの圧力は0.25MPaであった。酸素ガスを流した状態で紫外線ランプ(キセノンエキシマランプ)を照射した。照射時間は140分とした。反応容器内の温度は室温(26℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、1時間加熱処理を行った。得られた、SiO薄膜の厚さは、約55nmであった。この薄膜の耐電圧は約8MV/cm、抵抗率は1013Ωcmであった。
ポリ(ペルヒドロシラザン)を、濃度約20wt%となるようにジブチルエーテルに溶解し、塗布薄膜作製の原料溶液とした。SiO薄膜を作製する基板には、2インチのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルウチ化学製液晶基板洗浄液セミコクリーン56の原液を入れたステンレス容器に入れ、超音波洗浄を15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を15分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置しPTFE製ディスポフィルター(孔径0.2ミクロン)を取り付けたガラスシリンジを用いて原料液を約1.0cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の第1層目の均一膜を得た。回転終了後、基板を90℃に加熱したホットプレート上に静置し5分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。次に、作製した薄膜のついた基板を、再びスピンコーターに設置しガラスシリンジを用いて原料液を約1.0cc基板上に展開させ、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の第2層を形成させた。回転終了後、基板を90℃に加熱したホットプレート上に静置し3分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入し、紫外線ランプ(水銀ランプ)を照射して、転化反応を行った。反応時間は約60分、反応容器内の温度は24℃である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約100℃)で1時間加熱処理を行った。得られた、SiO薄膜の厚さは、トータルで約450nmであった。この薄膜の耐電圧は約4MV/cm、抵抗率は1012Ωcm、表面粗さは、RMS値で約0.22nmであった。
市販のポリエチレンテレフタレート(PET)フィルムを基板として用いた。この基板をスピンコーター上に設置し、上からポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)を、ガラスシリンジを用いて約1cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約50℃)で1時間加熱処理を行った。得られた、SiO薄膜(封止層)の厚さは、約250nmであった。その上にパターン化された下部電極として金を厚さ50nmに真空蒸着した。この基板をスピンコーター上に設置し、上からポリメチルメタクリレート(PMMA)のクロロホルム溶液(濃度約0.27wt%)を、ガラスシリンジを用いて約1cc展開させた。その後、直ちに2000rpmの速度で60秒間回転させる事で、PMMAの均一膜(厚さ約10nm)を得た。さらに、作製した薄膜のついた基板上に、ポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)をガラスシリンジを用いて約1.0cc展開させ、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の第2層を形成させた。回転終了後、基板を90℃に加熱したホットプレート上に静置し3分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入し、紫外線ランプ(水銀ランプ)を照射して、転化反応を行った。反応時間は約60分、反応容器内の温度は24℃である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約100℃)で1時間加熱処理を行った。得られた、SiO薄膜の厚さは、トータルで約200nmで、下部電極上に作製した複層膜はトータルとしては210nmとなった。この薄膜の耐電圧は約4MV/cm、抵抗率は1012Ωcm、表面粗さは、RMS値で約0.25nmであった。
市販のポリエチレンテレフタレート(PET)フィルムを基板として用いた。この基板をスピンコーター上に設置し、上からポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)を、ガラスシリンジを用いて約1cc基板上に展開させた。その後、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の均一膜を得た。回転終了後、基板を50℃に加熱したホットプレート上に静置し10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導入した酸素ガスの圧力は0.01−0.03MPaであった。その後、紫外線ランプ(水銀ランプ)を照射した。照射時間は約60分とした。反応容器内の温度は室温(24℃)である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約50℃)で1時間加熱処理を行った。得られた、SiO薄膜(封止層)の厚さは、約250nmであった。その上にパターン化された下部電極として金を厚さ50nmに真空蒸着した。この基板をスピンコーター上に設置し、上からポリビニルアルコール(PVA)のエタノール溶液(濃度約0.51wt%)を、ガラスシリンジを用いて約1cc展開させた。その後、直ちに6000rpmの速度で10秒間回転させ、その後60℃で3時間加熱焼成をする事で、PVAの均一膜(厚さ約10nm)を得た。さらに、作製した薄膜のついた基板上に、ポリ(ペルヒドロシラザン)のジブチルエーテル溶液(濃度約20wt%)をガラスシリンジを用いて約1.0cc展開させ、直ちに2500rpmの速度で60秒間回転させる事で、ポリ(ペルヒドロシラザン)の第2層を形成させた。回転終了後、基板を90℃に加熱したホットプレート上に静置し3分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入し、紫外線ランプ(水銀ランプ)を照射して、転化反応を行った。反応時間は約60分、反応容器内の温度は24℃である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温度(約100℃)で1時間加熱処理を行った。得られた、SiO薄膜の厚さは、トータルで約200nmで、下部電極上に作製した複層膜はトータルとしては210nmとなった。この薄膜の耐電圧は約4MV/cm、抵抗率は1010Ωcm、表面粗さは、RMS値で約0.28nmであった。
実施例2にて作製したSiO薄膜付基板を、グローブボックス中(HO濃度10ppm以下)にて、ヘキサメチルジシラザンのクロロフォルム溶液(0.25vol%)の入った溶液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容器を50℃に15分間加熱し、SiO薄膜をヘキサメチルジシラザン溶液の蒸気にさらすことで、SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロロフォルムで洗浄した。次に、この上から半導体活性層としてペンタセンの薄膜を真空蒸着法で作製した。ペンタセンは、市販品を購入し、それを昇華精製を5回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約30℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分2nmの速度で50nmの厚さに真空蒸着を行った。その後、図1に示すように、ソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。この時のソース−ドレイン間の間隔は、20μmである。このようにして作製した素子において、ゲート電極からゲートバイアスを印加した時に、ソースとドレイン間に流れる電流を測定した。このようにして測定した、薄膜トランジスタの出力特性を図4に示す。ここから得られた電界効果移動度は、0.36cm/Vsであった。
実施例2にて作製したSiO薄膜付基板を、グローブボックス中(HO濃度10ppm以下)にて、ヘキサメチルジシラザンのクロロフォルム溶液(0.25vol%)の入った溶液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容器を50℃に15分間加熱し、SiO薄膜をヘキサメチルジシラザン溶液の蒸気にさらすことで、SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロロフォルムで洗浄した。次に、この上からソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。この時のソース−ドレイン間の間隔は、20μmである。次に、半導体活性層としてポリ(3−ヘキシルチオフェン)の薄膜をキャスト法で作製した。ポリ(3−ヘキシルチオフェン)は、市販品を購入し、それを液体クロマトグラフで抽出精製をしたものを用いた。このポリ(3−ヘキシルチオフェン)を脱水トルエンに溶解し、試料原液とした。このときの濃度は、約0.1wt%である。このポリ(3−ヘキシルチオフェン)溶液を、ソースとドレイン間に約0.1ml滴下し活性層薄膜とした。このようにして作製した薄膜トランジスタは、ボトムコンタクト型の薄膜トランジスタとして動作する。その後、このようにして作製した素子を、真空プローバー中にて約1×10−2Paの真空で約1時間脱気した後、トランジスタの出力特性の測定を行った。このようにして作製した薄膜トランジスタの電界効果移動度は、約1×10−3cm/Vsであった。
参考例1
対比実験として、ケイ素化合物転化SiO絶縁膜の代わりに、シリコンウェハー上にシリコンの熱酸化膜を絶縁膜とした場合の性能について、上記実施例と同様の検討を行った。図5に、シリコン熱酸化膜の、XPSパターンを示す。図2(A)に示すポリシラザン転化SiO薄膜と、ほとんど同じパターンとなっており、ポリシラザン転化SiO薄膜がシリコン熱酸化膜とほぼ同等品質のSiO薄膜となっていることを表している。このSiO薄膜の厚さは、約300nm、耐電圧は約8MV/cm、抵抗率は1015Ωcm、比誘電率は約3.9、表面粗さは、RMS値で約0.14nmであった。
上記で作製したシリコン熱酸化膜(SiO薄膜)を、グローブボックス中(HO濃度 10ppm以下)にて、ヘキサメチルジシラザンのクロロフォルム溶液(0.25vol%)の入った溶液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容器を50℃に15分間加熱し、SiO薄膜をヘキサメチルジシラザン溶液の蒸気にさらすことで、SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロロフォルムで洗浄した。次に、この上から半導体活性層としてペンタセンの薄膜を真空蒸着法で作製した。ペンタセンは、市販品を購入し、それを昇華精製を5回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約30℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分2nmの速度で30nmの厚さに真空蒸着を行った。その後、図1に示すように、ソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。この時のソース−ドレイン間の間隔は、20μmである。このようにして作製した素子において、ゲート電極からゲートバイアスを印加した時に、ソースとドレイン間に流れる電流を測定した。このようにして測定した、薄膜トランジスタの出力特性を図6に示す。ここから得られた電界効果移動度は、0.30cm/Vsであった。したがって、ペンタセン薄膜トランジスタの性能は、ポリシラザン転化SiO薄膜とシリコン熱酸化膜とでほぼ同等であることが判明した。
本願発明の薄膜トランジスタは、可塑性のあるプラスチック基板上に塗設により作製できるものであることから、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化を可能とさせる。このため、耐衝撃性に優れた携帯電子機器の部品となる電子回路を低コストで大量に生産できるようにする。また、安定性の高い金属酸化物で、封止ならびに絶縁層を構成していることから、素子の安定性ならびに長寿命化をもたらす。

Claims (8)

  1. 活性層が有機半導体により構成される薄膜トランジスタにおいて、可塑性を有するプラスチック基板上に酸化シリコン薄膜を含む薄膜層により形成される封止層、ゲート電極、酸化シリコン薄膜を含む薄膜層により形成されるゲート絶縁層、ソース及びドレイン電極並びに半導体活性層により構成されることを特徴とする薄膜トランジスタ。
  2. 上記封止層及び上記ゲート絶縁層を形成する酸化シリコン薄膜は、塗設により形成されることを特徴とする上記請求項1に記載の薄膜トランジスタ。
  3. 上記ゲート絶縁層を形成する酸化シリコン薄膜の表面粗さは、RMS値において0.5nm以下であることを特徴とする請求項1又は2のいずれかに記載の薄膜トランジスタ。
  4. 請求項1乃至3のいずれかに記載の封止層及びゲート絶縁層を形成する酸化シリコン薄膜は、シラザン結合(Si-N)又はシロキサン結合(Si-O)のうち、少なくとも一つを分子内に1個以上有するケイ素化合物を原料とし、該原料を溶液化した後、塗布薄膜化し、酸素を含む雰囲気下において光照射を行うことにより、酸化シリコンに転化させることにより形成することを特徴とする薄膜トランジスタの製造方法。
  5. 請求項4に記載の塗設用ケイ素化合物原料は、下記一般式(1)又は(2)で表される構成単位から成る材料の中の少なくとも一つから構成されることを特徴とする薄膜トランジスタの製造方法。
    Figure 2006019157
    Figure 2006019157
    (式中、R、R、R、R4、R5は、それぞれ独立に、水素原子、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基からなる群れより選ばれる置換基を表す。)
  6. 請求項5に記載の塗設用ケイ素化合物原料は、シクロテトラシラザン、オリゴシラザン、ポリシラザン、アルキルシロキサンの中の少なくとも一つから選択されることを特徴とする薄膜トランジスタの製造方法。
  7. 請求項4に記載の照射する光は、紫外光であることを特徴とする薄膜トランジスタの製造方法。
  8. 上記光照射時又は照射後の酸化シリコン薄膜を150℃以下の温度により焼成することを特徴とする請求項4記載の薄膜トランジスタの製造方法。
JP2006531873A 2004-08-20 2005-08-19 半導体素子及びその製造方法 Pending JPWO2006019157A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004240185 2004-08-20
JP2004240185 2004-08-20
PCT/JP2005/015138 WO2006019157A1 (ja) 2004-08-20 2005-08-19 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2006019157A1 true JPWO2006019157A1 (ja) 2008-05-08

Family

ID=35907540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531873A Pending JPWO2006019157A1 (ja) 2004-08-20 2005-08-19 半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US7785948B2 (ja)
JP (1) JPWO2006019157A1 (ja)
KR (1) KR20070043849A (ja)
WO (1) WO2006019157A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099689A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
WO2007136351A1 (en) * 2006-05-22 2007-11-29 Nanyang Technological University Solution-processed inorganic films for organic thin film transistors
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
US8084372B2 (en) * 2007-08-24 2011-12-27 Tokyo Electron Limited Substrate processing method and computer storage medium
KR100922951B1 (ko) * 2007-11-08 2009-10-22 경북대학교 산학협력단 플라스틱 필름에 투습 방지성이 향상된 보호막의 형성 방법및 이를 이용한 플렉시블 유기 전계 발광 소자
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5763876B2 (ja) * 2009-05-08 2015-08-12 コニカミノルタ株式会社 薄膜トランジスタ、及びその製造方法
JP4976590B2 (ja) * 2009-06-10 2012-07-18 パイオニア株式会社 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
WO2011043315A1 (ja) * 2009-10-05 2011-04-14 コニカミノルタホールディングス株式会社 ガスバリア性フィルム、ガスバリア性フィルムの製造方法、該ガスバリア性フィルムを有する有機光電変換素子及び該有機光電変換素子を有する太陽電池
KR101288574B1 (ko) * 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
JP5594882B2 (ja) * 2010-08-27 2014-09-24 国立大学法人 宮崎大学 シリコン酸化膜のパターニング方法
US9082612B2 (en) * 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
KR101387740B1 (ko) 2011-01-07 2014-04-21 제일모직주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5962124B2 (ja) * 2012-03-28 2016-08-03 株式会社明電舎 酸化膜の形成方法
CN104540884A (zh) * 2012-06-25 2015-04-22 可隆工业株式会社 透明聚酰亚胺基底以及制备该基底的方法
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
WO2015009114A1 (ko) * 2013-07-19 2015-01-22 삼성에스디아이 주식회사 폴리카보네이트 글래이징 및 그 제조방법
CN111893558B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的薄膜隔热片及单晶硅生长炉

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (ja) 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP2000162641A (ja) 1998-11-26 2000-06-16 Sharp Corp 液晶表示装置およびその製造方法
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2002124515A (ja) 2000-10-18 2002-04-26 Gunze Ltd 二酸化ケイ素転化膜及びパタ−ン状二酸化ケイ素転化膜の形成方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207812A (ja) 1983-05-10 1984-11-26 Toa Nenryo Kogyo Kk 窒化珪素の製造法
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JP3330643B2 (ja) 1992-08-26 2002-09-30 触媒化成工業株式会社 シリカ系被膜形成用塗布液および被膜付基材
JP3307471B2 (ja) 1993-02-24 2002-07-24 東燃ゼネラル石油株式会社 セラミックコーティング用組成物及びコーティング方法
JP3385060B2 (ja) 1993-04-20 2003-03-10 東燃ゼネラル石油株式会社 珪素−窒素−酸素−(炭素)−金属系セラミックス被覆膜の形成方法
JP3666915B2 (ja) 1993-12-17 2005-06-29 Azエレクトロニックマテリアルズ株式会社 セラミックスの低温形成方法
JP3370408B2 (ja) 1993-12-28 2003-01-27 東燃ゼネラル石油株式会社 セラミックコーティングの製造方法
JP3414488B2 (ja) 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機/無機ハイブリッド膜の製造方法
EP0749500B1 (en) * 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
JP4070828B2 (ja) 1995-07-13 2008-04-02 Azエレクトロニックマテリアルズ株式会社 シリカ質セラミックス形成用組成物、同セラミックスの形成方法及び同セラミックス膜
JPH09157544A (ja) 1995-12-05 1997-06-17 Tonen Corp シリカ系被膜付き基材の製造方法及び本方法で製造されたシリカ系被膜付き基材
JPH11105187A (ja) 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JP3483500B2 (ja) 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (ja) 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP2000162641A (ja) 1998-11-26 2000-06-16 Sharp Corp 液晶表示装置およびその製造方法
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2002124515A (ja) 2000-10-18 2002-04-26 Gunze Ltd 二酸化ケイ素転化膜及びパタ−ン状二酸化ケイ素転化膜の形成方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法

Also Published As

Publication number Publication date
KR20070043849A (ko) 2007-04-25
US7785948B2 (en) 2010-08-31
WO2006019157A1 (ja) 2006-02-23
US20090140235A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JPWO2006019157A1 (ja) 半導体素子及びその製造方法
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
Acton et al. π‐σ‐Phosphonic Acid Organic Monolayer/Sol–Gel Hafnium Oxide Hybrid Dielectrics for Low‐Voltage Organic Transistors
JP5177617B2 (ja) 酸化シリコン薄膜形成装置
JP5305476B2 (ja) 酸化ケイ素薄膜または酸窒化ケイ素化合物薄膜の製造方法およびこの方法で得られる薄膜
KR100702555B1 (ko) 실리콘 산화막의 형성 방법
US7645630B2 (en) Manufacturing method for thin-film transistor
JP2006295166A (ja) 電子デバイス、薄膜トランジスタ及び薄膜トランジスタの作製方法
WO2005086254A1 (en) Field effect transistor, method of producing the same, and method of producing laminated member
EP1425806A2 (en) Surface modifying layers for organic thin film transistors
JP2009290187A (ja) 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ
JP5188048B2 (ja) 半導体素子の製造方法
JPWO2009044659A1 (ja) パターン形成方法
JP2008171978A (ja) 有機薄膜トランジスタ
JP2004327857A (ja) 有機トランジスタの製造方法および有機トランジスタ
JP2009194208A (ja) 薄膜トランジスタおよびその製造方法
JP2008177283A (ja) 有機薄膜の形成方法および有機薄膜形成装置
JP5454143B2 (ja) 薄膜トランジスタの製造方法
JP6289617B2 (ja) 有機半導体素子
Matsukawa et al. Polysilsesquioxanes for Gate‐Insulating Materials of Organic Thin‐Film Transistors
CN107112366B (zh) 有机薄膜晶体管
JP2008172059A (ja) 有機薄膜トランジスタ及びその製造方法
JP4933051B2 (ja) 電界効果型トランジスタおよびその製造方法、積層体の製造方法
WO2010082414A1 (ja) 有機薄膜トランジスタ、その製造方法及びそれを備える装置
JP4343572B2 (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129