KR20070043849A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20070043849A
KR20070043849A KR1020077003833A KR20077003833A KR20070043849A KR 20070043849 A KR20070043849 A KR 20070043849A KR 1020077003833 A KR1020077003833 A KR 1020077003833A KR 20077003833 A KR20077003833 A KR 20077003833A KR 20070043849 A KR20070043849 A KR 20070043849A
Authority
KR
South Korea
Prior art keywords
thin film
sio
substrate
group
film transistor
Prior art date
Application number
KR1020077003833A
Other languages
English (en)
Inventor
도시히데 가마타
다케히토 고자사
Original Assignee
도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 filed Critical 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Publication of KR20070043849A publication Critical patent/KR20070043849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 성형·가공성이 우수한 박막 트랜지스터, 특히, 기판으로 가소성을 가지는 플라스틱을, 활성층으로 유기반도체를 사용하며, 밀봉층 및 게이트 절연층으로는 코팅에 의해 형성되는 SiO2박막을 사용한 박막 트랜지스터 소자 및 그 제조방법을 제공하는 것이다. 본 발명에 따르면, 활성층이 유기반도체로 구성되는 전계효과형 트랜지스터에 있어서, 가소성을 가지는 플라스틱 기판상에 코팅에 의해 형성되는 SiO2박막으로 구성되는 밀봉층, 게이트 전극, 코팅에 의해 형성되는 SiO2박막으로 구성되는 게이트 절연층, 게이트 및 드레인 전극, 반도체 활성층에 의해 구성되는 박막 트랜지스터가 제공된다. 고품질의 SiO2박막은 규소화합물을 원료로 하며, 그 용액을 도포 박막화한 것은 산소분위기하에서 광 조사함으로써 얻을 수 있다.
박막 트랜지스터, 반도체 소자

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR ELEMENT AND PROCESS FOR PRODUCING THE SAME}
본 발명은 성형·가공성이 우수한 박막 트랜지스터 소자에 관한 것으로, 특히 활성층에 유기 반도체 재료를 사용한 유연성(flexible) 트랜지스터 소자 및 그 제작기술에 관한 것이다.
플라스틱 등의 가소성을 가진 기판상에 박막 트랜지스터를 형성하는 것은, 전자 페이퍼 등의 유연성 전자 디바이스를 실현하기 위하여 매우 중요한 기술이다. 특히, 저온에서 인쇄 등의 간편한 프로세스에 의해 제작하는 제조기술은, 제품의 비용을 현저하게 떨어뜨릴 수 있는 것으로서 큰 주목을 받고 있다. 이러한 목적을 달성하기 위하여, 인쇄 등의 도포법으로 제작할 수 있는 유기 반도체를 활성층으로 사용하는 유기 박막 트랜지스터에 현재 많은 기대가 모아지고 있다.
이러한 유기 박막 트랜지스터에 있어서도, 그 성능의 신뢰성을 발현시키기 위해서는, SiO2박막 등의 무기 화합물 박막을 절연층에 사용하는 것이 좋을 것으로 예상되고 있다.
SiO2박막은 그 높은 절연성, 내전압, 밀봉성, 또는 기계적 강도, 내마모성, 내약품성, 내열성, 내찰상성, 광투과성 등의 면에서 여러 가지 기능성 필름이나 전자 디바이스용 박막 등에 응용되고 있다. 특히, 근래 가소성을 가진 플라스틱 필름을 사용한 여러 가지 기능재가 제안되고 있는데, 이러한 기능의 부여시에 SiO2박막을 사용하는 것이 종종 고안되고 있다. 예를 들어, 필름의 내상성(耐傷性) 부여, 반사방지기능, 내약품성의 부여 등을 들 수 있다.
SiO2박막을 제작하는 대표적인 방법으로는, 실리콘을 열산화하여 표면을 SiO2박막으로 하는 방법이 있다. 전자 디바이스용 박막으로서는 가장 많이 이용되고 있는 기술인데, 이 경우 기판이 실리콘으로 한정되기 때문에 실리콘 기판을 사용하지 않는 경우에는 적용할 수 없어, 범용기술이 될 수 없다는 문제점이 있다. 그 밖의 SiO2박막을 형성하는 일반적인 방법으로는, 스퍼터법이나 CVD법으로 대표되는 진공 공정을 이용한 방법을 들 수 있다. 그러나, 이러한 진공 프로세스를 이용하는 방법에서는, 막을 두껍게 할 경우, 반드시 충분히 높은 표면평활성을 얻을 수 있는 것이 아니어서, 그 표면 조도(roughness)에 근거한 절연성 저하 등이 문제되었다. 또한, 진공 프로세스를 이용한 경우, 생산비용이 현저히 높아져, 큰 면적에 대한 적응이 쉽지만은 않다는 문제점이 있다.
이 문제점들을 극복하기 위하여, 용액도포법에 의한 SiO2박막의 제작도 종종 검토되고 있다. 도포에 의해 SiO2박막을 제작하는 방법으로서는 졸겔법(sol-gel method)이 잘 알려져 있다. 그러나, 졸겔법을 이용한 경우, 높은 품질의 박막을 제 작하기 위해서는 400℃ 이상의 고온에서 소성해야 하고, 또한 제작한 막도 충분히 치밀한 막을 얻기 어려우며, 표면평활성도 충분하게 확보할 수 없다는 문제점이 발생한다.
이러한 가운데, 실라잔 화합물 등의 규소화합물을 원료로 하여 그 가수분해에 의해 SiO2를 제작하면, 치밀하고 높은 품질의 SiO2박막을 제작할 수 있는 것이 보고되고 있다. 규소화합물을 원료로 하여 SiO2박막을 형성하는 방법은 지금까지도 종종 검토되었다. 그러나, 규소화합물 박막을 통상의 가수분해반응에 의해 SiO2박막으로 전화(轉化)시키는 경우, 400℃ 이상의 고온으로 소성하는 공정이 포함되기 때문에, 플라스틱 기판상에 대해서는 제작할 수 없다는 문제점을 가지고 있다.
규소화합물의 전화반응을 이용하는 방법은, 막질이 높은 SiO2박막을 얻을 수 있기 때문에 도포법에 의한 SiO2박막의 형성기술로서 유망하다는 전망으로부터, 저온에서의 전화반응을 가능하게 하고, 플라스틱 기판에도 적용할 수 있도록 하는 기술이 종종 검토되고 있다. 실라잔 화합물을 원료로서 사용하고 그 가수분해에 의해 SiO2를 제작하는 방법에 있어서, 가공온도를 낮추기 위하여 아민, 산, 백금, 팔라듐, 알루미늄 등의 촉매를 원료에 첨가하여 사용하는 방법이 보고되고 있다(일본공개특허 평6-299118호 공보, 일본공개특허 평6-306329호 공보, 일본공개특허 평7-196986호 공보, 일본공개특허 평9-31333호 공보, 일본공개특허 평9-157544호 공보, 일본공개특허 평11-105187호 공보 참조). 그러나, 이와 같이 촉매를 첨가하면, 첨 가한 촉매를 SiO2박막을 형성한 후 제거하는 것이 쉽지 않으며, 잔존하는 경우가 많다. 이렇게 하여, 박막 안에 잔존하게 되면 이들은 불순물로서 작용하여, 높은 절연성을 요하는 전자소자용 박막으로서 기능시킨 경우, 그 절연성이 낮아지는 문제점을 가지고 있다.
원료에 촉매 등을 첨가하지 않고 저온에서 반응시키는 방법으로는, 아민, 산, 백금, 팔라듐, 알루미늄 등의 촉매를 포함하는 수용액에 실라잔 화합물 박막을 침지시켜 반응을 일으키는 방법이 보고되고 있다(일본공개특허 평7-223867호 공보). 그러나, 이 경우에도 촉매를 포함하는 용액에 침지시켜 반응을 진행시키기 때문에, 촉매가 전화된 SiO2박막 안에 흡착되는 등에 의해 혼입되어 버려, 결과적으로 절연성 등이 낮아지는 원인이 된다.
또한, 원료로 사용하는 실라잔 화합물에 반응성을 향상시키기 위하여 알킬기 등을 치환시키거나, 탄소를 포함하는 성분을 혼입시키는 것이 제안되고 있다(일본공개특허 평6-73340호 공보, 일본공개특허 평7-292321호 공보 참조). 그러나, 탄소성분이 원료에 포함되어 있으면 그 탄소성분을 제거하기 위하여 고온처리 등이 필요하게 되어, 저온에서의 박막제작이 어려워진다는 문제점을 가지고 있다. 또한, 유기성분을 남긴 상태에서 전자기능재료로서 사용한 경우, 치밀성이 낮아지기 때문에 절연성이나 내전압이 낮아진다는 문제점을 가지고 있다.
실라잔 화합물을 가수분해반응으로 SiO2로 전화시키기 위해서는, 적절한 습도를 가지는 환경하에서 소성하는 것이 필수이지만, 수분이 있는 환경하에서 박막 을 제작하면, 전자소자에 적응시키는 경우에는 소자에 수분이 흡착되어 소자의 절연성을 떨어뜨리는 요인이 된다는 문제점을 가지고 있다. 이러한 흡착수를 제거하기 위해서는, 역시 고온에서의 소성 혹은 진공분위기하에서의 가열처리 등이 필요하게 되어, 결국 고온처리를 하거나, 혹은 진공환경하에서의 공정을 이용해야 하기 때문에, 공정이 복잡해지고 비용이 올라간다는 문제점을 가지고 있다.
본 발명은 성형·가공성이 우수한 박막 트랜지스터, 특히 기판으로 가소성을 가지는 플라스틱을, 활성층으로 유기반도체를 사용하며, 밀봉층 및 게이트 절연층으로는 코팅에 의해 형성되는 SiO2박막을 사용한 박막 트랜지스터 소자 및 그 제조방법을 제공하는 것이다.
본 발명자들은 성형·가공성이 우수한 박막 트랜지스터를 코팅에 의해 제작하고, 또한 고도의 신뢰성을 가지는 트랜지스터 소자로 하기 위해서는, 절연층을 신뢰성이 높은 고품질의 SiO2박막으로 형성할 필요가 있다는 예측을 토대로, 종종 고순도의 SiO2박막을 저온에서 도포법으로 제작하는 방법을 예의검토하였다. 그 중에서 고순도의 SiO2박막을 저온에서 도포법으로 제작하기 위해서는, 높은 순도를 가지는 원료에 첨가물 등을 첨가하지 않고 전화반응을 일으킬 필요가 있으며, 이를 위해서는 가수분해반응 이외의 반응을 적용하면 가능하다는 예측을 토대로 여러 가지 전화반응을 예의검토한 결과, 본 발명을 이루기에 이르렀다.
즉 본 발명에 따르면, 활성층이 유기반도체로 구성되는 전계효과형 트랜지스터로서, 가소성을 가지는 플라스틱 기판상에, 코팅에 의해 형성되는 SiO2박막을 포함하는 박막으로 구성되는 적어도 한 층의 밀봉층, 게이트 전극, 코팅에 의해 형성되는 SiO2박막을 포함하는 박막으로 구성되는 적어도 한 층의 게이트 절연층, 게이트 및 드레인 전극, 반도체 활성층에 의해 구성되는 것을 특징으로 하는 박막 트랜지스터가 제공된다. 고품질의 SiO2박막은 절연층으로서의 성능이 우수할 뿐만 아니라 가스 배리어성이나 내투습성도 우수하기 때문에, 밀봉층으로서의 성능으로도 큰 특징을 발휘한다.
또한 본 발명에 따르면, 상기 박막 트랜지스터에 있어서, 밀봉층 및 게이트 절연층을 구성하는 SiO2박막이, 시클로실라잔, 올리고실라잔, 폴리실라잔으로 대표되는 화학식 1로 나타내는 실라잔 구조 혹은 알킬실록산, 알콕시실란 화합물로 대표되는 화학식 2로 나타내는 실록산 구조를 함유하는 규소화합물을 원료로 하며, 그 용액을 도포박막화한 것을 산소를 포함하는 분위기에서 자외선 조사하여 SiO2로 전화시킴으로써 형성되는 것을 특징으로 하는 박막 트랜지스터 소자의 제조방법이 제공된다.
Figure 112007014611576-PCT00001
Figure 112007014611576-PCT00002
(식 중, R1, R2, R3, R4, R5는 각각 독립적으로 수소원자, 알킬기, 알케닐기, 알콕시기, 히드록시알킬기, 카르복실알킬기, 알킬카르보닐기, 알콕시카르보닐기, 알킬카르보닐옥시기, 방향족 탄화수소기, 방향족 복소환기로 이루어지는 군으로부터 선택되는 치환기를 나타낸다.)
실라잔 화합물을 전화시켜 제작한 SiO2박막은, 원료박막과의 구조변형이 작아 반응에 있어서의 박막의 수축이나 팽창이 적기 때문에, 전화반응에 의해서도 구조결함 등이 잘 발생하지 않아 치밀한 SiO2박막이 형성되는 것이 알려져 있다.
산소를 포함하는 분위기에 자외선을 조사함으로써 산소분자의 분해가 일어나, 오존 혹은 원자형상의 산소가 생성되는 것이 알려져 있다.
실라잔 구조에 의해 구성되는 실라잔 화합물에 오존 혹은 원자형상의 산소를 반응시키면, 하기 반응식 3 및 반응식 4에 근거하여 SiO2와 암모니아와 산소가 발생한다.
Figure 112007014611576-PCT00003
Figure 112007014611576-PCT00004
이 반응은, 반응을 일으키기 위해 특별히 고온으로 할 필요가 없고, 또한 촉매를 사용하지 않고 반응을 진행시킬 수 있기 때문에, 실온 근방의 온도에서, 첨가물 등을 사용하지 않고 SiO2를 제작할 수 있는 것이다. 또한, 반응을 위해 공급되는 물질은 산소이고, 반응 후의 배출물질이 암모니아와 산소로서, 모두 기체이기 때문에, 박막 안에 불순물이 잔존할 가능성이 거의 없으며, 고순도의 SiO2를 제작할 수 있다. 반응에 물을 사용하지 않기 때문에, 잔류흡착수 등에 의한 절연성의 열화도 방지할 수 있다. 또한, 본 발명의 경우 활성오존 혹은 원자형상 산소의 반응성이 현저하게 높기 때문에, SiN결합이 거의 완전히 없어질 때까지 반응을 진행시킬 수 있어 고순도의 SiO2박막을 제작할 수 있다.
실록산 구조에 의해 구성되는 규소화합물에 오존 혹은 원자형상 산소를 반응시키면, 하기 반응식 5 및 반응식 6에 근거하여 SiO2와 이산화탄소와 물이 발생한 다.
Figure 112007014611576-PCT00005
Figure 112007014611576-PCT00006
이 반응은, 반응을 일으키기 위해 특별히 고온으로 할 필요가 없고, 또한 촉매를 사용하지 않고 반응을 진행시킬 수 있기 때문에, 실온 근방의 온도에서, 첨가물 등을 사용하지 않고 SiO2를 제작할 수 있는 것이다. 알킬실록산을 전화시켜 SiO2를 제작하는 반응에서는, 반응 후의 배출물로서 미량의 물이 생성되기 때문에, 100℃ 이상의 가열처리를 병행함으로써 고순도의 SiO2박막을 제작할 수 있다.
또한 본 발명에 따르면, 상기 규소화합물에 반응시키는 오존 및 원자형상 산소가, 산소에 자외선을 조사함으로써 얻어지는 방법이 제공된다. 이 방법에 따르면, 반응시에도 불순물이 혼입될 가능성을 배제한 공정을 실현할 수 있기 때문에, 박막 안에 불순물이 혼입할 가능성이 거의 없어 고순도의 SiO2를 제작할 수 있다.
또한 본 발명에 따르면, SiO2박막의 형성방법에 있어서, 자외선 조사시 혹은 조사 후의 산화실리콘 박막을 150℃ 이하의 온도에서 소성하는 것을 특징으로 하는 SiO2박막의 형성방법이 제공된다.
또한 본 발명에 따르면, 상기 박막 트랜지스터에 있어서, 게이트 절연층을 구성하는 SiO2박막의 표면 조도가 RMS값으로 0.5nm 이하인 것을 특징으로 하는 박막 트랜지스터가 제공된다.
또한 본 발명의 전형적인 예를 나타내면, 도 1에 나타내는 바와 같이, 기판(10)상에 밀봉층(20), 게이트 전극(30), 게이트 절연층(40), 소스 또는 드레인(50), 반도체층(60)을 가지는 박막 트랜지스터에 있어서, 밀봉층(20) 및 게이트 절연층(40)이 코팅에 의해 형성되는 SiO2박막에 의해 구성되는 것을 특징으로 하는 전계효과형 트랜지스터가 제공된다.
본 발명의 박막 트랜지스터는 가소성이 있는 플라스틱 기판상에 코팅에 의해 제작할 수 있는 것이기 때문에, 제조하기 쉬운 동시에 필름의 소자화, 큰 면적의 소자화, 유연성 소자화를 가능하게 한다. 또한, 안정성이 높은 금속산화물로 밀봉층 및 절연층을 구성하고 있기 때문에, 소자의 안정성 및 긴 수명화를 얻을 수 있다.
도 1은 본 발명에서의 박막 트랜지스터의 일례를 모식적으로 나타낸 단면도이다.
도 2는 본 발명의 실시예 1에서 제작한 절연막의 적외선흡수 스펙트럼이다.
도 3은 본 발명의 실시예 2에서 제작한 절연막의 XPS패턴으로, (A)는 SiO2로 전화반응 후의 박막 XPS패턴이며, 구성원소인 Si의 2p궤도와 2s궤도 및 O의 1s궤도로부터의 피크를 나타내고 있고, (B)는 전화반응 전의 박막 XPS패턴으로, 구성원소 인 Si의 2p궤도와 2s궤도 및 N의 1s궤도로부터의 피크를 나타내고 있다.
도 4는 본 발명의 실시예 10에서 제작한 박막 트랜지스터의 출력특성이다.
도 5는 본 발명의 참고예 1에서의 실리콘 열산화막의 XPS패턴이다.
도 6은 본 발명의 참고예 1에서 제작한 박막 트랜지스터의 출력특성이다.
***부호의 설명***
10:본 발명의 실시예에서의 기판
20:본 발명의 실시예에서의 밀봉층
30:본 발명의 실시예에서의 게이트 전극
40:본 발명의 실시예에서의 게이트 절연층
50:본 발명의 실시예에서의 드레인 및 소스 전극
60:본 발명의 실시예에서의 반도체 활성층
이하, 본 발명을 상세하게 설명한다.
본 발명에서 사용되는 박막 트랜지스터의 밀봉층(20) 및 게이트 절연층(40)은, 도포 프로세스로 형성된 SiO2박막에 의해 형성된다. 그 SiO2박막은, 시클로실라잔, 올리고실라잔, 폴리실라잔으로 대표되는 실라잔 구조 혹은 알킬실록산, 알콕시실란 화합물로 대표되는 실록산 구조를 포함하는 규소화합물의 도포박막을 전화시킴으로써 얻어지는데, 여기서 출발원료로서 사용하는 규소화합물은, 상기 화학식 1 및 화학식 2로 나타내는 화합물을 사용한다. 이 때, R1, R2, R3, R4, R5는 각각 독립 적으로 수소원자, 알킬기, 알케닐기, 알콕시기, 히드록시알킬기, 카르복실알킬기, 알킬카르보닐기, 알콕시카르보닐기, 알킬카르보닐옥시기, 방향족 탄화수소기, 방향족 복소환기로 이루어지는 군으로부터 선택되는 치환기로 구성된다. 규소화합물의 분자쇄는 사슬형상, 고리형상, 가교형상 등의 구조 중 어느 것이어도 상관없다. 또한, 이들의 혼합물인 것도 가능하다. 규소화합물의 분자량은 특별히 규정되지 않으며, 어떠한 분자량을 가져도 상관없다. 일반적으로 사용되는 것은 분자량이 100에서 100,000인데, 보다 바람직하게 사용되는 것은 분자량이 200에서 10,000이다. 또한, 분자량의 분포는 특별히 규정되지 않고, 어떠한 것을 사용하여도 상관없다. 상기 일반적으로 사용되는 분자량의 범위 내의 것이 어떠한 분산으로 존재하고 있어도 상관없다.
본 발명에서 사용되는 박막 트랜지스터의 밀봉층(20) 및 게이트 절연층(40)은, 실라잔 구조 혹은 실록산 구조를 포함하는 규소화합물을 원료로 하여 그것을 코팅함으로써 규소박막을 형성하고, 그것을 전화시킴으로써 SiO2박막으로서 형성하는 것인데, 이 때, 규소화합물 박막을 코팅하는 방법은 특별히 한정되지 않는다. 일반적으로 이용되는 방법으로서는, 스핀 코팅법(spin coating method), 딥 코팅법(dip coating method), 캐스팅법(casting process), 스프레이 코팅법, 잉크젯법, 전사법 등을 들 수 있는데, 이것들을 발전시킨 활판인쇄, 공판인쇄, 오프셋인쇄, 그라비어(gravure)인쇄 등의 일반 인쇄법을 이용할 수도 있다. 또한, 마이크로 콘택트 프린팅, 마이크로 몰딩 등의 소프트 리소그래피라고 불리는 인쇄법 등을 적용 할 수도 있다.
본 발명에서 사용되는 규소화합물 박막은 도포법에 의해 형성되는데, 이 때 사용할 수 있는 용매는, 방향족 탄화수소, 지방족 탄화수소, 지환식 탄화수소, 할로겐화 탄화수소, 할로겐화 방향족 탄화수소, 에테르류, 아민류 등이다. 일반적으로 바람직하게 사용되는 것은, 벤젠, 톨루엔, 자일렌, 에틸벤젠, 시클로헥산, 메틸시클로헥산, 펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 에틸에테르, 디프로필에테르, 디부틸에테르, 메틸에틸케톤, 메틸이소부틸케톤, 테트라하이드로푸란, 클로로포름, 염화메틸, 피리딘 등을 들 수 있다. 이 때, 용매는 고도로 정제한 것이 바람직하고, 또한 충분히 탈수처리해 두는 것이 바람직하다.
본 발명에서 사용되는 규소화합물 박막의 한 번에 도포되는 두께는, 5nm 이상 10㎛ 이하, 바람직하게는 50nm 이상 2㎛ 이하이다.
본 발명에서 사용되는 규소화합물 박막은 도포 제막 후 용매를 제거하는 공정을 거치는데, 이 때, 박막을 가온하여 용매를 제거한다. 이 때의 가온하는 온도분위기 등은 사용하는 용매에 따라 적절하게 달라지는데, 일반적으로 가온온도는 150℃ 이하가 바람직하며, 또한 가온할 때의 규소화합물 박막을 설치하는 분위기는, 대기압 분위기하에서 하는 것이 바람직하다. 또한, 이 때의 가열용매제거에 필요한 시간은 특별히 한정되지 않는다. 일반적으로는 1분 이상 180분 이내인데, 바람직하게는 5분에서 60분이다.
본 발명에서는 규소화합물 박막을 SiO2박막으로 전화시킬 때의 분위기 제어 가 가능해지는 것을 사용하는 것이 바람직하다.
본 발명에서는 규소화합물 박막을 SiO2박막으로 전화시킬 때, 산소를 포함하는 가스를 자외광 조사함으로써 얻어지는 오존 및 원자형상 산소를 이용한다.
본 발명에서는 규소화합물 박막을 SiO2박막으로 전화시킬 때, 산소를 포함하는 분위기에서 자외광을 조사하는데, 이 때 조사하는 자외광의 파장은 특별히 한정되지 않는다. 일반적으로 사용되는 것은 100nm에서 450nm이다. 이러한 파장의 광은 중수소 램프, 크세논 램프, 메탈할라이드 램프, 엑시머 램프, 수은 램프 등 이외에, 엑시머 레이져 등에 의해 얻을 수 있다.
본 발명에서 사용되는 박막 트랜지스터의 밀봉층(20) 및 게이트 절연층(40)은, 실라잔 구조 혹은 실록산 구조를 포함하는 규소화합물을 원료로 하여 이것을 코팅함으로써 규소박막을 형성하고, 이것을 전화시킴으로써 SiO2박막으로 형성하는 것인데, 이 때의 규소화합물 박막을 SiO2박막으로 전화시킬 때의 프로세스 온도는, 일반적으로는 0℃ 이상 200℃ 이하, 바람직하게는 10℃ 이상 150℃ 이하이다. 또한, 이 때의 전화반응에 필요한 시간은 특별히 한정되지 않는다. 일반적으로는 1분 이상 720분 이내인데, 바람직하게는 5분에서 120분이다.
본 발명에서는 박막화한 규소화합물을 SiO2로 전화시켜서 SiO2박막을 얻는데, 이 때 전화반응은 1회로 한하지 않는다. 규소화합물 박막의 도포와 그 SiO2로의 전화반응을 여러 번 반복함으로써, 최종적인 SiO2박막을 얻어도 상관없다. 이 때의 두께는 특별히 한정되지 않는다. 일반적으로 사용될 수 있는 두께는 5nm 이상 50㎛ 이하, 바람직하게는 10nm 이상 2㎛ 이하이다.
본 발명에서 사용되는 박막 트랜지스터의 구조는, 그 일례로서 도 1에 나타내는 하부 컨택트(bottom contact) 구조를 들 수 있는데, 그 소스 및 드레인 전극의 배치, 반도체층의 배치는 특별히 한정되지 않으며, 소스 및 드레인 전극이 반도체층 위에 형성되는 상부 컨택트(top contact)형의 구조를 사용해도 된다.
본 발명에 사용되는 SiO2 게이트 절연층(40)의 두께는 10nm 이상 5000nm 이하, 바람직하게는 100nm 이상 1000nm 이하이다. 이 때, 절연층(40)은 단일층으로 구성되어 있어도 상관없는데, 복수층 적층시켜 구성하여도 상관없다. 이 때, 복수층을 구성하는 박막에는 적어도 1층의 SiO2박막이 포함되어 있으면 되고, 그 밖의 층은 다른 재료의 박막층이어도 상관없다.
본 발명에 사용되는 SiO2 게이트 절연층(40)의 표면 조도는 RMS값(제곱평균평방근값)으로 0.5nm 이하이다. 이 이상 커지면, 박막 트랜지스터를 제작하였을 때 채널 영역에서 구조결함을 발생시키는 요인이 되어버려, 박막 트랜지스터에서의 이동도나 임계값 전압 등의 성능을 현저히 떨어뜨리게 된다. 절연층(40)의 표면은 그 위에 형성하는 소스 및 드레인 전극(50)이나 반도체층(60)을 쉽게 형성시키기 위하여, 자기조직화막 등을 이용하여 표면수식하여 사용할 수도 있다. 여기서의 RMS(Root-mean-square)값이란 제곱평균 조도값으로, 기준길이 l에서 단면 프로파일f(x)의 산술평균치 m에 대한 편차의 제곱값의 평균에 대한 평방근으로서 얻어진다.
본 발명에 사용되는 SiO2밀봉층(20)의 두께는 5nm 이상 5000nm 이하, 바람직하게는 10nm 이상 2000nm 이하이다. 이 때, 밀봉층(20)은 단일층으로 구성되어도 상관없는데, 복수층 적층하여 구성해도 상관없다. 이 때, 복수층을 구성하는 박막에는 적어도 1층의 SiO2박막이 포함되어 있으면 되고, 그 밖의 층은 다른 재료의 박막층이어도 상관없다.
본 발명에 사용되는 SiO2밀봉층(20)은 기판(10)의 위이며 게이트 전극(30) 및 게이트 절연층(40)의 아래에 형성되어 있는데, 밀봉효과를 높이기 위하여 기판(10)의 반대면에 더욱 밀봉층을 형성시켜도 상관없다. 이 때의 두께는 5nm 이상 5000nm 이하, 바람직하게는 10nm 이상 2000nm 이하이다. 또한 이 경우에도, 밀봉층(20)은 단일층으로 구성되어도 상관없는데, 복수층 적층하여 구성해도 상관없다. 이 때, 복수층을 구성하는 박막에는 적어도 1층의 SiO2박막이 포함되어 있으면 되고, 그 밖의 층은 다른 재료의 박막층이어도 상관없다.
본 발명에서 사용되는 기판(10)은 특별히 한정되지 않으며, 어떠한 것을 사용해도 된다. 일반적으로 바람직하게 사용되는 것은, 폴리카보네이트, 폴리이미드, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, 폴리프로필렌, 폴리페닐렌설파이드 등의 유연성이 있는 플라스틱 기판인데, 유리, 금속, 세라믹스 기판 등을 사용해도 상관없다. 이 때, 소자의 안정화, 긴 수명화나, 그 위에 형성하는 밀봉박막의 가공성 향상을 도모하기 위하여, 여러 가지 재료의 혼합 혹은 적층으로 구성하거나, 혹은 표면처리를 해 둘 수도 있다.
본 발명에서 사용되는 게이트 전극(30)과 드레인 및 소스 전극(50)의 재료는 금, 은, 동, 백금, 팔라듐, 알루미늄, 인듐 등의 금속이 사용되는 경우가 많은데, 이들에 한정되는 것은 아니다. 그 제작방법은 특별히 한정되지 않으며, 어떠한 방법을 이용해도 된다. 일반적으로 이용되는 방법은 진공증착이나 스퍼터링(sputtering)법 등의 진공제조 프로세스인데, 도금배선, 활판인쇄, 스크린인쇄, 잉크젯인쇄 등 용액으로부터 도포 혹은 부착되는 습식제조 프로세스 등도 적용된다. 이 경우에는, 은 페이스트, 금 페이스트 등의 금속미립자 페이스트, 카본 페이스트 등 이외에, 티오펜계 도전성 고분자(PEDOT)나 폴리아닐린 및 이들의 유도체 등의 유기재료도 사용할 수 있다. 또한, 소자의 안정화, 긴 수명화, 고전하주입 효율화 등을 도모하기 위하여, 여러 가지 재료의 혼합 혹은 적층으로 구성하거나, 혹은 표면처리를 해 둘 수도 있다.
본 발명에서의 박막 트랜지스터는, 반도체층(60)에 유기 반도체 재료가 사용된다. 그 조성은 특별히 한정되지 않으며, 단일 물질로 구성되어도 상관없고, 또한 복수개 물질의 혼합에 의해 구성되어도 상관없다. 또한, 여러 가지 물질의 층상구조에 의해 구성될 수도 있다. 지금까지 우수한 특성을 나타내는 유기 반도체 재료로서는, 아래와 같은 것이 알려져 있다.
안트라센, 테트라센, 펜타센 또는 그 말단이 치환된 이들의 유도체. α-섹시티오펜(sexithiophene), 페릴렌테트라카르복실산 2무수물(PTCDA) 및 그 말단이 치환된 유도체. 나프탈렌테트라카르복실산 2무수물(NTCDA) 및 그 말단이 치환된 유도체. 동 프탈로시아닌 및 그 말단이 불소 등으로 치환된 유도체. 동 프탈로시아닌의 동이 니켈, 산화티탄, 불소화 알루미늄 등으로 치환된 유도체 및 각각의 말단이 불소 등으로 치환된 유도체. 풀러렌, 루브렌, 코로넨, 안트라디티오펜 및 이들의 말단이 치환된 유도체. 폴리페닐렌비닐렌, 폴리티오펜, 폴리플루오렌, 폴리페닐렌, 폴리아세틸렌, 폴리알릴아민 및 이들의 말단 혹은 측쇄가 치환된 유도체의 폴리머.
본 발명에 사용되는 반도체층(60)의 제작방법은 특별히 한정되지 않으며, 어떠한 방법을 사용해도 된다. 일반적으로, 진공증착 등의 기상성장법이 이용되는 경우가 많은데, 간편하고 저가로 제작한다는 점에서 용액으로 코팅하는 방법을 이용하는 것이 바람직하다. 일반적으로 이용되는 방법으로서는, 스핀 코팅법, 딥 코팅법, 캐스팅법, 스프레이 코팅법, 잉크젯법, 전사법 등을 들 수 있는데, 이것들을 발전시킨 활판인쇄, 공판인쇄, 오프셋인쇄, 그라비어인쇄 등의 일반 인쇄법을 이용할 수도 있다. 또한, 마이크로 콘택트 프린팅, 마이크로 몰딩 등의 소프트 리소그래피라고 불리는 인쇄법 등을 적용할 수도 있다.
(실시예 1)
아래에 본 발명을 실시예에 따라 더욱 상세하게 설명하는데, 본 발명은 이 실시예들로 한정되지 않는다.
옥타메틸시클로테트라실라잔을 농도 약 27.4wt%가 되도록 디부틸에테르에 용해하여, 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 2인치의 실리콘 웨이퍼를 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인 리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 30분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 그 후, 불산원액을 초순수로 100배 희석한 수용액을 넣은 테플론(등록상표) 용기에 기판을 넣고 30초간 진탕시켰다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제의 일회용 필터(구멍직경 0.2 미크론)를 장착한 테플론(등록상표)제 시린지(syringe)를 이용하여 원료액 약 1.0cc를 기판상에 전개시켰다. 그 후, 바로 700rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소와 질소가 8:2의 비율인 혼합가스를 도입하였다. 도입한 혼합가스의 압력은 0.25MPa이다. 그 후, 자외선 램프(크세논 엑시머 램프)를 조사하였다. 조사시간은 120분으로 하였다. 반응용기 내의 온도는 실온(26℃)이다. 반응 후 얻어진 박막의 적외선흡수 스펙트럼을 도 2에 나타낸다. 3000cm-1 부근에 보이는 원료의 C-H결합에서 유래하는 흡수대는 소실되고, 박막이 SiO2로 전화된 것을 나타내는 Si-O결합에서 유래하는 흡수대가 1080cm-1 및 460cm-1에서 출현하였다. 이에 의해, 원료인 옥타메틸시클로테트라실라잔이 완전히 SiO2로 전화된 것을 확인하였다.
(실시예 2)
폴리(퍼하이드로실라잔)을 농도 약 20wt%가 되도록 디부틸에테르에 용해하고, 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 2인치의 실리콘 웨이퍼를 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제 일회용 필터(구멍직경 0.2미크론)를 장착한 유리 시린지를 이용하여 원료액 약 1cc를 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 100℃로 가열한 핫 플레이트상에 정치하고 5분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압(常壓)의 오븐에 도입하고, 일정 온도(약 150℃)에서 1시간 가열처리를 하였다. 이렇게 하여 제작한 박막의 XPS 패턴을 도 3의 (A)에 나타낸다. 참조 데이터로서, 폴리(퍼하이드로실라잔)박막의 XPS 패턴을 도 3의 (B)에 나타낸다. 원료의 박막에 나타난 N의 1s궤도로부터의 피크가 전화 후의 박막에서는 완전히 소멸된 것으로부터, 원료의 폴리(퍼하이드로실라잔)박막은 완전히 고순도의 SiO2박막으로 전화 되어 있음을 알 수 있다. 얻어진 SiO2박막의 두께는 약 180nm이다. 이 박막의 내전압은 약 5MV/㎠, 저항률은 1013Ω㎝, 비유전율은 약 4.0, 표면 조도는 RMS값으로 약 0.15nm이다.
(실시예 3)
허니웰(Honeywell)사 제조의 메틸실록산(상품명 312B)을 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 2인치의 실리콘 웨이퍼를 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 30분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 그 후, 불산 원액을 초순수로 100배 희석한 수용액을 넣은 테플론(등록상표) 용기에 기판을 넣고 30초간 진탕시켰다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제 일회용 필터(구멍직경 0.2미크론)를 장착한 테플론(등록상표)제 시린지를 이용하여 원료액 약 1.0cc를 기판상에 전개시켰다. 그 후, 바로 5000rpm의 속도로 60초간 회전시킴으로써, 메틸실록산의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소와 질소가 8:2의 비율인 혼합가스를 도입하였다. 도입한 혼합가스의 압력은 0.25MPa이다. 그 후, 자외선 램프(크세논 엑시머 램프)를 조사하였다. 조사시 간은 60분으로 하였다. 반응용기 안의 온도는 실온(26℃)이다. 반응 후, 얻어진 박막의 적외선흡수 스펙트럼으로부터 3000㎝-1 부근에 보이는 원료의 C-H결합에서 유래하는 흡수대는 소실되고, 박막이 SiO2로 전화된 것을 나타내는 Si-O결합에서 유래하는 흡수대가 1080㎝-1 및 460㎝-1에서 출현하였다. 이에 의해, 원료인 메틸실록산이 완전히 SiO2로 전화된 것을 확인하였다.
(실시예 4)
시판되는 폴리에틸렌테레프탈레이트(PET) 필름을 기판으로 사용하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리(퍼하이드로실라잔)의 디부틸에테르 용액(농도 약 20wt%) 약 1cc를 유리 시린지를 이용하여 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 50℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막(밀봉층)의 두께는 약 250nm이다. 그 위에 패턴화된 하부전극으로서 금을 50nm 두께로 진공증착하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리(퍼하이드로실라잔)의 디 부틸에테르 용액(농도 약 20wt%) 약 1cc를 유리 시린지를 이용하여 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 50℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 약 250nm이다. 이 박막의 내전압은 약 5MV/㎠, 저항률은 1013Ω㎝, 표면 조도는 RMS값으로 약 0.32nm이다.
(실시예 5)
폴리(퍼하이드로실라잔)를 농도 약 20wt%가 되도록 디부틸에테르에 용해하고, 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 투명 유리 기판상에 스퍼터법에 의해 크롬 금속을 코팅한 것을 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 30분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 그 후, 불산 원액을 초순수로 10배 희석한 수용액을 넣은 테플론(등록상표) 용기에 기판을 넣고 30초간 진탕시켰다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제 일회용 필터(구멍직경 0.2미크론)를 장착한 유리 시린지를 이용하여 원료액 약 0.5cc를 기판상에 전개시켰다. 그 후, 바로 2000rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 300분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 약 200nm이다. 이 박막의 저항률은 1012Ω㎝, 표면 조도는 RMS값으로 약 0.19nm이다.
(실시예 6)
폴리(퍼하이드로실라잔)을 농도 약 6.7wt%가 되도록 디부틸에테르에 용해하고, 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 2인치의 실리콘 웨이퍼를 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 30분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 그 후, 불산 원액을 초순수로 100배 희석한 수용액을 넣은 테플론(등록상표) 용기에 기판을 넣고 30초간 진탕시켰다. 그 후, 초순수를 흘리면서 세정하고 에어건으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제 일회용 필터(구멍직경 0.2미크론)를 장착한 테플론(등록상표)제 시린지를 이용하여 원료액 약 1.0cc를 기판상에 전개시켰다. 그 후, 바로 5000rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에 도입한 후, 산질소가스를 매분 3.0리터의 유량으로 흘렸다. 도입한 가스의 압력은 0.25MPa이다. 산소가스를 흘린 상태에서 자외선 램프(크세논 엑시머 램프)를 조사하였다. 조사시간은 140분으로 하였다. 반응용기 안의 온도는 실온(26℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 약 55nm이다. 이 박막의 내전압은 약 8MV/㎠, 저항률은 1013Ω㎝이다.
(실시예 7)
폴리(퍼하이드로실라잔)을 농도 약 20wt%가 되도록 디부틸에테르에 용해하고, 도포박막제작의 원료용액으로 하였다. SiO2박막을 제작하는 기판으로는 2인치의 실리콘 웨이퍼를 사용하였다. 기판의 세정은 아래의 방법으로 하였다. 기판을 후루우치 가가쿠사 제조의 액정 기판 세정액 세미코클린 56의 원액을 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 넣은 스테인리스 용기에 넣고 15분간 초음파 세정을 하였다. 그 후, 초순수를 흘리면서 세정하고 에어건 으로 물을 제거하였다. 이렇게 하여 세정한 기판을 스핀 코터에 설치하고, PTFE제 일회용 필터(구멍직경 0.2미크론)를 장착한 유리 시린지를 이용하여 원료액 약 1.0cc를 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 첫 번째 층의 균일막을 얻었다. 회전종료 후, 기판을 90℃로 가열한 핫 플레이트상에 정치하고 5분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 이어서, 제작한 박막이 부착된 기판을 다시 스핀 코터에 설치하고, 유리 시린지를 이용하여 원료액 약 1.0cc를 기판상에 전개시키고, 바로 2500rpm의 속도록 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 두 번째 층을 형성시켰다. 회전종료 후, 기판을 90℃로 가열한 핫 플레이트상에 정치하고 3분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하고, 자외선 램프(수은 램프)를 조사하여 전화반응시켰다. 반응시간은 약 60분, 반응용기 안의 온도는 24℃이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 100℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 토탈 약 450nm이다. 이 박막의 내전압은 약 4MV/㎠, 저항률은 1012Ω㎝, 표면 조도는 RMS값으로 약 0.22nm이다.
(실시예 8)
시판되는 폴리에틸렌테레프탈레이트(PET) 필름을 기판으로 사용하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리(퍼하이드로실라잔)의 디부틸에테르 용액(농도 약 20wt%) 약 1cc를 유리 시린지를 이용하여 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 50℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막(밀봉층)의 두께는 약 250nm이다. 그 위에 패턴화된 하부전극으로서 금을 50nm 두께로 진공증착하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리메틸메타크릴레이트(PMMA)의 클로로포름 용액(농도 약 0.27wt%) 약 1cc를 유리 시린지를 이용하여 전개시켰다. 그 후, 바로 2000rpm의 속도로 60초간 회전시킴으로써, PMMA의 균일막(두께 약 10nm)을 얻었다. 또한, 제작한 박막이 부착된 기판상에 폴리(퍼하이드로실라잔)의 디부틸에테르 용액(농도 약 20wt%) 약1.0cc를 유리 시린지를 이용하여 전개시키고, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 두 번째 층을 형성하였다. 회전종료 후, 기판을 90℃로 가열한 핫 플레이트상에 정치하고 3분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하고, 자외선 램프(수은 램프)를 조사하여 전화반응시켰다. 반응시간은 약 60분, 반응용 기 안의 온도는 24℃이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 100℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 토탈 약 200nm이며, 하부전극상에 제작한 복층막은 토탈 210nm가 되었다. 이 박막의 내전압은 약 4MV/㎠, 저항률은 1012Ω㎝, 표면 조도는 RMS값으로 약 0.25nm이다.
(실시예 9)
시판되는 폴리에틸렌테레프탈레이트(PET) 필름을 기판으로 사용하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리(퍼하이드로실라잔)의 디부틸에테르 용액(농도 약 20wt%) 약 1cc를 유리 시린지를 이용하여 기판상에 전개시켰다. 그 후, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 균일막을 얻었다. 회전종료 후, 기판을 50℃로 가열한 핫 플레이트상에 정치하고 10분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하였다. 이 때 도입한 산소가스의 압력은 0.01-0.03MPa이다. 그 후, 자외선 램프(수은 램프)를 조사하였다. 조사시간은 약 60분으로 하였다. 반응용기 안의 온도는 실온(24℃)이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 50℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막(밀봉층)의 두께는 약 250nm이다. 그 위에 패턴화된 하부전극으로서 금을 50nm 두께로 진공증착하였다. 이 기판을 스핀 코터상에 설치하고, 위에서부터 폴리비닐알코올(PVA)의 에탄올 용액(농도 약 0.51wt%) 약 1cc를 유리 시린지를 이용하여 전개시켰다. 그 후, 바로 6000rpm의 속도로 10초간 회전시키고, 그 후 60℃에서 3시간 가열소성을 함으로써, PVA의 균일막(두께 약 10nm)을 얻었다. 또한, 제작한 박막이 부착된 기판상에 폴리(퍼하이드로실라잔)의 디부틸에테르 용액(농도 약 20wt%) 약 1.0cc를 유리 시린지를 이용하여 전개시키고, 바로 2500rpm의 속도로 60초간 회전시킴으로써, 폴리(퍼하이드로실라잔)의 두 번째 층을 형성시켰다. 회전종료 후, 기판을 90℃로 가열한 핫 플레이트상에 정치하고 3분간 가열한 후, 바로 반응용기에 도입하였다. 반응용기에는 산소가스를 도입하고, 자외선 램프(수은 램프)를 조사하여 전화반응시켰다. 반응시간은 약 60분, 반응용기 안의 온도는 24℃이다. 반응 후, 박막이 제작된 기판을 그대로 상압의 오븐에 도입하고, 일정 온도(약 100℃)에서 1시간 가열처리를 하였다. 얻어진 SiO2박막의 두께는 토탈 약 200nm이며, 하부전극상에 제작한 복층막은 토탈 210nm가 되었다. 이 박막의 내전압은 약 4MV/㎠, 저항률은 1010Ω㎝, 표면 조도는 RMS값으로 약 0.28nm이다.
(실시예 10)
실시예 2에서 제작한 SiO2박막이 부착된 기판을, 글러브 박스 안(H2O농도 10ppm 이하)에서, 헥사메틸디실라잔의 클로로포름 용액(0.25vol%)이 들어간 용액 안에 넣고 밀봉하였다. 이 때 용액에 잠기지 않도록 하였다. 이 밀폐용기를 50℃로 15분간 가열하고, SiO2박막을 헥사메틸디실라잔 용액의 증기에 노출시킴으로써, SiO2박막 위를 실라잔 처리하였다. 실라잔 처리한 기판은 클로로포름으로 세정하였 다. 이어서, 그 위에서부터 반도체 활성층으로서 펜타센의 박막을 진공증착법으로 제작하였다. 펜타센은 시판품을 구입하였고, 그것을 5회 반복하여 승화정제한 것을 사용하였다. 진공증착의 조건은, 기판을 증착용 보트의 위쪽에 고정시키고, 기판온도를 약 30℃로 조정하며, 진공도를 2×10-6Torr까지 감압하였다. 그 후, 매분 2nm의 속도로 50nm의 두께로 진공증착을 하였다. 그 후 도 1에 나타내는 바와 같이, 소스 및 드레인 전극(50)으로서 금을 폭 100㎛, 두께 0.05㎛의 크기가 되도록 니켈제 마스크를 이용하여 진공증착하였다. 이 때 소스-드레인 사이의 간격은 20㎛이다. 이렇게 하여 제작한 소자에서 게이트 전극으로부터 게이트 바이어스를 인가했을 때, 소스와 드레인 사이에 흐르는 전류를 측정하였다. 이렇게 하여 측정한 박막 트랜지스터의 출력특성을 도 4에 나타낸다. 이것으로부터 얻어진 전계효과 이동도는 0.36㎠/Vs이다.
(실시예 11)
실시예 2에서 제작한 SiO2박막이 부착된 기판을, 글러브 박스 안(H2O농도 10ppm 이하)에서, 헥사메틸디실라잔의 클로로포름 용액(0.25vol%)이 들어간 용액 안에 넣고 밀봉하였다. 이 때 용액에는 잠기지 않도록 하였다. 이 밀폐용기를 50℃로 15분간 가열하고, SiO2박막을 헥사메틸디실라잔 용액의 증기에 노출시킴으로써, SiO2박막 위를 실라잔 처리하였다. 실라잔 처리한 기판은 클로로포름으로 세정하였다. 이어서, 그 위에서부터 소스 및 드레인 전극(50)으로서 금을 폭 100㎛, 두께 0.05㎛의 크기가 되도록 니켈제 마스크를 이용하여 진공증착하였다. 이 때 소스-드 레인 사이의 간격은 20㎛이다. 이어서, 반도체 활성층으로서 폴리(3-헥실티오펜)의 박막을 캐스팅법으로 제작하였다. 폴리(3-헥실티오펜)은 시판품을 구입하였고, 그것을 액체 크로마토그래프로 추출정제한 것을 사용하였다. 이 폴리(3-헥실티오펜)을 탈수톨루엔에 용해시켜 시료원액으로 하였다. 이 때의 농도는 약 0.1wt%이다. 이 폴리(3-헥실티오펜) 용액을 소스와 드레인 사이에 약 0.1ml 적하하여 활성층 박막으로 하였다. 이렇게 하여 제작한 박막 트랜지스터는 하부 컨택트형 박막 트랜지스터로서 동작한다. 그 후, 이렇게 하여 제작한 소자를 진공 프로버(prober) 안에서 약 1×10-2Pa의 진공에서 약 1시간 탈기한 후, 트랜지스터의 출력특성을 측정하였다. 이렇게 하여 제작한 박막 트랜지스터의 전계효과 이동도는 약 1×10-3㎠/Vs이다.
(참고예 1)
대비실험으로서, 규소화합물 전화 SiO2절연막 대신 실리콘 웨이퍼상에 실리콘의 열산화막을 절연막으로 한 경우의 성능에 대하여, 상기 실시예와 같은 검토를 하였다. 도 5에 실리콘 열산화막의 XPS 패턴을 나타낸다. 도 3의 (A)에 나타내는 폴리실라잔 전화 SiO2박막과 거의 같은 패턴으로 되어 있어, 폴리실라잔 전화 SiO2박막이 실리콘 열산화막과 거의 동등한 품질의 SiO2박막이 되어 있는 것을 나타내고 있다. 이 SiO2박막의 두께는 약 300nm, 내전압은 약 8MV/㎝, 저항률은 1015Ω㎝, 비유전율은 약 3.9, 표면 조도는 RMS값으로 약 0.14nm이다.
상기에서 제작한 실리콘 열산화막(SiO2박막)을, 글러브 박스 안(H2O농도 10ppm 이하)에서, 헥사메틸디실라잔의 클로로포름 용액(0.25vol%)이 들어간 용액 안에 넣고 밀봉하였다. 이 때 용액에 잠기지 않도록 하였다. 이 밀폐용기를 50℃로 15분간 가열하고, SiO2박막을 헥사메틸디실라잔 용액의 증기에 노출시킴으로써, SiO2박막 위를 실라잔 처리하였다. 실라잔 처리한 기판은 클로로포름으로 세정하였다. 이어서, 그 위에서부터 반도체 활성층으로서 펜타센의 박막을 진공증착법으로 제작하였다. 펜타센은 시판품을 구입하였고, 그것을 5회 반복하여 승화정제한 것을 이용하였다. 진공증착의 조건은, 기판을 증착용 보트의 위쪽에 고정시키고, 기판온도를 약 30℃로 조정하며, 진공도를 2×10-6Torr까지 감압하였다. 그 후, 매분 2nm의 속도로 30nm의 두께로 진공증착하였다. 그 후 도 1에 나타내는 바와 같이, 소스 및 드레인 전극(50)으로서 금을 폭 100㎛, 두께 0.05㎛의 크기가 되도록 니켈제 마스크를 이용하여 진공증착하였다. 이 때의 소스-드레인 사이의 간격은 20㎛이다. 이렇게 하여 제작한 소자에서 게이트 전극으로부터 게이트 바이어스를 인가했을 때, 소스와 드레인 사이에 흐르는 전류를 측정하였다. 이렇게 하여 측정한 박막 트랜지스터의 출력특성을 도 6에 나타낸다. 이것으로부터 얻어진 전계효과 이동도는 0.30㎠/Vs이다. 따라서, 펜타센 박막 트랜지스터의 성능은, 폴리실라잔 전화 SiO2박막과 실리콘 열산화막에서 거의 동등한 것이 판명되었다.
본 발명의 박막 트랜지스터는, 가소성이 있는 플라스틱 기판상에 코팅에 의해 제작할 수 있는 것이기 때문에 제조하기 쉬운 동시에, 필름의 소자화, 큰 면적의 소자화, 유연성 소자화를 가능하게 한다. 이 때문에, 내충격성이 우수한 휴대전자기기의 부품이 되는 전자회로를 저가로 대량 생산할 수 있게 된다. 또한, 안정성이 높은 금속산화물로 밀봉 및 절연층을 구성하고 있기 때문에, 소자의 안정성 및 긴 수명화를 얻을 수 있다.

Claims (8)

  1. 활성층이 유기 반도체에 의해 구성되는 박막 트랜지스터에 있어서, 가소성을 가지는 플라스틱 기판상에 산화실리콘 박막을 포함하는 박막층에 의해 형성되는 밀봉층, 게이트 전극, 산화실리콘 박막을 포함하는 박막층에 의해 형성되는 게이트 절연층, 소스 및 드레인 전극과 반도체 활성층에 의해 구성되는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 밀봉층 및 상기 게이트 절연층을 형성하는 산화실리콘 박막은, 코팅에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항 또는 제2항에 있어서,
    상기 게이트 절연층을 형성하는 산화실리콘 박막의 표면 조도는, RMS값으로 0.5nm 이하인 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 밀봉층 및 게이트 절연층을 형성하는 산화실리콘 박막은, 실라잔 결합(Si-N) 또는 실록산 결합(Si-O) 중 적어도 하나를 분자 내에 1개 이상 가지는 규소화합물을 원료로 하며, 그 원료를 용액화한 후 도포박막화하고, 산소를 포함하는 분위기하에서 광 조사함으로써 산화실리콘으 로 전화시켜 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제4항에 있어서,
    코팅용 규소화합물의 원료는, 아래 화학식 1 또는 화학식 2로 나타내는 구성단위로 이루어지는 재료 중 적어도 하나로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법:
    [화학식 1]
    Figure 112007014611576-PCT00007
    [화학식 2]
    Figure 112007014611576-PCT00008
    (식 중, R1, R2, R3, R4, R5는 각각 독립적으로 수소원자, 알킬기, 알케닐기, 알콕시기, 히드록시알킬기, 카르복실알킬기, 알킬카르보닐기, 알콕시카르보닐기, 알킬카르보닐옥시기, 방향족 탄화수소기, 방향족 복소환기로 이루어지는 군으로부 터 선택되는 치환기를 나타낸다.).
  6. 제5항에 있어서,
    코팅용 규소화합물의 원료는 시클로테트라실라잔, 올리고실라잔, 폴리실라잔, 알킬실록산 중 적어도 하나로부터 선택되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제4항에 있어서,
    조사하는 광은 자외광인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제4항에 있어서,
    상기 광 조사시 또는 조사 후의 산화실리콘 박막을 150℃ 이하의 온도로 소성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020077003833A 2004-08-20 2005-08-19 반도체 소자 및 그 제조방법 KR20070043849A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00240185 2004-08-20
JP2004240185 2004-08-20

Publications (1)

Publication Number Publication Date
KR20070043849A true KR20070043849A (ko) 2007-04-25

Family

ID=35907540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077003833A KR20070043849A (ko) 2004-08-20 2005-08-19 반도체 소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US7785948B2 (ko)
JP (1) JPWO2006019157A1 (ko)
KR (1) KR20070043849A (ko)
WO (1) WO2006019157A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922951B1 (ko) * 2007-11-08 2009-10-22 경북대학교 산학협력단 플라스틱 필름에 투습 방지성이 향상된 보호막의 형성 방법및 이를 이용한 플렉시블 유기 전계 발광 소자
WO2015009114A1 (ko) * 2013-07-19 2015-01-22 삼성에스디아이 주식회사 폴리카보네이트 글래이징 및 그 제조방법
US9096726B2 (en) 2011-01-07 2015-08-04 Cheil Industries, Inc. Composition for forming silica based insulating layer, method for manufacturing composition for forming silica based insulating layer, silica based insulating layer and method for manufacturing silica based insulating layer

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
US20100237326A1 (en) * 2006-02-28 2010-09-23 Satoru Ohta Organic transistor and manufacturing method thereof
US8080822B2 (en) * 2006-05-22 2011-12-20 Nanyang Technological University Solution-processed inorganic films for organic thin film transistors
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
US8084372B2 (en) * 2007-08-24 2011-12-27 Tokyo Electron Limited Substrate processing method and computer storage medium
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5763876B2 (ja) * 2009-05-08 2015-08-12 コニカミノルタ株式会社 薄膜トランジスタ、及びその製造方法
WO2010143283A1 (ja) * 2009-06-10 2010-12-16 パイオニア株式会社 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
WO2011043315A1 (ja) * 2009-10-05 2011-04-14 コニカミノルタホールディングス株式会社 ガスバリア性フィルム、ガスバリア性フィルムの製造方法、該ガスバリア性フィルムを有する有機光電変換素子及び該有機光電変換素子を有する太陽電池
KR101288574B1 (ko) * 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
JP5594882B2 (ja) * 2010-08-27 2014-09-24 国立大学法人 宮崎大学 シリコン酸化膜のパターニング方法
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
US20120319113A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5962124B2 (ja) * 2012-03-28 2016-08-03 株式会社明電舎 酸化膜の形成方法
US20150337100A1 (en) * 2012-06-25 2015-11-26 Kolon Industries, Inc Transparent polyimide substrate and method of manufacturing the same
JP6265130B2 (ja) 2012-11-22 2018-01-24 信越化学工業株式会社 複合基板の製造方法
CN111893558B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的薄膜隔热片及单晶硅生长炉

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207812A (ja) 1983-05-10 1984-11-26 Toa Nenryo Kogyo Kk 窒化珪素の製造法
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JP3330643B2 (ja) 1992-08-26 2002-09-30 触媒化成工業株式会社 シリカ系被膜形成用塗布液および被膜付基材
JP3307471B2 (ja) 1993-02-24 2002-07-24 東燃ゼネラル石油株式会社 セラミックコーティング用組成物及びコーティング方法
JP3385060B2 (ja) 1993-04-20 2003-03-10 東燃ゼネラル石油株式会社 珪素−窒素−酸素−（炭素）−金属系セラミックス被覆膜の形成方法
JP3666915B2 (ja) 1993-12-17 2005-06-29 Ａｚエレクトロニックマテリアルズ株式会社 セラミックスの低温形成方法
JP3370408B2 (ja) 1993-12-28 2003-01-27 東燃ゼネラル石油株式会社 セラミックコーティングの製造方法
JP3414488B2 (ja) 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
DE69502709T2 (de) * 1994-10-18 1998-12-24 Philips Electronics Nv Verfahren und herstellung einer dünnen silizium-oxid-schicht
JP4070828B2 (ja) 1995-07-13 2008-04-02 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質セラミックス形成用組成物、同セラミックスの形成方法及び同セラミックス膜
JPH09157544A (ja) 1995-12-05 1997-06-17 Tonen Corp シリカ系被膜付き基材の製造方法及び本方法で製造されたシリカ系被膜付き基材
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH11105187A (ja) 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP2000162641A (ja) 1998-11-26 2000-06-16 Sharp Corp 液晶表示装置およびその製造方法
JP2000243943A (ja) 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP3483500B2 (ja) * 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP4398580B2 (ja) 2000-10-18 2010-01-13 グンゼ株式会社 パタ−ン状二酸化ケイ素転化膜の形成方法
JP4281320B2 (ja) 2002-10-15 2009-06-17 凸版印刷株式会社 有機薄膜トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922951B1 (ko) * 2007-11-08 2009-10-22 경북대학교 산학협력단 플라스틱 필름에 투습 방지성이 향상된 보호막의 형성 방법및 이를 이용한 플렉시블 유기 전계 발광 소자
US9096726B2 (en) 2011-01-07 2015-08-04 Cheil Industries, Inc. Composition for forming silica based insulating layer, method for manufacturing composition for forming silica based insulating layer, silica based insulating layer and method for manufacturing silica based insulating layer
WO2015009114A1 (ko) * 2013-07-19 2015-01-22 삼성에스디아이 주식회사 폴리카보네이트 글래이징 및 그 제조방법

Also Published As

Publication number Publication date
US20090140235A1 (en) 2009-06-04
US7785948B2 (en) 2010-08-31
JPWO2006019157A1 (ja) 2008-05-08
WO2006019157A1 (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
KR20070043849A (ko) 반도체 소자 및 그 제조방법
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
KR100702555B1 (ko) 실리콘 산화막의 형성 방법
JP5305476B2 (ja) 酸化ケイ素薄膜または酸窒化ケイ素化合物薄膜の製造方法およびこの方法で得られる薄膜
US20060011909A1 (en) Organic thin film transistor with polymeric interface
JP2006295166A (ja) 電子デバイス、薄膜トランジスタ及び薄膜トランジスタの作製方法
WO2005086254A1 (en) Field effect transistor, method of producing the same, and method of producing laminated member
KR100979985B1 (ko) 유기 박막 트랜지스터
JP2007512680A (ja) 薄膜トランジスタの封止方法
JP2009290187A (ja) 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ
KR20100032654A (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR101547588B1 (ko) 화상 형성용 하층막 조성물
Ko et al. Electrically and thermally stable gate dielectrics from thiol–ene cross-linked systems for use in organic thin-film transistors
KR101931863B1 (ko) 박막 트랜지스터
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
JP5188046B2 (ja) 半導体素子
US8614445B2 (en) Alkylsilane laminate, production method thereof and thin-film transistor
JP2004063978A (ja) 電界効果トランジスタ
JP4933051B2 (ja) 電界効果型トランジスタおよびその製造方法、積層体の製造方法
JP2004179542A (ja) 有機薄膜トランジスタ及びその製造方法
JP2008071958A (ja) 有機薄膜トランジスタ及びその製造方法
Choe et al. High-k and high-temperature-resistant polysilsesquioxane: Potential for solution-processed metal oxide semiconductor transistors operating at low voltage
WO2010082414A1 (ja) 有機薄膜トランジスタ、その製造方法及びそれを備える装置
JP2010098308A (ja) 有機薄膜トランジスタ
JP2003347552A (ja) 有機トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application