WO2006019157A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
WO2006019157A1
WO2006019157A1 PCT/JP2005/015138 JP2005015138W WO2006019157A1 WO 2006019157 A1 WO2006019157 A1 WO 2006019157A1 JP 2005015138 W JP2005015138 W JP 2005015138W WO 2006019157 A1 WO2006019157 A1 WO 2006019157A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
substrate
group
sio
Prior art date
Application number
PCT/JP2005/015138
Other languages
English (en)
French (fr)
Inventor
Toshihide Kamata
Takehito Kozasa
Original Assignee
National Institute Of Advanced Industrial Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute Of Advanced Industrial Science And Technology filed Critical National Institute Of Advanced Industrial Science And Technology
Priority to JP2006531873A priority Critical patent/JPWO2006019157A1/ja
Priority to US11/659,105 priority patent/US7785948B2/en
Publication of WO2006019157A1 publication Critical patent/WO2006019157A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a thin film transistor element excellent in moldability and processability, and particularly to a flexible transistor element using an organic semiconductor material for an active layer and a manufacturing technique thereof.
  • an inorganic compound thin film such as a SiO thin film is preferably used for the insulating layer in order to exhibit reliability of performance.
  • SiO thin film has high insulation, withstand voltage, sealing property, mechanical strength, wear resistance, chemical resistance.
  • Antireflection function, chemical resistance, etc. can be mentioned.
  • a surface of the SiO thin film is obtained by thermally oxidizing silicon.
  • a sputtering method or a method using a vacuum process typified by a CVD method can be mentioned.
  • the surface smoothness cannot always be obtained sufficiently high, and there has been a problem such as a decrease in insulation based on the surface roughness.
  • the vacuum process is used, the production cost is remarkably improved, and it is not always easy to adapt to a large area.
  • the sol-gel method is often used as a method for producing a SiO thin film by coating.
  • sol-gel method in order to produce a high-quality thin film, it must be baked at a high temperature of 400 ° C or higher. However, it was not possible to secure enough.
  • the method using a conversion reaction of a silicon compound can obtain a SiO thin film with high film quality.
  • Patent Documents 1, 2, 3, 4 below a method of adding a catalyst such as amine, acid, platinum, noradium, aluminum, etc. to the raw material to reduce the processing temperature has been reported (Patent Documents 1, 2, 3, 4 below). , 5, 6). However, if a catalyst is added in this way, the added catalyst is transformed into a SiO thin film.
  • a catalyst such as amine, acid, platinum, noradium, aluminum, etc.
  • the reaction is caused by immersing the silazane compound thin film in an aqueous solution containing a catalyst such as amine, acid, platinum, noradium or aluminum.
  • a catalyst such as amine, acid, platinum, noradium or aluminum.
  • Patent Document 1 JP-A-6-299118
  • Patent Document 2 JP-A-6-306329
  • Patent Document 3 Japanese Patent Laid-Open No. 7-196986
  • Patent Document 4 JP-A-9-31333
  • Patent Document 5 JP-A-9-157544
  • Patent Document 6 Japanese Patent Laid-Open No. 11-105187
  • Patent Document 7 JP-A-7-223867
  • Patent Document 8 JP-A-6-73340
  • Patent Document 9 JP-A-7-292321
  • Patent Document 10 Japanese Patent Application Laid-Open No. 59-207812
  • Patent Document 11 Japanese Patent Laid-Open No. 60-145903
  • the present invention is a thin film transistor excellent in moldability and processability, in particular, a plastic having a plastic substrate, an organic semiconductor in an active layer, and a sealing layer and a gate insulating layer formed by coating.
  • a plastic having a plastic substrate, an organic semiconductor in an active layer, and a sealing layer and a gate insulating layer formed by coating.
  • a field effect transistor in which an active layer is formed of an organic semiconductor, and an SiO thin film formed by coating at least one layer on a plastic substrate having plasticity.
  • a sealing layer composed of a thin film, a gate electrode, and at least one layer of coating
  • Gate insulating layer composed of thin films including SiO thin film, gate and gate
  • a thin film transistor comprising a rain electrode and a semiconductor active layer.
  • a high-quality SiO thin film is an excellent gas barrier that can be used as an insulating layer.
  • the rear is also excellent in moisture permeability, so it has a great feature in the performance as a sealing layer.
  • the SiO thin film constituting the sealing layer and the gate insulating layer is typified by cyclosilazane, oligosilazane, and polysilazane.
  • a thin film transistor element formed by converting a thin film into SiO by irradiating ultraviolet light in an atmosphere containing oxygen
  • a method of manufacturing a child is provided.
  • R 1 R, R, R and R 5 are each independently a hydrogen atom, an alkyl group, an alkenyl group, an alkoxy group, a hydroxyalkyl group, a carboxylalkyl group, an alkylcarbo group, an alkoxycarbo group.
  • the SiO thin film prepared by converting the silazane compound has a small structural strain with the raw material thin film.
  • oxygen molecules are decomposed by irradiating an atmosphere containing oxygen with ultraviolet rays to generate ozone or atomic oxygen.
  • This reaction does not require a particularly high temperature in order to cause the reaction, and the reaction can proceed without using a catalyst. SiO can be produced without any problems. Also used for reaction
  • the substance supplied is oxygen, and the exhausted substances after the reaction are ammonia and oxygen, both of which are gases. Therefore, it is possible to produce high-purity SiO with almost no possibility of impurities remaining in the thin film. it can. In order not to use water for the reaction, it should be based on residual adsorbed water.
  • High-purity SiO thin films can be produced by performing heat treatment at 100 ° C or higher.
  • a method obtained by irradiating ultraviolet rays to ozone and atomic oxygen power oxygen to be reacted with the above-mentioned key compound According to this method, it is possible to realize a process that eliminates the possibility of impurities being mixed in during the reaction, and thus it is possible to produce high-purity SiO with almost no possibility of impurities being mixed into the thin film.
  • SiO thin film characterized by firing an oxidized silicon thin film after irradiation at a temperature of 150 ° C or lower
  • a method of forming a film is provided.
  • the surface roughness of the SiO thin film constituting the gate insulating layer is 0.5 nm or less in terms of RMS value.
  • a star is provided.
  • a sealing layer 20, a gate electrode 30, a gate insulating layer 40, a source or drain 50, a semiconductor layer 60 are formed on a substrate 10 as shown in FIG.
  • a field effect transistor is provided in which the sealing layer 20 and the gate insulating layer 40 are composed of a SiO thin film formed by coating.
  • the thin film transistor of the present invention can be produced by coating on a plastic substrate having plasticity, it is easy to manufacture and enables film elements, large-area elements, and flexible elements.
  • the sealing and insulating layer are made of a highly stable metal oxide, the stability and long life of the device are brought about.
  • FIG. 1 is a schematic cross-sectional view of an example of a thin film transistor according to the present invention.
  • FIG. 2 is an infrared absorption spectrum of the insulating film produced in Example 1 of the present invention.
  • FIG. 3 is an XPS pattern of an insulating film produced in Example 2 of the present invention.
  • FIG. 4 Output characteristics of the thin film transistor fabricated in Example 10 of the present invention.
  • FIG. 5 is an XPS pattern of a silicon thermal oxide film in Reference Example 1 of the present invention.
  • FIG. 6 Output characteristics of the thin film transistor fabricated in Reference Example 1 of the present invention. Explanation of symbols
  • the sealing layer 20 and the gate insulating layer 40 of the thin film transistor used in the present invention are formed of a SiO thin film formed by a coating process.
  • the SiO thin film is cyclo
  • R 2 , R 3 , and RR 5 are each independently a hydrogen atom, an alkyl group, a alkenyl group, an alkoxy group, a hydroxyalkyl group, a carboxylalkyl group, an alkylcarbo group, an alkoxy group, a phenyl group, It is composed of a substituent selected from the group consisting of an alkylcarboxoxy group, an aromatic hydrocarbon group, and an aromatic heterocyclic group.
  • the molecular chain of the key compound may have any structure such as a chain, a ring, and a cross-linked structure. It can also be a mixture of these.
  • the molecular weight of the key compound is not particularly limited and may be any molecular weight.
  • the molecular weight distribution is not particularly defined, and it may be used. Those in the above-mentioned molecular weight range generally used may be present in V or a dispersion.
  • the sealing layer 20 and the gate insulating layer 40 of the thin film transistor used in the present invention are obtained by using a silicon compound containing a silazane structure or a siloxane structure as a raw material. By coating, an elemental thin film is formed, and by converting it, a SiO thin film is formed.
  • the method of coating the silicon compound thin film at this time is not particularly limited.
  • Commonly used methods include spin coating method, dip coating method, casting method, spray coating method, ink jet method, transfer method, etc., and lithographic printing, stencil printing, offset printing, gravure, which are developed from these methods.
  • General printing methods such as printing can also be used. It is also possible to apply a printing method called a soft soldering technique such as microcontact printing or micromolding.
  • the silicon compound thin film used in the present invention is formed by a coating method, and the solvent used in this case is an aromatic hydrocarbon, an aliphatic hydrocarbon, an alicyclic hydrocarbon, or a halogenated carbon. Hydrogen, halogenated aromatic hydrocarbons, ethers, amines, etc. can be used.
  • benzene, toluene, xylene, ethylbenzene, cyclohexane, methylcyclohexane, pentane, hexane, heptane, octane, nonane, decane, ethyl ether, dipropyl ether, dibutyl ether, methyl ethyl ketone are preferably used.
  • it is desirable that the solvent is highly purified, and it is desirable that the solvent be sufficiently dehydrated.
  • the thickness of the silicon compound thin film used in the present invention applied to one time is 5 nm or more and 10 ⁇ m or less, preferably 50 nm or more and 2 ⁇ m or less.
  • the silicon compound thin film used in the present invention undergoes a process of removing the solvent after coating and film formation.
  • the thin film is heated to remove the solvent.
  • the temperature atmosphere to be heated varies depending on the solvent used. Generally, the heating temperature is preferably 150 ° C or less.
  • the atmosphere in which the silicon compound thin film is installed when heating is large. It is desirable to carry out under atmospheric pressure.
  • the time required for removing the heated solvent at this time is not particularly limited. Generally, the force is not less than 1 minute and not more than 180 minutes, preferably 5 to 60 minutes.
  • the atmosphere control when converting the silicon compound thin film to the SiO thin film is performed.
  • oxygen is included to convert the silicon compound thin film into the SiO thin film.
  • the ozone and atomic oxygen obtained by irradiating the gas to be irradiated with ultraviolet light are used.
  • oxygen is included to convert the silicon compound thin film into the SiO thin film.
  • the ultraviolet light is irradiated, but the wavelength of the ultraviolet light to be irradiated is not particularly limited. Commonly used is an lOOnm force of 450 nm. Light of such a wavelength can be obtained by using an excimer laser in addition to a deuterium lamp, a xenon lamp, a metal halide lamp, an excimer lamp, a mercury lamp, and the like.
  • the sealing layer 20 and the gate insulating layer 40 of the thin film transistor used in the present invention are formed by using a silicon compound containing a silazane structure or a siloxane structure as a raw material, thereby forming a thin film. Formed and converted to form a SiO thin film.
  • the glass temperature is generally 0 ° C or higher and 200 ° C or lower, preferably 10 ° C or higher and 150 ° C or lower.
  • the time required for the conversion reaction at this time is not particularly limited. Generally, it is 1 minute or more and 720 minutes or less, but preferably 5 minutes to 120 minutes.
  • the thinned key compound is converted to SiO to obtain a SiO thin film.
  • the final SiO thin film may be obtained by repeating the conversion reaction 2 a plurality of times. At this time
  • the thickness of is not particularly limited.
  • the thickness that can be generally used is 5 nm or more and 50 m or less, preferably 10 nm or more and 2 ⁇ m or less.
  • the structure of the thin film transistor used in the present invention is, for example, the force of the bottom contact structure shown in FIG. 1.
  • the source and drain electrode arrangement and the semiconductor layer arrangement are not particularly limited. It is also possible to use a top contact type structure in which the drain electrode is formed on the semiconductor layer.
  • the thickness of the SiO gate insulating layer 40 used in the present invention is 10 nm or more and 5000 nm or less
  • the insulating layer 40 may be formed of a single layer, but may be formed by stacking a plurality of layers. At this time, it is sufficient if the thin film constituting the plurality of layers includes at least one SiO thin film.
  • the surface roughness of the SiO gate insulating layer 40 used in the present invention is an RMS value (root mean square).
  • the root value is 0.5 nm or less. If it grows larger than this, a thin film transistor is fabricated. As a result, structural defects are generated in the channel region, and the performance of the thin film transistor, such as mobility and threshold voltage, is significantly reduced.
  • the surface of the insulating layer 40 can be used by modifying the surface with a self-assembled film to facilitate the formation of the source and drain electrodes 50 and the semiconductor layer 60 formed thereon. .
  • the RMS (Root—mean—square) value here is the root mean square roughness value, which is the square root of the mean square of the deviation from the arithmetic mean m of the cross-sectional profile f (x) at the reference length 1. can get.
  • the thickness of the SiO sealing layer 20 used in the present invention is 5 nm or more and 5000 nm or less, preferably
  • the sealing layer 20 may be formed of a single layer, but may be formed by stacking a plurality of layers. At this time, it is sufficient if the thin film constituting the plurality of layers includes at least one SiO thin film.
  • a film layer is also acceptable.
  • the SiO sealing layer 20 used in the present invention is formed on the substrate 10 and the gate electrode 30.
  • a sealing layer may be further formed on the opposite surface of the substrate 10 in order to enhance the sealing effect.
  • the thickness at this time is 5 nm or more and 5000 nm or less, preferably lOnm or more and 2000 nm or less.
  • the sealing layer 20 may be constituted by a single layer, or may be constituted by laminating a plurality of layers. At this time, it is sufficient if the thin film constituting the plurality of layers includes at least one SiO thin film.
  • the substrate 10 used in the present invention is not particularly limited, and any substrate may be used. Commonly used materials are flexible plastic substrates such as polycarbonate, polyimide, polyethylene terephthalate (PET), polyethylene naphthalate, polypropylene, and polyphenylene sulfide, but glass, metal, ceramic substrates, etc. are used. It does not matter. At this time, in order to stabilize the device, extend its life, and improve the workability of the sealing thin film formed thereon, it may be composed of a mixture or lamination of a plurality of materials or subjected to a surface treatment. It is also possible to leave.
  • PET polyethylene terephthalate
  • PEG polyethylene terephthalate
  • polyethylene naphthalate polyethylene naphthalate
  • polypropylene polypropylene
  • polyphenylene sulfide but glass, metal, ceramic substrates, etc. It does not matter.
  • it may be composed of a mixture or lamination of a plurality of materials or subjecte
  • Materials of the electrodes 30 and 50 used in the present invention are often metals such as gold, silver, copper, platinum, noradium, aluminum, and indium, but are not limited thereto. It is not something.
  • the manufacturing method is not particularly limited, and any method may be used. Commonly used methods are vacuum manufacturing processes such as vacuum deposition and sputtering, but wet manufacturing processes such as plating wiring, letterpress printing, screen printing, and ink jet printing are also applicable. Is done.
  • organic materials such as metal fine particle paste such as silver paste and gold paste, carbon paste, and thiophene conductive polymer (PEDOT), polyarine, and derivatives thereof can be used.
  • PEDOT thiophene conductive polymer
  • polyarine thiophene conductive polymer
  • derivatives thereof can be used.
  • in order to stabilize the device, extend the lifetime, increase the charge injection efficiency, etc. it may be composed of a mixture or lamination of a plurality of materials, or may be subjected to a surface treatment.
  • an organic semiconductor material is used for the semiconductor layer 60.
  • the composition is not particularly limited, and may be composed of a single substance or may be composed of a mixture of a plurality of substances. Furthermore, it can be constituted by a layered structure of several substances. The following are known organic semiconductor materials exhibiting excellent characteristics so far.
  • the method for producing the semiconductor layer 60 used in the present invention is not particularly limited, and any method may be used.
  • a vapor phase growth method such as vacuum deposition is often used, but from the viewpoint of simple and low cost production, it is desirable to use a method of coating solution force.
  • Commonly used methods include spin coating, dip coating, casting, and spraying. Examples thereof include a coating method, an ink jet method, and a transfer method, and general printing methods such as letterpress printing, stencil printing, offset printing, and gravure printing, which are developed from these methods, can also be used.
  • printing methods called soft lithography such as microcontact printing and micromolding can be applied.
  • Otamethylcyclotetrasilazane was dissolved in dibutyl ether to a concentration of about 27.4 wt% to obtain a raw material solution for producing a coated thin film.
  • a silicon wafer was used.
  • the substrate was cleaned by the following method.
  • the substrate was placed in a stainless steel container containing a stock solution of Semico Clean 56, a liquid crystal substrate cleaning solution manufactured by Furuchi Chemical, and subjected to ultrasonic cleaning for 15 minutes.
  • it was washed with ultrapure water and water was removed with an air gun.
  • the substrate was placed in a Teflon (registered trademark) container containing an aqueous solution obtained by diluting the hydrofluoric acid stock solution 100-fold with ultrapure water and shaken for 30 seconds.
  • the raw material solution is developed on the Occ substrate. I let you. Thereafter, the film was immediately rotated at a speed of 700 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was left on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. A gas mixture of oxygen and nitrogen in a ratio of 8: 2 was introduced into the reaction vessel. The pressure of the introduced mixed gas was 0.25 MPa.
  • Fig. 2 shows the infrared absorption spectrum of the thin film obtained after the reaction. 3000cm absorption band derived from the CH bond of the material found in the vicinity of 1 disappeared, S preparative O absorption band derived from the binding 1080Cm- 1 and 460 cm 1, which indicates that the thin film is converted into Si O
  • Poly (perhydrosilazane) was dissolved in dibutyl ether so as to have a concentration of about 20 wt% to obtain a raw material solution for producing a coated thin film. 2 inches of silicon is used for the substrate on which the SiO thin film is fabricated.
  • a wafer was used.
  • the substrate was cleaned by the following method.
  • the substrate was placed in a stainless steel container containing a stock solution of Fruuchi Chemical's liquid crystal substrate cleaning solution Semico Clean 56 and subjected to ultrasonic cleaning for 15 minutes. After that, ultrasonic cleaning was performed for 15 minutes in a stainless steel container containing ultrapure water. Thereafter, it was washed with running ultrapure water and water was removed with an air gun.
  • the substrate washed in this way was placed on a spin coater, and the raw material solution was spread on an approximately lcc substrate using a glass syringe with a PTFE disposable filter (pore diameter 0.2 micron).
  • the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane).
  • the substrate was left on a hot plate heated to 100 ° C., heated for 5 minutes, and immediately introduced into the reaction vessel.
  • Oxygen gas was introduced into the reaction vessel.
  • the pressure of the introduced oxygen gas at this time was 0.01 to 0.03 MPa.
  • an ultraviolet lamp (mercury lamp) was irradiated.
  • the irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate on which the thin film was produced was introduced into an atmospheric oven as it was and heat-treated at a constant temperature (about 150 ° C) for 1 hour.
  • the thin-film XPS pattern fabricated in this way is shown in Fig. 3 (A).
  • the XPS pattern of poly (perhydrosilazane) thin film is shown in Fig. 3 (B).
  • the thickness of the obtained SiO thin film was about 180 nm.
  • the withstand voltage of this thin film is about 5MV / c
  • resistivity was 10 13 Q cm
  • relative dielectric constant was about 4.0
  • surface roughness was RMS of about 0.15 nm.
  • Methylsiloxane (trade name 312B) manufactured by Honeywell was used as a raw material solution for producing a coated thin film.
  • a 2-inch silicon wafer was used as the substrate for forming the SiO thin film. Substrate cleaning
  • Substrate is cleaned by Fruuchi Chemical's liquid crystal substrate cleaning solution
  • Semico Clean 56 was placed in a stainless steel container containing the undiluted solution and ultrasonically cleaned for 15 minutes. After that, ultrasonic cleaning was performed for 30 minutes in a stainless steel container containing ultrapure water. Then, it was washed with running ultrapure water and water was removed with an air gun. Thereafter, the substrate was placed in a Teflon (registered trademark) container containing an aqueous solution obtained by diluting the hydrofluoric acid stock solution 100-fold with ultrapure water and shaken for 30 seconds. Thereafter, it was washed with running ultrapure water and water was removed with an air gun.
  • Teflon registered trademark
  • the substrate cleaned in this way is placed on a spin coater, and the raw material solution is developed on a 1. Occ substrate using a Teflon (registered trademark) syringe with a PTFE disposable filter (pore size 0.2 micron). I let you. Thereafter, the film was immediately rotated at a speed of 5000 rpm for 60 seconds to obtain a uniform film of methyl siloxane. After completion of the rotation, the substrate was left on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. A gas mixture with a ratio of oxygen and nitrogen power of 2 was introduced into the reaction vessel. The pressure of the introduced mixed gas was 0.25 MPa.
  • the irradiation time was 60 minutes.
  • the temperature in the reaction vessel is room temperature (26 ° C).
  • the absorption band derived from the CH bond of the raw material found around 3000 cm 1 disappears, and the S to O bond indicates that the thin film has been converted to SiO.
  • the derived absorption band is 1080cm 1 and
  • PET polyethylene terephthalate
  • This substrate was placed on a spin coater, and a poly (perhydrosilazane) dibutyl ether solution (concentration: about 20 wt%) was spread on the about lcc substrate from above using a glass syringe. Thereafter, the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was placed on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. Oxygen gas was introduced into the reaction vessel.
  • the pressure of the introduced oxygen gas was 0.01 -0.03 MPa.
  • an ultraviolet lamp water silver lamp
  • the irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate on which the thin film was produced was introduced as it was into an atmospheric pressure oven and heat-treated at a constant temperature (about 50 ° C) for 1 hour.
  • the thickness of the obtained SiO thin film (sealing layer) is about It was 250 nm.
  • gold was vacuum-deposited to a thickness of 50 nm as a patterned lower electrode.
  • This substrate was placed on a spin coater, and a poly (perhydrosilazane) dibutyl ether solution (concentration: about 20 wt%) was developed from above onto an about lcc substrate. Thereafter, the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was placed on a hot plate heated to 50 ° C., heated for 10 minutes, and immediately introduced into the reaction vessel. Oxygen gas was introduced into the reaction vessel. The pressure of the introduced oxygen gas at this time was 0.01 to 0.03 MPa. Then, an ultraviolet lamp (mercury lamp) was irradiated. The irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C). After the reaction, the substrate on which the thin film was produced was introduced as it was into an atmospheric pressure oven and heat-treated at a constant temperature (about 50 ° C) for 1 hour. Obtained, SiO thin
  • the film thickness was about 250 nm. This thin film had a withstand voltage of about 5 MV / cm 2 , a resistivity of 10 13 Q cm, and a surface roughness of about 0.32 nm in RMS value.
  • Poly (perhydrosilazane) was dissolved in dibutyl ether so as to have a concentration of about 20 wt% to obtain a raw material solution for producing a coated thin film.
  • Transparent glass substrate is used as the substrate for SiO thin film
  • the one coated with chromium metal by sputtering was used.
  • the substrate was cleaned by the following method.
  • the substrate was placed in a stainless steel container containing a stock solution of a liquid crystal substrate cleaning solution Semico Clean 56 manufactured by Furuuchi Chemical, and subjected to ultrasonic cleaning for 15 minutes. Then, it was put into a stainless steel container containing ultrapure water and subjected to ultrasonic cleaning for 30 minutes. Thereafter, it was washed with running ultrapure water and water was removed with an air gun. Thereafter, the substrate was placed in a Teflon (registered trademark) container containing an aqueous solution obtained by diluting the hydrofluoric acid stock solution 10-fold with ultrapure water and shaken for 30 seconds.
  • Teflon registered trademark
  • the substrate washed in this way was placed on a spin coater, and the raw material solution was spread on a 0.5 cc substrate using a glass syringe with a PTFE disposable filter (pore size 0.2 micron). Thereafter, the film was immediately rotated at a speed of 2000 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was left on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. Oxygen gas was introduced into the reaction vessel. At this time, the pressure of the introduced oxygen gas was 0.01 to 0.03 MPa.
  • the irradiation time was about 300 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate on which the thin film was produced was introduced as it was into an atmospheric pressure oven and heat-treated for 1 hour.
  • the thickness of the obtained SiO thin film was about 200 nm. The resistance of this thin film
  • the resistivity was 10 12 ⁇ « ⁇ , and the surface roughness was an RMS value of about 0.19 nm.
  • Poly (perhydrosilazane) was dissolved in dibutyl ether so as to have a concentration of about 6.7 wt% to obtain a raw material solution for producing a coated thin film.
  • the substrate on which the SiO thin film is made has a 2-inch silicon
  • the substrate was cleaned by the following method.
  • the substrate was placed in a stainless steel container containing a stock solution of liquid crystal substrate cleaning liquid Semico Clean 56 manufactured by Furuuchi Chemical, and subjected to ultrasonic cleaning for 15 minutes. Thereafter, it was placed in a stainless steel container containing ultrapure water and subjected to ultrasonic cleaning for 30 minutes. Thereafter, it was washed with running ultrapure water and water was removed with an air gun. Thereafter, the substrate was placed in a Teflon (registered trademark) container containing an aqueous solution obtained by diluting the hydrofluoric acid stock solution 100-fold with ultrapure water and shaken for 30 seconds.
  • Teflon registered trademark
  • the substrate cleaned in this way is placed on a spin coater and the raw material solution is spread on the Occ substrate using a Teflon (registered trademark) syringe with a PTFE disposable filter (pore diameter 0.2 micron). It was. Immediately thereafter, the film was rotated at a speed of 5000 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was placed on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel.
  • Teflon registered trademark
  • PTFE disposable filter pore diameter 0.2 micron
  • oxynitrogen gas was allowed to flow at a flow rate of 3.0 liters per minute.
  • the pressure of the introduced gas was 0.25 MPa.
  • An ultraviolet lamp (xenon excimer lamp) was irradiated with oxygen gas flowing. The irradiation time was 140 minutes.
  • the temperature in the reaction vessel is room temperature (26 ° C).
  • the substrate on which the thin film was produced was introduced into an atmospheric oven as it was and heat-treated for 1 hour.
  • the thickness of the obtained SiO thin film is about 55 nm.
  • This thin film had a withstand voltage of about 8 MV / cm 2 and a resistivity of 10 13 ⁇ « ⁇ .
  • Poly (perhydrosilazane) was dissolved in dibutyl ether so as to have a concentration of about 20 wt% to obtain a raw material solution for producing a coated thin film. 2 inches of silicon is used for the substrate on which the SiO thin film is fabricated.
  • a wafer was used.
  • the substrate was cleaned by the following method.
  • the crystal substrate cleaning solution Semico Clean 56 was placed in a stainless steel container containing the stock solution and subjected to ultrasonic cleaning for 15 minutes. After that, ultrasonic cleaning was performed for 15 minutes in a stainless steel container containing ultrapure water. Thereafter, it was washed with running ultrapure water and water was removed with an air gun.
  • the substrate washed in this manner was placed on a spin coater and the raw material solution was spread on an approximately 1. Occ substrate using a glass syringe equipped with a PTFE disposable filter (pore diameter 0.2 micron).
  • the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a first uniform film of poly (perhydrosilazane).
  • the substrate was left on a hot plate heated to 90 ° C., heated for 5 minutes, and immediately introduced into the reaction vessel.
  • Oxygen gas was introduced into the reaction vessel.
  • the pressure of the introduced oxygen gas was 0.01 to 0.03 MPa.
  • an ultraviolet lamp (mercury lamp) was irradiated. The irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate with the prepared thin film is placed again in the spin coater, and the raw material liquid is spread on the Occ substrate using a glass syringe, and immediately rotated for 60 seconds at a speed of 2500 rpm.
  • a second layer of poly (perhydrosilazane) was formed.
  • the substrate was left on a hot plate heated to 90 ° C., heated for 3 minutes, and immediately introduced into the reaction vessel.
  • Oxygen gas was introduced into the reaction vessel and irradiated with an ultraviolet lamp (mercury lamp) to carry out the conversion reaction.
  • the reaction time is about 60 minutes, and the temperature in the reaction vessel is 24 ° C.
  • the substrate on which the thin film was produced was introduced as it was into an atmospheric oven and heat-treated at a constant temperature (about 100 ° C) for 1 hour.
  • the total thickness of 2 was about 450 nm.
  • This thin film had a withstand voltage of about 4 MV / cm 2 , a resistivity of 10 12 Q cm, and a surface roughness of RMS of about 0.22 nm.
  • PET polyethylene terephthalate
  • This substrate was placed on a spin coater, and a poly (perhydrosilazane) dibutyl ether solution (concentration: about 20 wt%) was spread on the about lcc substrate using a glass syringe. Thereafter, the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was placed on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. Oxygen gas was introduced into the reaction vessel.
  • the pressure of the introduced oxygen gas was 0.01 -0.03 MPa.
  • UV lamp water (Silver lamp) was irradiated.
  • the irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate on which the thin film was produced was introduced as it was into an atmospheric pressure oven and heat-treated at a constant temperature (about 50 ° C) for 1 hour.
  • the thickness of the obtained SiO thin film (sealing layer) is about
  • the total thickness was 210nm.
  • This thin film had a withstand voltage of about 4 MV / cm 2 , a resistivity of 10 12 Q cm, and a surface roughness of about 0.25 nm in terms of RMS value.
  • PET polyethylene terephthalate
  • This substrate was placed on a bottle collector, and a poly (perhydrosilazane) dibutyl ether solution (concentration: about 20 wt%) was spread on the about lcc substrate from the top using a glass syringe. Thereafter, the film was immediately rotated at a speed of 2500 rpm for 60 seconds to obtain a uniform film of poly (perhydrosilazane). After completion of the rotation, the substrate was placed on a hot plate heated to 50 ° C. and heated for 10 minutes, and then immediately introduced into the reaction vessel. Oxygen gas was introduced into the reaction vessel.
  • the pressure of the introduced oxygen gas was 0.01 -0.03 MPa.
  • an ultraviolet lamp water silver lamp
  • the irradiation time was about 60 minutes.
  • the temperature in the reaction vessel is room temperature (24 ° C).
  • the substrate on which the thin film has been produced is introduced into an atmospheric oven as it is, and is kept at a constant temperature. Heat treatment was performed at a temperature of about 50 ° C for about 1 hour.
  • the thickness of the obtained SiO thin film (sealing layer) is about
  • the total thickness of the multilayer film produced on the electrode was 210 nm.
  • the withstand voltage of this thin film was about 4 MV / cm 2 , the resistivity was lo Q cm, and the surface roughness was about 0.28 nm in RMS value.
  • the substrate with SiO thin film produced in Example 2 was placed in the glove box (H 2 O concentration lOppm).
  • a silazane treatment was performed on the SiO thin film.
  • the substrate treated with silazane is chloroform.
  • a pentacene thin film was fabricated by vacuum evaporation as the active semiconductor active layer.
  • Pentacene was purchased from a commercial product and purified by sublimation purification 5 times.
  • the vacuum deposition conditions were that the substrate was fixed above the deposition boat, the substrate temperature was adjusted to about 30 ° C, and the vacuum was reduced to 2 X 10 _6 Torr. Thereafter, vacuum deposition was performed to a thickness of 50 nm at a rate of 2 nm per minute.
  • the source and drain electrodes 60 are made of nickel metal so that the gold has a width of 100 ⁇ m and a thickness of 0.05 ⁇ m. Vacuum deposition was performed using a mask.
  • the distance between the source and drain at this time is 20 m.
  • the current flowing between the source and the drain was measured when the gate electrode force was also applied with the gate bias.
  • Figure 4 shows the output characteristics of the thin film transistor measured in this way.
  • the field-effect mobility with which this force was obtained was 0.36 cm 2 / Vs.
  • a silazane treatment was performed on the SiO thin film.
  • the substrate treated with silazane is chloroform.
  • a source and drain electrode 60 gold was vacuum-deposited using a nickel mask so as to have a width of 100 m and a thickness of 0.05 / zm. At this time, the distance between the source and the drain is 20 / zm.
  • a thin film of poly (3-hexylthiophene) was produced as a semiconductor active layer by a casting method.
  • poly (3-hexylthiophene) a commercially available product was purchased and extracted and purified by liquid chromatography. This poly (3-hexylthiophene) was dissolved in dehydrated toluene to obtain a sample stock solution. The concentration at this time is about 0.1 lwt%.
  • Figure 5 shows the XPS pattern of the silicon thermal oxide film. It has almost the same pattern as the polysilazane-converted SiO thin film shown in Fig. 2 (A). This indicates that the film is a SiO thin film of almost the same quality as the silicon thermal oxide film.
  • the thickness of the SiO thin film is about 300 nm, the withstand voltage is about 8 MV / cm, the resistivity is 10 15 Q cm, the ratio
  • the dielectric constant was about 3.9, and the surface roughness was an RMS value of about 0.14 nm.
  • silazane treatment was performed on the SiO thin film.
  • Substrates with silazane treatment are black
  • Pentacene was purchased from a commercial product and purified by sublimation purification 5 times.
  • the vacuum deposition conditions were that the substrate was fixed above the deposition boat, the substrate temperature was adjusted to about 30 ° C, and the degree of vacuum was reduced to 2 X 10 _6 Torr. Thereafter, vacuum deposition was performed to a thickness of 30 nm at a rate of 2 nm per minute. After that, as shown in FIG. 1, as the source and drain electrodes 60, gold was vacuum-deposited using a mask made of -kelke so as to have a width of 100 ⁇ m and a thickness of 0.05 ⁇ m. .
  • the distance between the source and drain is 20 ⁇ m.
  • the current flowing between the source and the drain when the gate electrode force and the gate bias were applied was measured.
  • Figure 6 shows the output characteristics of the thin film transistor measured in this way.
  • the field effect mobility with which this force was obtained was 0.30 cm 2 / Vs. Therefore, the performance of the pentacene thin film transistor was found to be almost the same for the polysilazane-converted SiO thin film and the silicon thermal oxide film.
  • the thin film transistor of the present invention can be produced by coating on a plastic substrate having plasticity, it is easy to manufacture and enables film elements, large-area elements, and flexible elements. For this reason, electronic circuits that are parts of portable electronic devices with excellent impact resistance can be produced in large quantities at low cost.
  • the sealing and insulating layer are made of a highly stable metal oxide, the stability and long life of the device are brought about.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本願発明は、成形・加工性に優れた薄膜トランジスタ、特に、基板に可塑性を有するプラスチック、活性層に有機半導体を用い、封止層ならびにゲート絶縁層には塗設により形成されるＳｉＯ２薄膜を用いた薄膜トランジスタ素子およびその製造方法を提供するものである。 　本願発明によれば、活性層が有機半導体で構成される電界効果型トランジスタにあって、可塑性を有するプラスチック基板上に、塗設により形成されるＳｉＯ２薄膜で構成される封止層、ゲート電極、塗設により形成されるＳｉＯ２薄膜で構成されるゲート絶縁層、ゲートおよびドレイン電極、半導体活性層によって構成される薄膜トランジスタが提供される。高品質なＳｉＯ２薄膜は、ケイ素化合物を原料とし、その溶液を塗布薄膜化したものを酸素雰囲気下光照射することにより得ることができる。 　

Description

明 細 書
半導体素子及びその製造方法
技術分野
[0001] 本願発明は、成形'加工性に優れた薄膜トランジスタ素子に関するもので、特に活 性層に有機半導体材料を用いたフレキシブルトランジスタ素子およびその作製技術 に関するものである。
背景技術
[0002] プラスチックなどの可塑性を有する基板上に薄膜トランジスタを形成することは、電 子ペーパーなどのフレキシブル電子デバイスを実現させるためにきわめて重要な技 術となっている。特に低温で印刷などの簡便プロセスで作製する製造技術は、製品 の著しい低コストィ匕を呼び起こすものとして、大きな注目を浴びている。こうした目的 のためには、印刷などの塗布法で作製することができる有機半導体を活性層に用い る有機薄膜トランジスタに、現在大きな期待が寄せられている。
[0003] こうした有機薄膜トランジスタにおいても、その性能の信頼性を発現させるためには 、 SiO薄膜などの無機化合物薄膜を絶縁層に用いることが良いと見込まれている。
2
[0004] SiO薄膜は、その高 ヽ絶縁性、耐電圧、封止性や、機械的強度、耐摩耗性、耐薬
2
品性、耐熱性、耐擦傷性、光透過性などの点から、様々な機能性フィルムや電子デ バイス用薄膜などに応用されている。特に、近年可塑性を有するプラスチックフィルム を用いた様々な機能材が提案されるようになってきているが、この機能付与に際して 、 SiO薄膜を用いることが種々考案されている。例えば、フィルムの耐傷性の付与、
2
反射防止機能、耐薬品性付与などがあげられる。
[0005] SiO薄膜を作製させる代表的な方法としては、シリコンを熱酸ィ匕して表面を SiO薄
2 2 膜とする方法がある。電子デバイス用の薄膜としては、最も多用されている技術であ る力 この場合基板がシリコンに限定されるため、シリコン基板を用いない場合には 適応できず、汎用技術とはならないという問題点がある。その他の SiO
2薄膜を形成さ せる一般的な方法としては、スパッタ法ゃ CVD法に代表される真空工程を利用した 方法があげられる。しかし、こうした真空プロセスを利用する方法では、厚膜化すると 表面平滑性が必ずしも十分高くは得られず、その表面粗さに基づく絶縁性の低下な どが問題とされてきた。また、真空プロセスを用いた場合、生産コストが著しく向上し てしまう、大面積適応が必ずしも容易ではな 、と 、つた問題点を有してきた。
[0006] これらの問題点を克服するために、溶液塗布法による、 SiO薄膜の作製も種々検
2
討されてきている。塗布により SiO薄膜を作製する方法としては、ゾルゲル法がよく
2
知られている。しかし、ゾルゲル法を用いた場合、高品質薄膜を作製するには、 400 °C以上の高温で焼成しなければならず、また作製した膜も十分緻密な膜が得られが たぐ表面平滑性も十分には確保できな 、と 、つた問題点が生じて 、た。
[0007] こうした中、シラザンィ匕合物などのケィ素化合物を原料として、その加水分解により SiOを作製すると緻密で高品質な SiO薄膜を作製することができることが報告され
2 2
ている。ケィ素化合物を原料として SiO薄膜を形成させる方法は、これまでにも種々
2
検討されてきた。しかし、ケィ素化合物薄膜を通常の加水分解反応で SiO薄膜に転
2 化させる場合、 400°C以上の高温で焼成する工程が含まれるため、プラスチック基板 上に対しては作製することができな 、と 、う問題点を有して 、る。
[0008] ケィ素化合物の転化反応を用いる方法は、膜質の高い SiO薄膜が得られるため、
2
塗布法による SiO薄膜の形成技術として有望であるとの見通しから、低温での転ィ匕
2
反応を可能にし、プラスチック基板にも適応できるようにする技術が種々検討されて いる。シラザン化合物を原料として用いて、その加水分解により SiO
2を作製する方法 において、加工温度を下げるために、ァミン、酸、白金、ノラジウム、アルミニウムなど の触媒を原料に添加して用いる方法が報告されている（下記特許文献 1、 2、 3、 4、 5 、 6参照)。しかし、このように触媒を添加してしまうと、添加した触媒を SiO薄膜を形
2 成させた後除去することが容易ではなぐ残存してしまう場合が多い。こうして、薄膜 中に残存してしまうと、これらは不純物として働き、高い絶縁性を要する電子素子用 薄膜として機能させる場合、その絶縁性が低下してしまうと!、う問題点を有して 、る。
[0009] 原料に触媒等を添加することなく低温で反応させる方法としては、ァミン、酸、白金 、 ノラジウム、アルミニウムなどの触媒を含む水溶液に、シラザンィ匕合物薄膜を浸漬 して反応を起こさせる方法が報告されている（下記特許文献 7参照)。しかし、この場 合も含触媒溶液に浸漬して反応を進行させるため、触媒が転化した SiO薄膜中に 吸着するなどして取り込まれてしまい、結果的には絶縁性などが低下してしまう原因 となっていた。
[0010] また一方で、原料に用いるシラザンィ匕合物に、反応性を向上させるためにアルキル 基などを置換させたり、含炭素成分を混入させたりすることが提案されている（下記特 許文献 8、 9参照)。しかし、炭素成分が原料に含まれていると、その炭素成分を除去 するのに、高温処理などが必要となり、低温での薄膜作製が困難になるという問題点 を有している。また、有機成分を残した状態で電子機能材料として使用した場合、緻 密性が低下するために絶縁性ゃ耐電圧が低下すると 、つた問題点を有して 、た。
[0011] シラザンィ匕合物を加水分解反応で SiOに転ィ匕させるためには、適度な湿度を有す
2
る環境下で焼成を行うことが必須となっているが、水分がある環境下で薄膜を作製す ると、電子素子に適応させる場合には、素子に水分が吸着してしまい、素子の絶縁 性を低下させる要因となるという問題点を有していた。こうした吸着水を除去するため には、やはり高温での焼成もしくは真空雰囲気下での加熱処理などが必要になり、 結局は高温処理を施すか、もしくは真空環境下での工程を用いなければならず、ェ 程が複雑化、高コスト化するという問題点を有してきた。
特許文献 1：特開平 6— 299118号公報
特許文献 2：特開平 6 - 306329号公報
特許文献 3 :特開平 7— 196986号公報
特許文献 4：特開平 9 - 31333号公報
特許文献 5：特開平 9 - 157544号公報
特許文献 6：特開平 11― 105187号公報
特許文献 7：特開平 7— 223867号公報
特許文献 8：特開平 6 - 73340号公報
特許文献 9 :特開平 7— 292321号公報
特許文献 10：特開昭 59 - 207812号公報
特許文献 11：特開昭 60 - 145903号公報
発明の開示
発明が解決しょうとする課題 [0012] 本願発明は、成形'加工性に優れた薄膜トランジスタ、特に、基板に可塑性を有す るプラスチック、活性層に有機半導体を用い、封止層及びゲート絶縁層には塗設に より形成される SiO薄膜を用いた薄膜トランジスタ素子並びにその製造方法を提供
2
するものである。
課題を解決するための手段
[0013] 本願発明者らは、成形'加工性に優れた薄膜トランジスタを塗設により作製し、なお かつ高度な信頼性を有するトランジスタ素子とするためには、絶縁層を信頼性の高い 高品質 SiO薄膜で形成させる必要があるとの予測のもとに、種々高純度な SiO薄
2 2 膜を低温でかつ塗布法で作製する方法を鋭意検討してきた。その中で、高純度な Si o薄膜を低温でかつ塗布法で作製するためには、高い純度を有する原料に、添カロ
2
物等をカ卩えることなぐ転ィ匕反応を起こさせることが必要であり、このためには加水分 解反応以外の反応を適応すれば可能との予測のもと、様々な転化反応を鋭意検討 してきた結果、本願発明を成すにいたつた。
[0014] 即ち、本願発明によれば、活性層が有機半導体で構成される電界効果型トランジ スタにあって、可塑性を有するプラスチック基板上に、少なくとも一層の塗設により形 成される SiO薄膜を含む薄膜で構成される封止層、ゲート電極、少なくとも一層の塗
2
設により形成される SiO薄膜を含む薄膜で構成されるゲート絶縁層、ゲートおよびド
2
レイン電極、半導体活性層によって構成されることを特徴とする薄膜トランジスタが提 供される。高品質な SiO薄膜は、絶縁層としての性能に優れるばカゝりでなぐガスバ
2
リア性ゃ耐透湿性にも優れることから、封止層としての性能にも大きな特徴を発揮す る。
[0015] また、本願発明によれば、上記薄膜トランジスタにおいて、封止層ならびにゲート絶 縁層を構成する SiO薄膜が、シクロシラザン、オリゴシラザン、ポリシラザンに代表さ
2
れる一般式（1)で表されるシラザン構造もしくはアルキルシロキサン、アルコキシシラ ン化合物に代表される一般式 (2)で表されるシロキサン構造を含有するケィ素化合 物を原料とし、その溶液を塗布薄膜化したものを酸素を含む雰囲気で紫外線照射す ることで SiOに転化させることによって形成されることを特徴とする薄膜トランジスタ素
2
子の製造方法が提供される。
Figure imgf000006_0001
Figure imgf000006_0002
(式中、 R1 R、 R、 R、 R5は、それぞれ独立に、水素原子、アルキル基、ァルケ-ル 基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボ -ル基、アルコキシカルボ-ル基、アルキルカルボ-ルォキシ基、芳香族炭化水素 基、芳香族複素環基からなる群れより選ばれる置換基を表す。 )
[0016] シラザン化合物を転化して作製した SiO薄膜は、原料薄膜との構造ひずみが小さ
2
いことから、反応における薄膜の収縮や膨張が少ないために、転ィ匕反応によっても構 造欠陥等ができにくぐ緻密な SiO
2薄膜が形成されることが知られている。
[0017] 酸素を含む雰囲気に紫外線を照射することによって酸素分子の分解が起こりォゾ ンもしくは原子状酸素が生成されることは知られて ヽる。
[0018] シラザン構造により構成されるシラザン化合物にオゾンもしくは原子状酸素を反応さ せると、下記反応式（3)および (4)に基づいて、 SiOとアンモニアと酸素が発生する 2 (-SiH— NH-) + 20→2 (-SiO -) + 2NH +0 (3)
2 3 2 3 2
(— SiH— NH-) + 20 → (— SiO -) + NH (4)
2 2 3
この反応は、反応を起こさせるために特に高温にすることを要しないし、また触媒を用 いることなく反応を進行させることが可能なため、室温近傍の温度で、なおかつ添カロ 物等を用いることなく SiOを作製することができるものである。また、反応のために供
2
給される物質は酸素で、反応後の排出物質がアンモニアと酸素と、いずれも気体で あることから、薄膜中に不純物が残存してしまう可能性がほとんどなぐ高純度な SiO を作製することができる。反応に水を使用しないために、残留吸着水などに基づく絶
2
縁性劣化をも妨げることができる。また、本願発明の場合、活性オゾンもしくは原子状 酸素の反応性が著しく高いため、 SiN結合がほぼ完全になくなるまで反応を進行さ せることができ、高純度な SiO薄膜を作製することができる。
2
[0019] シロキサン構造により構成されるケィ素化合物にオゾンもしくは原子状酸素を反応 させると下記反応式（5)および (6)に基づいて、 SiOと二酸ィ匕炭素と水が発生する。
2
3 (— Si (CH )— O— ) + 8O → 3 (-SiO -) + 6CO + 9H O
3 2 3 2 2 2
(5)
(― Si (CH ) — O-) + 8O → (-SiO -) + 2CO + 3H O (6)
3 2 2 2 2
この反応は、反応を起こさせるために特に高温にすることを要しないし、また触媒を 用いることなく反応を進行させることが可能なため、室温近傍の温度でなおかつ添加 物等を用いることなく SiOを作製することができるものである。アルキルシロキサンを
2
転化して SiOを作製する反応にお!、ては反応後の排出物として微量の水が生成さ
2
れるので 100°C以上の加熱処理を併せて行うことによって高純度な SiO薄膜を作製
2 することができる。
[0020] また、本願発明によれば、上記ケィ素化合物に反応させるオゾン及び原子状酸素 力 酸素に紫外線を照射することで得られる方法が提供される。この方法によれば、 反応に際しても不純物が混入する可能性を排除した工程が実現できることから、薄 膜中に不純物が混入する可能性がほとんどなぐ高純度な SiOを作製することがで
2
きる。 [0021] また、本願発明によれば、 SiO薄膜の形成方法において、紫外線照射時、もしくは
2
照射後の酸ィ匕シリコン薄膜を 150°C以下の温度で焼成することを特徴とする SiO薄
2 膜の形成方法が提供される。
[0022] また、本願発明によれば、上記薄膜トランジスタにおいて、ゲート絶縁層を構成する SiO薄膜の表面粗さが、 RMS値で 0. 5nm以下であることを特徴とする薄膜トランジ
2
スタが提供される。
[0023] また、本願発明の典型的な例を示すと、図 1に示すような、基板 10上に、封止層 20 、ゲート電極 30、ゲート絶縁層 40、ソース又はドレイン 50、半導体層 60を有する薄 膜トランジスタにおいて、封止層 20ならびにゲート絶縁層 40が、塗設により形成され る SiO薄膜により構成されることを特徴とする電界効果型トランジスタが提供される。
2
発明の効果
[0024] 本願発明の薄膜トランジスタは、可塑性のあるプラスチック基板上に塗設により作製 できるものであることから、製造しやすいとともに、フィルム素子化、大面積素子化、フ レキシブル素子化を可能とさせる。また、安定性の高い金属酸ィ匕物で、封止ならびに 絶縁層を構成していることから、素子の安定性ならびに長寿命化をもたらす。 図面の簡単な説明
[0025] [図 1]本願発明における薄膜トランジスタの一例の模式的断面図。
[図 2]本願発明の実施例 1において作製した絶縁膜の赤外吸収スペクトル。
[図 3]本願発明の実施例 2にお 、て作製した絶縁膜の XPSパターン。 (A) SiO
2 へ転ィ匕反応後の薄 HXPSパターン。構成元素である Siの 2p軌道と 2s軌道ならびに Oの Is軌道からのピークが現れている。 （B)転ィ匕反応前の薄膜の XPSパターン 。構成元素である Siの 2p軌道と 2s軌道ならびに Nの Is軌道からのピークが現れてい る。
[図 4]本願発明の実施例 10において作製した薄膜トランジスタの出力特性。
[図 5]本願発明の参考例 1におけるシリコン熱酸ィ匕膜の XPSパターン。
[図 6]本願発明の参考例 1において作製した薄膜トランジスタの出力特性。 符号の説明
[0026] 10 本願発明の実施例における基板
20 本願発明の実施例における封止層
30 本願発明の実施例におけるゲート電極
40 本願発明の実施例におけるゲート絶縁層
50 本願発明の実施例におけるドレイン及びソース電極
60 本願発明の実施例のおける半導体活性層 発明を実施するための最良の形態
[0027] 以下本願発明を詳細に説明する。
[0028] 本願発明にお 、て用いられる薄膜トランジスタの封止層 20ならびにゲート絶縁層 4 0は、塗布プロセスで形成された SiO薄膜により形成される。その SiO薄膜はシクロ
2 2
シラザン、オリゴシラザン、ポリシラザンに代表されるシラザン構造もしくはアルキルシ ロキサン、アルコキシシランィ匕合物に代表されるシロキサン構造を含むケィ素化合物 の塗布薄膜を転ィ匕することにより得られるが、ここで出発原料として用いるケィ素化合 物は、前記一般式（1)および（2)で示される化合物を用いる。この際、
Figure imgf000009_0001
R2、 R3、 R R5は、それぞれ独立に、水素原子、アルキル基、ァルケ-ル基、アルコキシ基、ヒド ロキシアルキル基、カルボキシルアルキル基、アルキルカルボ-ル基、アルコキシ力 ルポ二ル基、アルキルカルボ-ルォキシ基、芳香族炭化水素基、芳香族複素環基か らなる群れより選ばれる置換基で構成される。ケィ素化合物の分子鎖は、鎖状、環状 、架橋状などの構造のいずれであっても構わない。また、これらの混合物であることも 可能である。ケィ素化合物の分子量は、特に規定されずいかなる分子量のものでも 構わない。一般に用いられるのは、分子量が 100から 100, 000である力 より好適 に用いられるのは、分子量が 200から 10、 000である。また、分子量分布は特に規定 されず 、かなるものを用いても構わな 、。上記の一般に用いられる分子量の範囲内 のものが、 V、かなる分散で存在して ヽても構わな 、。
[0029] 本願発明にお 、て用いられる薄膜トランジスタの封止層 20ならびにゲート絶縁層 4 0は、シラザン構造もしくはシロキサン構造を含むケィ素化合物を原料として、それを 塗設することにより、素薄膜を形成させ、それを転化することで SiO薄膜として形成さ
2
せるものであるが、このときのケィ素化合物薄膜を塗設する方法は、特に限定されな い。一般に用いられる方法としては、スピンコート法、ディップコート法、キャスト法、ス プレイコート法、インクジェット法、転写法などがあげられるが、これらを発展させた活 版印刷、孔版印刷、オフセット印刷、グラビア印刷などの一般印刷法を用いることもで きる。また、マイクロコンタクトプリンティング、マイクロモルデイングなどのソフトリソダラ フィ一と呼ばれる印刷法などを適応することもできる。
[0030] 本願発明において用いられるケィ素化合物薄膜は、塗布法により形成されるが、こ の際使用する溶媒は、芳香族炭化水素、脂肪族炭化水素、脂環式炭化水素、ハロ ゲン化炭化水素、ハロゲン化芳香族炭化水素、エーテル類、アミン類などを用いるこ とができる。一般に好適に用いられるのは、ベンゼン、トルエン、キシレン、ェチルベ ンゼン、シクロへキサン、メチルシクロへキサン、ペンタン、へキサン、ヘプタン、ォクタ ン、ノナン、デカン、ェチルエーテル、ジプロピルエーテル、ジブチルエーテル、メチ ルェチルケトン、メチルイソブチルケトン、テトラヒドロフラン、クロ口ホルム、塩化メチル 、ピリジンなどがあげられる。この際溶媒は高度に精製したものが望ましぐまた十分 脱水処理を施しておくことが望まし 、。
[0031] 本願発明において用いられるケィ素化合物薄膜の 1回に塗布される厚さは、 5nm 以上 10 μ m以下、好ましくは 50nm以上 2 μ m以下である。
[0032] 本願発明にお 、て用いられるケィ素化合物薄膜は、塗布製膜後溶媒を除去するェ 程を経るが、この際、薄膜を加温して溶媒除去する。この時の、加温する温度雰囲気 などは、用いる溶媒により適宜異なってくる力 一般に加温温度は 150°C以下が望ま しぐまた加温する際のケィ素化合物薄膜を設置する雰囲気は、大気圧雰囲気下で 行うのが望ましい。また、このときの加熱溶媒除去に要する時間は特に限定されない 。一般には、 1分以上 180分以内である力 好適には 5分から 60分である。
[0033] 本願発明においては、ケィ素化合物薄膜を SiO薄膜に転化させる際の雰囲気制
2
御が可能となるものを用いることが望ま 、。
[0034] 本願発明においては、ケィ素化合物薄膜を SiO薄膜に転化させるのに酸素を含
2
むガスを紫外光照射することによって得られるオゾンおよび原子状酸素を用いる。 [0035] 本願発明においては、ケィ素化合物薄膜を SiO薄膜に転化させるのに酸素を含
2
む雰囲気において紫外光を照射するのだが、この際照射する紫外光の波長は特に 限定されない。一般的に用いられるのは、 lOOnm力 450nmである。こうした波長 の光は、重水素ランプ、キセノンランプ、メタルハライドランプ、エキシマランプ、水銀 ランプなどのほか、エキシマレーザーなどにより得ることができる。
[0036] 本願発明にお 、て用いられる薄膜トランジスタの封止層 20ならびにゲート絶縁層 4 0は、シラザン構造もしくはシロキサン構造を含むケィ素化合物を原料として、それを 塗設することにより、素薄膜を形成させ、それを転化することで SiO薄膜として形成さ
2
せるものであるが、このときのケィ素化合物薄膜を SiO薄膜に転ィ匕させる際のプロセ
2
ス温度は、一般には 0°C以上 200°C以下、好ましくは 10°C以上 150°C以下である。ま た、このときの転ィ匕反応に要する時間は特に限定されない。一般には、 1分以上 720 分以内であるが、好適には 5分から 120分である。
[0037] 本願発明においては、薄膜ィ匕したケィ素化合物を SiOに転化させ、 SiO薄膜を得
2 2 るが、この際、転化反応は、 1回に限らない。ケィ素化合物薄膜の塗布とその SiOへ
2 の転化反応を複数回繰り返すことで、最終的な SiO薄膜を得ても構わない。このとき
2
の厚さは、特に限定されない。一般的に用いられうる厚さは 5nm以上 50 m以下、 好ましくは 10nm以上 2 μ m以下である。
[0038] 本願発明において用いられる薄膜トランジスタの構造は、その一例として図 1に現さ れるボトムコンタクト構造が挙げられる力 そのソースおよびドレイン電極の配置、半 導体層の配置は特に限定されるものではなぐソースおよびドレイン電極が半導体層 の上に形成されるトップコンタクト型の構造を用いても良 、。
[0039] 本願発明に用いられる SiOゲート絶縁層 40の厚さは、 10nm以上 5000nm以下、
2
好ましくは lOOnm以上 lOOOnm以下である。この際、絶縁層 40は単一層で構成さ れていても構わないが、複数層積層して構成させても構わない。この際、複数層を構 成する薄膜には少なくとも 1層の SiO薄膜が含まれていれば良ぐその他の層は異
2
なる材料の薄膜層でも力まわな 、。
[0040] 本願発明に用いられる SiOゲート絶縁層 40の表面粗さは RMS値（二乗平均平方
2
根値)で 0. 5nm以下である。これ以上大きくなつてしまうと、薄膜トランジスタを作製し た際、チャネル領域において構造欠陥を発生させる要因となってしまい、薄膜トラン ジスタにおける移動度や閾値電圧などの性能を著しく低下させてしまうことになる。絶 縁層 40の表面は、その上に形成するソースおよびドレイン電極 50や半導体層 60を 形成させやすくするために、自己組織ィ匕膜などを用いて表面修飾して使用することも 可能である。ここでの RMS (Root— mean— square)値とは、二乗平均粗さ値で、基 準長さ 1における断面プロファイル f (x)の算術平均値 mに対する偏差の 2乗値の平均 に対する平方根として得られる。
[0041] 本願発明に用いられる SiO封止層 20の厚さは、 5nm以上 5000nm以下、好ましく
2
は lOnm以上 2000nm以下である。この際、封止層 20は単一層で構成されても構わ ないが、複数層積層して構成させても構わない。この際、複数層を構成する薄膜に は少なくとも 1層の SiO薄膜が含まれていれば良ぐその他の層は異なる材料の薄
2
膜層でもかまわない。
[0042] 本願発明に用いられる SiO封止層 20は、基板 10の上でかつゲート電極 30ならび
2
ゲート絶縁層 40の下に形成されているが、封止効果を高めるために、基板 10の反対 面にさらに封止層を形成させても構わない。この際の厚さは、 5nm以上 5000nm以 下、好ましくは lOnm以上 2000nm以下である。またこの場合も、封止層 20は単一層 で構成されても構わないが、複数層積層して構成させても構わない。この際、複数層 を構成する薄膜には少なくとも 1層の SiO薄膜が含まれていれば良ぐその他の層
2
は異なる材料の薄膜層でも力まわな 、。
[0043] 本願発明において使用される基板 10は特に限定されず、いかなる物を用いても良 い。一般に好適に用いられる物は、ポリカーボネート、ポリイミド、ポリエチレンテレフタ レート（PET)、ポリエチレンナフタレート、ポリプロピレン、ポリフエ-レンスルフイドな どの柔軟性のあるプラスチック基板であるが、ガラス、金属、セラミックス基板などを用 いても構わない。この際、素子の安定化、長寿命化や、その上に形成する封止薄膜 の加工性の向上を図るため、複数の材料の混合もしくは積層で構成されたり、あるい は表面処理を施しておくことも可能である。
[0044] 本願発明において使用される電極 30および 50の材料は金、銀、銅、白金、ノラジ ゥム、アルミニウム、インジウムなどの金属が用いられることが多いが、これに限定され るものではない。その作製法は特に限定されず、いかなる方法を用いても良い。一般 に用いられる方法は、真空蒸着やスパッタリング法などの真空製造プロセスであるが 、メツキ配線、活版印刷、スクリーン印刷、インクジェット印刷なの溶液カゝら塗布される あるいは付着される湿式製造プロセスなども適応される。この場合には、銀ペースト、 金ペーストなどの金属微粒子ペースト、カーボンペーストなどの他、チォフェン系導 電性高分子 (PEDOT)やポリア-リン及びそれらの誘導体などの有機材料も用いる ことができる。また、素子の安定化、長寿命化、高電荷注入効率ィ匕などを図るため、 複数の材料の混合もしくは積層で構成されたり、あるいは表面処理を施しておくことも 可能である。
[0045] 本願発明における薄膜トランジスタは、半導体層 60に有機半導体材料が用いられ る。その組成は、特に限定されず、単一物質で構成されても構わないし、また複数の 物質の混合によって構成されても構わない。さらに、数種の物質の層状構造によって 構成されることもできる。これまでに優れた特性を示す有機半導体材料としては、以 下のようなものが知られて 、る。
アントラセン、テトラセン、ペンタセンまたはその末端が置換されたこれらの誘導体。 aーセクシチォフェン、ペリレンテトラカルボン酸二無水物（PTCDA)およびその末 端が置換された誘導体。ナフタレンテトラカルボン酸二無水物 (NTCDA)およびそ の末端が置換された誘導体。銅フタロシアニン及びその末端がフッ素などで置換さ れた誘導体。銅フタロシアニンの銅力 ニッケル、酸化チタン、フッ素化アルミニウム 等で置換された誘導体及びそれぞれの末端がフッ素などで置換された誘導体。フラ 一レン、ルブレン、コロネン、アントラジチォフェンおよびそれらの末端が置換された 誘導体。ポリフエ-レンビ-レン、ポリチォフェン、ポリフルオレン、ポリフエ-レン、ポリ アセチレン、ポリアリルァミンおよびこれらの末端もしくは側鎖が置換された誘導体の ポリマー。
[0046] 本願発明に用いられる半導体層 60の作製法は、特に限定されず、いかなる方法を 用いても良い。一般に、真空蒸着などの気相成長法が用いられることが多いが、簡便 で低コストでの作成という点からは、溶液力も塗設する方法を用いるのが望ましい。一 般に用いられる方法としては、スピンコート法、ディップコート法、キャスト法、スプレイ コート法、インクジェット法、転写法などがあげられるが、これらを発展させた活版印刷 、孔版印刷、オフセット印刷、グラビア印刷などの一般印刷法を用いることもできる。ま た、マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラフィ一と 呼ばれる印刷法などを適応することもできる。 実施例 1
[0047] 以下に、本願発明を実施例によりさらに詳細に説明するが、本願発明はこれらの実 施例に限定されるものではない。
[0048] オタタメチルシクロテトラシラザンを、濃度約 27. 4wt%となるようにジブチルエーテル に溶解し、塗布薄膜作製の原料溶液とした。 SiO薄膜を作製する基板には、 2イン
2
チのシリコンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フル ゥチ化学製液晶基板洗浄液セミコクリーン 56の原液を入れたステンレス容器に入れ 、超音波洗浄を 15分間行った。その後、超純水を入れたステンレス容器に入れて超 音波洗浄を 30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を 行った。その後、フッ酸原液を超純水で 100倍に希釈した水溶液を入れたテフロン（ 登録商標）（登録商標)容器に基板を入れ 30秒間振とうさせた。その後、超純水で流 水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基板を、スピンコ 一ターに設置し PTFE製ディスポフィルター（孔径 0. 2ミクロン）を取り付けたテフロン (登録商標)製シリンジを用いて原料液を約 1. Occ基板上に展開させた。その後、直 ちに 700rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の均一膜を 得た。回転終了後、基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱し た後、直ちに反応容器に導入した。反応容器には酸素と窒素が 8 : 2の比率の混合ガ スを導入した。導入した混合ガスの圧力は 0. 25MPaであった。その後、紫外線ラン プ (キセノンヱキシマランプ)を照射した。照射時間は 120分とした。反応容器内の温 度は室温（26°C)である。反応後、得られた薄膜の赤外吸収スペクトルを図 2に示す 。 3000cm 1付近に見られる原料の C-H結合に由来する吸収帯は消失し、薄膜が Si Oに転化したことを示す Sト O結合に由来する吸収帯が 1080cm— 1および 460cm 1
2
に出現した。これらにより、原料のオタタメチルシクロテトラシラザン力 完全に SiOに 転ィ匕したことを確認した。
実施例 2
[0049] ポリ（ペルヒドロシラザン）を、濃度約 20wt%となるようにジブチルエーテルに溶解し、 塗布薄膜作製の原料溶液とした。 SiO薄膜を作製する基板には、 2インチのシリコン
2
ウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルゥチ化学製液 晶基板洗浄液セミコクリーン 56の原液を入れたステンレス容器に入れ、超音波洗浄 を 15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を 1 5分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。この ようにして洗浄した基板を、スピンコーターに設置し PTFE製ディスポフィルター（孔 径 0. 2ミクロン)を取り付けたガラスシリンジを用いて原料液を約 lcc基板上に展開さ せた。その後、直ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシ ラザン)の均一膜を得た。回転終了後、基板を 100°Cに加熱したホットプレート上に 静置し 5分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導 入した。このときの導入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。その後、 紫外線ランプ (水銀ランプ)を照射した。照射時間は約 60分とした。反応容器内の温 度は室温 (24°C)である。反応後、薄膜が作製された基板を、そのまま常圧オーブン に導入し、一定温度 (約 150°C)で 1時間加熱処理を行った。このようにして作製した 、薄膜の XPSパターンを図 3 (A)に示す。参照データーとして、ポリ（ペルヒドロシラザ ン)薄膜の XPSパターンを図 3 (B)に示す。原料の薄膜に現れていた、 Nの Is軌道か らのピークが、転ィ匕後の薄膜においては完全に消滅していることから、原料のポリ（ぺ ルヒドロシラザン)薄膜は、完全に高純度 SiO薄膜に転化されていることがわ力る。
2
得られた、 SiO薄膜の厚さは、約 180nmであった。この薄膜の耐電圧は約 5MV/c
2
m2、抵抗率は 1013 Q cm、比誘電率は約 4. 0、表面粗さは、 RMS値で約 0. 15nm であった。
実施例 3
[0050] ハネウエル社製メチルシロキサン (商品名 312B)を、塗布薄膜作製の原料溶液とした 。 SiO薄膜を作製する基板には、 2インチのシリコンウェハーを用いた。基板の洗浄
2
は、以下の方法で行った。基板を、フルゥチ化学製液晶基板洗浄液セミコクリーン 56 の原液を入れたステンレス容器に入れ、超音波洗浄を 15分間行った。その後、超純 水を入れたステンレス容器に入れて超音波洗浄を 30分間行った。その後、超純水で 流水洗浄し、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で 100 倍に希釈した水溶液を入れたテフロン (登録商標)容器に基板を入れ 30秒間振とうさ せた。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにし て洗浄した基板を、スピンコーターに設置し PTFE製ディスポフィルター（孔径 0. 2ミ クロン)を取り付けたテフロン (登録商標)製シリンジを用いて原料液を約 1. Occ基板 上に展開させた。その後、直ちに 5000rpmの速度で 60秒間回転させる事で、メチル シロキサンの均一膜を得た。回転終了後、基板を 50°Cに加熱したホットプレート上に 静置し 10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素と窒素 力 2の比率の混合ガスを導入した。導入した混合ガスの圧力は 0. 25MPaであつ た。その後、紫外線ランプ (キセノンエキシマランプ)を照射した。照射時間は 60分と した。反応容器内の温度は室温（26°C)である。反応後、得られた薄膜の赤外吸収ス ベクトルより、 3000cm 1付近に見られる原料の C-H結合に由来する吸収帯は消失 し、薄膜が SiOに転ィ匕したことを示す Sト O結合に由来する吸収帯が 1080cm 1およ
2
び 460cm— 1に出現した。これらにより、原料のメチルシロキサン力 館損に SiOに転
2 化したことを確認した。
実施例 4
市販のポリエチレンテレフタレート (PET)フィルムを基板として用いた。この基板を スピンコーター上に設置し、上からポリ（ペルヒドロシラザン）のジブチルエーテル溶液 (濃度約 20wt%)を、ガラスシリンジを用いて約 lcc基板上に展開させた。その後、直 ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の均一膜 を得た。回転終了後、基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱 した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの 導入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。その後、紫外線ランプ (水 銀ランプ)を照射した。照射時間は約 60分とした。反応容器内の温度は室温 (24°C) である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温 度 (約 50°C)で 1時間加熱処理を行った。得られた、 SiO薄膜 (封止層）の厚さは、約 250nmであった。その上にパターン化された下部電極として金を厚さ 50nmに真空 蒸着した。この基板をスピンコーター上に設置し、上からポリ（ペルヒドロシラザン)の ジブチルエーテル溶液 (濃度約 20wt%)を、ガラスシリンジを用いて約 lcc基板上に 展開させた。その後、直ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペル ヒドロシラザン)の均一膜を得た。回転終了後、基板を 50°Cに加熱したホットプレート 上に静置し 10分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガ スを導入した。このときの導入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。そ の後、紫外線ランプ (水銀ランプ)を照射した。照射時間は約 60分とした。反応容器 内の温度は室温 (24°C)である。反応後、薄膜が作製された基板を、そのまま常圧ォ 一ブンに導入し、一定温度 (約 50°C)で 1時間加熱処理を行った。得られた、 SiO薄
2 膜の厚さは、約 250nmであった。この薄膜の耐電圧は約 5MV/cm2、抵抗率は 1013 Q cm,表面粗さは、 RMS値で約 0. 32nmであった。
実施例 5
ポリ（ペルヒドロシラザン）を、濃度約 20wt%となるようにジブチルエーテルに溶解し 、塗布薄膜作製の原料溶液とした。 SiO薄膜を作製する基板には、透明ガラス基板
2
上にスパッタ法によりクロム金属をコートしたものを用いた。基板の洗浄は、以下の方 法で行った。基板を、フルゥチ化学製液晶基板洗浄液セミコクリーン 56の原液を入 れたステンレス容器に入れ、超音波洗浄を 15分間行った。その後、超純水を入れた ステンレス容器に入れて超音波洗净を 30分間行った。その後、超純水で流水洗浄し 、エアーガンで水の除去を行った。その後、フッ酸原液を超純水で 10倍に希釈した 水溶液を入れたテフロン (登録商標)容器に基板を入れ 30秒間振とうさせた。その後 、超純水で流水洗浄し、エアーガンで水の除去を行った。このようにして洗浄した基 板を、スピンコーターに設置し PTFE製ディスポフィルター（孔径 0. 2ミクロン）を取り 付けたガラスシリンジを用いて原料液を約 0. 5cc基板上に展開させた。その後、直ち に 2000rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の均一膜を 得た。回転終了後、基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱し た後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの導 入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。その後、紫外線ランプ (水銀 ランプ)を照射した。照射時間は約 300分とした。反応容器内の温度は室温（24°C) である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、 1時間 加熱処理を行った。得られた SiO薄膜の厚さは、約 200nmであった。この薄膜の抵
2
抗率は 1012 Ω «η、表面粗さは、 RMS値で約 0. 19nmであった。
実施例 6
[0053] ポリ（ペルヒドロシラザン）を、濃度約 6. 7wt%となるようにジブチルエーテルに溶解し 、塗布薄膜作製の原料溶液とした。 SiO薄膜を作製する基板には、 2インチのシリコ
2
ンウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルゥチ化学製 液晶基板洗浄液セミコクリーン 56の原液を入れたステンレス容器に入れ、超音波洗 浄を 15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を 30分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。そ の後、フッ酸原液を超純水で 100倍に希釈した水溶液を入れたテフロン (登録商標） 容器に基板を入れ 30秒間振とうさせた。その後、超純水で流水洗浄し、エアーガン で水の除去を行った。このようにして洗浄した基板を、スピンコーターに設置し PTFE 製ディスポフィルター（孔径 0. 2ミクロン)を取り付けたテフロン (登録商標)製シリンジ を用いて原料液を約 1. Occ基板上に展開させた。その後、直ちに 5000rpmの速度 で 60秒間回転させる事で、ポリ（ペルヒドロシラザン)の均一膜を得た。回転終了後、 基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱した後、直ちに反応容 器に導入した。反応容器に導入した後、酸窒素ガスを毎分 3. 0リットルの流量で流し た。導入したガスの圧力は 0. 25MPaであった。酸素ガスを流した状態で紫外線ラン プ (キセノンエキシマランプ)を照射した。照射時間は 140分とした。反応容器内の温 度は室温 (26°C)である。反応後、薄膜が作製された基板を、そのまま常圧オーブン に導入し、 1時間加熱処理を行った。得られた、 SiO薄膜の厚さは、約 55nmであつ
2
た。この薄膜の耐電圧は約 8MV/cm2、抵抗率は 1013 Ω «ηであった。
実施例 7
[0054] ポリ（ペルヒドロシラザン）を、濃度約 20wt%となるようにジブチルエーテルに溶解し、 塗布薄膜作製の原料溶液とした。 SiO薄膜を作製する基板には、 2インチのシリコン
2
ウェハーを用いた。基板の洗浄は、以下の方法で行った。基板を、フルゥチ化学製液 晶基板洗浄液セミコクリーン 56の原液を入れたステンレス容器に入れ、超音波洗浄 を 15分間行った。その後、超純水を入れたステンレス容器に入れて超音波洗浄を 1 5分間行った。その後、超純水で流水洗浄し、エアーガンで水の除去を行った。この ようにして洗浄した基板を、スピンコーターに設置し PTFE製ディスポフィルター（孔 径 0. 2ミクロン）を取り付けたガラスシリンジを用いて原料液を約 1. Occ基板上に展 開させた。その後、直ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒド ロシラザン)の第 1層目の均一膜を得た。回転終了後、基板を 90°Cに加熱したホット プレート上に静置し 5分間加熱した後、直ちに反応容器に導入した。反応容器には 酸素ガスを導入した。このときの導入した酸素ガスの圧力は 0. 01 -0. 03MPaであ つた。その後、紫外線ランプ (水銀ランプ)を照射した。照射時間は約 60分とした。反 応容器内の温度は室温 (24°C)である。次に、作製した薄膜のついた基板を、再びス ビンコ一ターに設置しガラスシリンジを用いて原料液を約 1. Occ基板上に展開させ、 直ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の第 2 層を形成させた。回転終了後、基板を 90°Cに加熱したホットプレート上に静置し 3分 間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入し、紫外 線ランプ (水銀ランプ)を照射して、転化反応を行った。反応時間は約 60分、反応容 器内の温度は 24°Cである。反応後、薄膜が作製された基板を、そのまま常圧オーブ ンに導入し、一定温度 (約 100°C)で 1時間加熱処理を行った。得られた、 SiO薄膜
2 の厚さは、トータルで約 450nmであった。この薄膜の耐電圧は約 4MV/cm2、抵抗 率は 1012 Q cm、表面粗さは、 RMS値で約 0. 22nmであった。
実施例 8
市販のポリエチレンテレフタレート (PET)フィルムを基板として用いた。この基板を スピンコーター上に設置し、上からポリ（ペルヒドロシラザン）のジブチルエーテル溶液 (濃度約 20wt%)を、ガラスシリンジを用いて約 lcc基板上に展開させた。その後、直 ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の均一膜 を得た。回転終了後、基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱 した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの 導入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。その後、紫外線ランプ (水 銀ランプ)を照射した。照射時間は約 60分とした。反応容器内の温度は室温 (24°C) である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温 度 (約 50°C)で 1時間加熱処理を行った。得られた、 SiO薄膜 (封止層）の厚さは、約
2
250nmであった。その上にパターン化された下部電極として金を厚さ 50nmに真空 蒸着した。この基板をスピンコーター上に設置し、上カゝらポリメチルメタタリレート（PM MA)のクロ口ホルム溶液 (濃度約 0. 27wt%)を、ガラスシリンジを用いて約 lcc展開 させた。その後、直ちに 2000rpmの速度で 60秒間回転させる事で、 PMMAの均一 膜 (厚さ約 10nm)を得た。さらに、作製した薄膜のついた基板上に、ポリ（ペルヒドロ シラザン）のジブチルエーテル溶液 (濃度約 20wt%)をガラスシリンジを用いて約 1. Occ展開させ、直ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシ ラザン)の第 2層を形成させた。回転終了後、基板を 90°Cに加熱したホットプレート上 に静置し 3分間加熱した後、直ちに反応容器に導入した。反応容器には酸素ガスを 導入し、紫外線ランプ (水銀ランプ)を照射して、転化反応を行った。反応時間は約 6 0分、反応容器内の温度は 24°Cである。反応後、薄膜が作製された基板を、そのま ま常圧オーブンに導入し、一定温度 (約 100°C)で 1時間加熱処理を行った。得られ た、 SiO薄膜の厚さは、トータルで約 200nmで、下部電極上に作製した複層膜はト
2
一タルとしては 210nmとなった。この薄膜の耐電圧は約 4MV/cm2、抵抗率は 1012 Q cm,表面粗さは、 RMS値で約 0. 25nmであった。
実施例 9
市販のポリエチレンテレフタレート（PET)フィルムを基板として用いた。この基板をス ビンコ一ター上に設置し、上からポリ（ペルヒドロシラザン）のジブチルエーテル溶液（ 濃度約 20wt%)を、ガラスシリンジを用いて約 lcc基板上に展開させた。その後、直 ちに 2500rpmの速度で 60秒間回転させる事で、ポリ（ペルヒドロシラザン）の均一膜 を得た。回転終了後、基板を 50°Cに加熱したホットプレート上に静置し 10分間加熱 した後、直ちに反応容器に導入した。反応容器には酸素ガスを導入した。このときの 導入した酸素ガスの圧力は 0. 01 -0. 03MPaであった。その後、紫外線ランプ (水 銀ランプ)を照射した。照射時間は約 60分とした。反応容器内の温度は室温 (24°C) である。反応後、薄膜が作製された基板を、そのまま常圧オーブンに導入し、一定温 度 (約 50°C)で 1時間加熱処理を行った。得られた、 SiO薄膜 (封止層）の厚さは、約
2
250nmであった。その上にパターン化された下部電極として金を厚さ 50nmに真空 蒸着した。この基板をスピンコーター上に設置し、上カゝらポリビュルアルコール (PVA )のエタノール溶液 (濃度約 0. 51wt%)を、ガラスシリンジを用いて約 lcc展開させた 。その後、直ちに 6000rpmの速度で 10秒間回転させ、その後 60°Cで 3時間加熱焼 成をする事で、 PVAの均一膜 (厚さ約 10nm)を得た。さらに、作製した薄膜のつい た基板上に、ポリ（ペルヒドロシラザン)のジブチルエーテル溶液 (濃度約 20wt%)を ガラスシリンジを用いて約 1. Occ展開させ、直ちに 2500rpmの速度で 60秒間回転 させる事で、ポリ（ペルヒドロシラザン)の第 2層を形成させた。回転終了後、基板を 90 °Cに加熱したホットプレート上に静置し 3分間加熱した後、直ちに反応容器に導入し た。反応容器には酸素ガスを導入し、紫外線ランプ (水銀ランプ)を照射して、転ィ匕反 応を行った。反応時間は約 60分、反応容器内の温度は 24°Cである。反応後、薄膜 が作製された基板を、そのまま常圧オーブンに導入し、一定温度 (約 100°C)で 1時 間加熱処理を行った。得られた、 SiO薄膜の厚さは、トータルで約 200nmで、下部
2
電極上に作製した複層膜はトータルとしては 210nmとなった。この薄膜の耐電圧は 約 4MV/cm2、抵抗率は lo Q cm 表面粗さは、 RMS値で約 0. 28nmであった。 実施例 10
実施例 2にて作製した SiO薄膜付基板を、グローブボックス中（H O濃度 lOppm
2 2
以下）にて、へキサメチルジシラザンのクロロフオルム溶液（0. 25vol%)の入った溶 液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容器を 50 °Cに 15分間加熱し、 SiO薄膜をへキサメチルジシラザン溶液の蒸気にさらすことで
2
、 SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロロフオルム
2
で洗浄した。次に、この上力 半導体活性層としてペンタセンの薄膜を真空蒸着法で 作製した。ペンタセンは、市販品を購入し、それを昇華精製を 5回繰り返して精製した ものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を 約 30°Cに調整し、真空度を 2 X 10_6Torrにまで減圧した。その後毎分 2nmの速度 で 50nmの厚さに真空蒸着を行った。その後、図 1に示すように、ソースおよびドレイ ン電極 60として、金を幅 100 μ m、厚さ 0. 05 μ mのサイズとなるようニッケル製のマ スクを利用して真空蒸着した。この時のソース ドレイン間の間隔は、 20 mである。 このようにして作製した素子において、ゲート電極力もゲートバイアスを印加した時に 、ソースとドレイン間に流れる電流を測定した。このようにして測定した、薄膜トランジ スタの出力特性を図 4に示す。ここ力も得られた電界効果移動度は、 0. 36cm2/Vs であった。
実施例 11
[0058] 実施例 2にて作製した SiO薄膜付基板を、グローブボックス中（H O濃度 lOppm
2 2
以下）にて、へキサメチルジシラザンのクロロフオルム溶液（0. 25vol%)の入った溶 液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容器を 50 °Cに 15分間加熱し、 SiO薄膜をへキサメチルジシラザン溶液の蒸気にさらすことで
2
、 SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロロフオルム
2
で洗浄した。次に、この上からソースおよびドレイン電極 60として、金を幅 100 m、 厚さ 0. 05 /z mのサイズとなるようニッケル製のマスクを利用して真空蒸着した。この 時のソース ドレイン間の間隔は、 20 /z mである。次に、半導体活性層としてポリ (3 -へキシルチオフェン)の薄膜をキャスト法で作製した。ポリ (3 -へキシルチオフェン） は、市販品を購入し、それを液体クロマトグラフで抽出精製をしたものを用いた。この ポリ (3—へキシルチオフェン)を脱水トルエンに溶解し、試料原液とした。このときの濃 度は、約 0. lwt%である。このポリ (3—へキシルチオフェン)溶液を、ソースとドレイン 間に約 0. 1ml滴下し活性層薄膜とした。このようにして作製した薄膜トランジスタは、 ボトムコンタクト型の薄膜トランジスタとして動作する。その後、このようにして作製した 素子を、真空プロ一バー中にて約 1 X 10_2Paの真空で約 1時間脱気した後、トラン ジスタの出力特性の測定を行った。このようにして作製した薄膜トランジスタの電界効 果移動度は、約 1 X 10_3cm2/Vsであった。
参考例 1
[0059] 対比実験として、ケィ素化合物転化 SiO絶縁膜の代わりに、シリコンウェハー上に
2
シリコンの熱酸ィ匕膜を絶縁膜とした場合の性能について、上記実施例と同様の検討 を行った。図 5に、シリコン熱酸化膜の、 XPSパターンを示す。図 2 (A)に示すポリシ ラザン転化 SiO薄膜と、ほとんど同じパターンとなっており、ポリシラザン転化 SiO薄 膜がシリコン熱酸ィ匕膜とほぼ同等品質の SiO薄膜となっていることを表している。こ
2
の SiO薄膜の厚さは、約 300nm、耐電圧は約 8MV/cm、抵抗率は 1015 Q cm、比
2
誘電率は約 3. 9、表面粗さは、 RMS値で約 0. 14nmであった。
[0060] 上記で作製したシリコン熱酸ィ匕膜 (SiO薄膜)を、グローブボックス中（H O濃度 1
2 2
Oppm以下）にて、へキサメチルジシラザンのクロロフオルム溶液（0. 25vol%)の入 つた溶液の中に入れ密封した。このときは溶液には浸さないようにした。この密閉容 器を 50°Cに 15分間加熱し、 SiO薄膜をへキサメチルジシラザン溶液の蒸気にさら
2
すことで、 SiO薄膜上をシラザン処理を施した。シラザン処理を施した基板は、クロ口
2
フオルムで洗浄した。次に、この上から半導体活性層としてペンタセンの薄膜を真空 蒸着法で作製した。ペンタセンは、市販品を購入し、それを昇華精製を 5回繰り返し て精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、 基板温度を約 30°Cに調整し、真空度を 2 X 10_6Torrにまで減圧した。その後毎分 2 nmの速度で 30nmの厚さに真空蒸着を行った。その後、図 1に示すように、ソースお よびドレイン電極 60として、金を幅 100 μ m、厚さ 0. 05 μ mのサイズとなるよう-ッケ ル製のマスクを利用して真空蒸着した。この時のソース ドレイン間の間隔は、 20 μ mである。このようにして作製した素子において、ゲート電極力 ゲートバイアスを印 加した時に、ソースとドレイン間に流れる電流を測定した。このようにして測定した、薄 膜トランジスタの出力特性を図 6に示す。ここ力も得られた電界効果移動度は、 0. 30 cm2/Vsであった。したがって、ペンタセン薄膜トランジスタの性能は、ポリシラザン転 化 SiO薄膜とシリコン熱酸ィ匕膜とでほぼ同等であることが判明した。
2
産業上の利用可能性
[0061] 本願発明の薄膜トランジスタは、可塑性のあるプラスチック基板上に塗設により作製 できるものであることから、製造しやすいとともに、フィルム素子化、大面積素子化、フ レキシブル素子化を可能とさせる。このため、耐衝撃性に優れた携帯電子機器の部 品となる電子回路を低コストで大量に生産できるようにする。また、安定性の高い金 属酸化物で、封止ならびに絶縁層を構成していることから、素子の安定性ならびに長 寿命化をもたらす。

Claims

請求の範囲
[1] 活性層が有機半導体により構成される薄膜トランジスタにおいて、可塑性を有するプ ラスチック基板上に酸ィ匕シリコン薄膜を含む薄膜層により形成される封止層、ゲート 電極、酸ィ匕シリコン薄膜を含む薄膜層により形成されるゲート絶縁層、ソース及びドレ イン電極並びに半導体活性層により構成されることを特徴とする薄膜トランジスタ。
[2] 上記封止層及び上記&R RゲII ート絶縁層を形成する酸ィ匕シリコン薄膜は、塗設により形成
2
されることを特徴とする上記請求項 1に記載の薄膜トランジスタ。
[3] 上記ゲート絶縁層を形成する酸ィR N匕Iシリコン薄膜の表面粗さは、 RMS値において 0. 5
3
nm以下であることを特徴とする請求項 1又は 2のいずれかに記載の薄膜トランジスタ
[4] 請求項 1乃至 3のいずれかに記載の封止層及びゲート絶縁層を形成する酸ィ匕シリコ ン薄膜は、シラザン結合 (Si-N)又はシロキサン結合 (Sト O)のうち、少なくとも一つを 分子内に 1個以上有するケィ素化合物を原料とし、該原料を溶液化した後、塗布薄 膜化し、酸素を含む雰囲気下において光照射を行うことにより、酸化シリコンに転化さ せることにより形成することを特徴とする薄膜トランジスタの製造方法。
[5] 請求項 4に記載の塗設用ケィ素化合物原料は、下記一般式（1)又は（2)で表される 構成単位力も成る材料の中の少なくとも一つ力も構成されることを特徴とする薄膜トラ ンジスタの製造方法。
[化 1]
[化 2]
Figure imgf000025_0001
(式中、 R1
Figure imgf000025_0002
R5は、それぞれ独立に、水素原子、アルキル基、ァルケ-ル 基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボ -ル基、アルコキシカルボ-ル基、アルキルカルボ-ルォキシ基、芳香族炭化水素 基、芳香族複素環基からなる群れより選ばれる置換基を表す。 )
[6] 請求項 5に記載の塗設用ケィ素化合物原料は、シクロテトラシラザン、オリゴシラザン 、ポリシラザン、アルキルシロキサンの中の少なくとも一つ力も選択されることを特徴と する薄膜トランジスタの製造方法。
[7] 請求項 4に記載の照射する光は、紫外光であることを特徴とする薄膜トランジスタの 製造方法。
[8] 上記光照射時又は照射後の酸ィ匕シリコン薄膜を 150°C以下の温度により焼成するこ とを特徴とする請求項 4記載の薄膜トランジスタの製造方法。
PCT/JP2005/015138 2004-08-20 2005-08-19 半導体素子及びその製造方法 WO2006019157A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006531873A JPWO2006019157A1 (ja) 2004-08-20 2005-08-19 半導体素子及びその製造方法
US11/659,105 US7785948B2 (en) 2004-08-20 2005-08-19 Semiconductor element and process for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004240185 2004-08-20
JP2004-240185 2004-08-20

Publications (1)

Publication Number Publication Date
WO2006019157A1 true WO2006019157A1 (ja) 2006-02-23

Family

ID=35907540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/015138 WO2006019157A1 (ja) 2004-08-20 2005-08-19 半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US7785948B2 (ja)
JP (1) JPWO2006019157A1 (ja)
KR (1) KR20070043849A (ja)
WO (1) WO2006019157A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099690A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
WO2007099689A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JP2009044057A (ja) * 2007-08-10 2009-02-26 Fujitsu Ltd シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2009538526A (ja) * 2006-05-22 2009-11-05 ナンヤン テクノロジカル ユニヴァーシティー 有機薄膜トランジスタ用の溶液プロセスにより作製される無機膜
JP2010263103A (ja) * 2009-05-08 2010-11-18 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
WO2010143283A1 (ja) * 2009-06-10 2010-12-16 パイオニア株式会社 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
WO2011043315A1 (ja) * 2009-10-05 2011-04-14 コニカミノルタホールディングス株式会社 ガスバリア性フィルム、ガスバリア性フィルムの製造方法、該ガスバリア性フィルムを有する有機光電変換素子及び該有機光電変換素子を有する太陽電池
JP2012049343A (ja) * 2010-08-27 2012-03-08 Univ Of Miyazaki シリコン酸化膜のパターニング方法
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
US8084372B2 (en) * 2007-08-24 2011-12-27 Tokyo Electron Limited Substrate processing method and computer storage medium
KR100922951B1 (ko) * 2007-11-08 2009-10-22 경북대학교 산학협력단 플라스틱 필름에 투습 방지성이 향상된 보호막의 형성 방법및 이를 이용한 플렉시블 유기 전계 발광 소자
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR101288574B1 (ko) * 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
KR101387740B1 (ko) 2011-01-07 2014-04-21 제일모직주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
US20120319113A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150337100A1 (en) * 2012-06-25 2015-11-26 Kolon Industries, Inc Transparent polyimide substrate and method of manufacturing the same
WO2015009114A1 (ko) * 2013-07-19 2015-01-22 삼성에스디아이 주식회사 폴리카보네이트 글래이징 및 그 제조방법
CN111893558B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的薄膜隔热片及单晶硅生长炉

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2000340557A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207812A (ja) 1983-05-10 1984-11-26 Toa Nenryo Kogyo Kk 窒化珪素の製造法
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JP3330643B2 (ja) 1992-08-26 2002-09-30 触媒化成工業株式会社 シリカ系被膜形成用塗布液および被膜付基材
JP3307471B2 (ja) 1993-02-24 2002-07-24 東燃ゼネラル石油株式会社 セラミックコーティング用組成物及びコーティング方法
JP3385060B2 (ja) 1993-04-20 2003-03-10 東燃ゼネラル石油株式会社 珪素−窒素−酸素−（炭素）−金属系セラミックス被覆膜の形成方法
JP3666915B2 (ja) 1993-12-17 2005-06-29 Ａｚエレクトロニックマテリアルズ株式会社 セラミックスの低温形成方法
JP3370408B2 (ja) 1993-12-28 2003-01-27 東燃ゼネラル石油株式会社 セラミックコーティングの製造方法
JP3414488B2 (ja) 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
DE69502709T2 (de) * 1994-10-18 1998-12-24 Philips Electronics Nv Verfahren und herstellung einer dünnen silizium-oxid-schicht
JP4070828B2 (ja) 1995-07-13 2008-04-02 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質セラミックス形成用組成物、同セラミックスの形成方法及び同セラミックス膜
JPH09157544A (ja) 1995-12-05 1997-06-17 Tonen Corp シリカ系被膜付き基材の製造方法及び本方法で製造されたシリカ系被膜付き基材
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH11105187A (ja) 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP2000162641A (ja) 1998-11-26 2000-06-16 Sharp Corp 液晶表示装置およびその製造方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP4398580B2 (ja) 2000-10-18 2010-01-13 グンゼ株式会社 パタ−ン状二酸化ケイ素転化膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2000340557A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
WO2007099690A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JPWO2007099690A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
WO2007099689A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JP2009538526A (ja) * 2006-05-22 2009-11-05 ナンヤン テクノロジカル ユニヴァーシティー 有機薄膜トランジスタ用の溶液プロセスにより作製される無機膜
JP2009044057A (ja) * 2007-08-10 2009-02-26 Fujitsu Ltd シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2010263103A (ja) * 2009-05-08 2010-11-18 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP4976590B2 (ja) * 2009-06-10 2012-07-18 パイオニア株式会社 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
WO2010143283A1 (ja) * 2009-06-10 2010-12-16 パイオニア株式会社 コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置
WO2011043315A1 (ja) * 2009-10-05 2011-04-14 コニカミノルタホールディングス株式会社 ガスバリア性フィルム、ガスバリア性フィルムの製造方法、該ガスバリア性フィルムを有する有機光電変換素子及び該有機光電変換素子を有する太陽電池
JP2012049343A (ja) * 2010-08-27 2012-03-08 Univ Of Miyazaki シリコン酸化膜のパターニング方法
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
KR20150087229A (ko) 2012-11-22 2015-07-29 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법 및 복합 기판
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate

Also Published As

Publication number Publication date
US20090140235A1 (en) 2009-06-04
US7785948B2 (en) 2010-08-31
JPWO2006019157A1 (ja) 2008-05-08
KR20070043849A (ko) 2007-04-25

Similar Documents

Publication Publication Date Title
WO2006019157A1 (ja) 半導体素子及びその製造方法
JP5177617B2 (ja) 酸化シリコン薄膜形成装置
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
JP5305476B2 (ja) 酸化ケイ素薄膜または酸窒化ケイ素化合物薄膜の製造方法およびこの方法で得られる薄膜
JP4511175B2 (ja) 有機薄膜トランジスタ、その製造方法、集積回路及び組成物
KR100702555B1 (ko) 실리콘 산화막의 형성 방법
JP2006295166A (ja) 電子デバイス、薄膜トランジスタ及び薄膜トランジスタの作製方法
WO2005086254A1 (en) Field effect transistor, method of producing the same, and method of producing laminated member
JP2007512680A (ja) 薄膜トランジスタの封止方法
JP6410808B2 (ja) ヒドリドシランおよびヒドリドシランオリゴマーを含む配合物、その製造方法ならびにその使用
JP3865106B2 (ja) シリコン膜パターンの形成方法
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
JP4933051B2 (ja) 電界効果型トランジスタおよびその製造方法、積層体の製造方法
TW201112336A (en) Alkylsilane laminate, method for producing the same, and thin-film transistor
WO2010082414A1 (ja) 有機薄膜トランジスタ、その製造方法及びそれを備える装置
Choe et al. High-k and high-temperature-resistant polysilsesquioxane: Potential for solution-processed metal oxide semiconductor transistors operating at low voltage
JP2010027869A (ja) 薄膜トランジスタ及びその製造方法並びに導電性パターン及びその形成方法
WO2006022176A1 (ja) 有機シラン化合物、該化合物の製造方法および該化合物を用いた有機薄膜
JP2005079203A (ja) 電界効果型トランジスタおよびその製造方法
JP4911413B2 (ja) 酸化物薄膜形成装置
WO2007132845A1 (ja) 有機半導体デバイス及びその製造方法
KR100779560B1 (ko) 유기 박막 트랜지스터용 자가 패턴성 유전체 박막, 그 제조 방법, 및 이를 구비한 유기 박막 트랜지스터
WO2022181707A1 (ja) 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法
JP2609366B2 (ja) 電界効果型トランジスタ及びこれを用いた液晶表示装置
KR101393740B1 (ko) π-σ 알킬실란 자기조립 단분자막 트랜지스터를 위한 폴리(3,4-에틸렌디옥시티오펜) 전극 및 그의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006531873

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11659105

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077003833

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase