JP2609366B2 - 電界効果型トランジスタ及びこれを用いた液晶表示装置 - Google Patents
電界効果型トランジスタ及びこれを用いた液晶表示装置Info
- Publication number
- JP2609366B2 JP2609366B2 JP50180890A JP50180890A JP2609366B2 JP 2609366 B2 JP2609366 B2 JP 2609366B2 JP 50180890 A JP50180890 A JP 50180890A JP 50180890 A JP50180890 A JP 50180890A JP 2609366 B2 JP2609366 B2 JP 2609366B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- liquid crystal
- conjugated polymer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 技術分野 この発明は、有機半導体を用いた電界効果型トランジ
スタ（以下、FET素子と略称する）、及びそれを駆動素
子として用いた液晶表示装置に関するものである。
スタ（以下、FET素子と略称する）、及びそれを駆動素
子として用いた液晶表示装置に関するものである。
背景技術 従来、FET素子としては、半導体層としてシリコンやG
aAs単結晶を用いたものが知られており、実用に供され
ている。しかし、これらの素子においては、用いられる
材料が高価であるばかりか、素子作成プロセスが大変複
雑である。しかも、素子を組み込むことのできる面積は
ウエハーの大きさで制限される。例えば、大画面液晶表
示素子に用いられるアクティブ駆動素子を作製する場合
においては、上記ウエハーを用いている限り、価格面か
らも、その面積からも著しい制約がある。このような制
約のため、現在では、液晶表示素子において駆動素子と
して用いられるFET素子としては、アモルファスシリコ
ンを用いた薄膜トランジスタが実用に供されている。し
かし、アモルファスシリコンを用いた薄膜トランジスタ
も、表示素子面積の増大化に伴い、低価格で、多くの素
子を一平面上に、しかも均一に作製するのが困難となり
つつある。この様な背景の下に、最近では有機半導体を
用いてFET素子を作製しようとする試みがなされてい
る。有機半導体の中でもπ−共役系高分子を用いたもの
が、高分子材料の特徴である加工性に優れ大面積化が容
易なことから、特に注目されている（特開昭62−85224
号公報）。
aAs単結晶を用いたものが知られており、実用に供され
ている。しかし、これらの素子においては、用いられる
材料が高価であるばかりか、素子作成プロセスが大変複
雑である。しかも、素子を組み込むことのできる面積は
ウエハーの大きさで制限される。例えば、大画面液晶表
示素子に用いられるアクティブ駆動素子を作製する場合
においては、上記ウエハーを用いている限り、価格面か
らも、その面積からも著しい制約がある。このような制
約のため、現在では、液晶表示素子において駆動素子と
して用いられるFET素子としては、アモルファスシリコ
ンを用いた薄膜トランジスタが実用に供されている。し
かし、アモルファスシリコンを用いた薄膜トランジスタ
も、表示素子面積の増大化に伴い、低価格で、多くの素
子を一平面上に、しかも均一に作製するのが困難となり
つつある。この様な背景の下に、最近では有機半導体を
用いてFET素子を作製しようとする試みがなされてい
る。有機半導体の中でもπ−共役系高分子を用いたもの
が、高分子材料の特徴である加工性に優れ大面積化が容
易なことから、特に注目されている（特開昭62−85224
号公報）。
π−共役系高分子とは化学構造の骨格が共役二重結合
や三重結合からなっており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯からなるバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１〜4eVの範囲にある。このためにπ−
共役系高分子は、それ自身では絶縁体、またはそれに近
い電導度しか示さない。しかし、化学的方法，電気化学
的方法，物理的方法等によって価電子帯から電子を引き
去ったり（酸化）、または伝導帯に電子を注入（還元）
すること（以下、ドーピングという）によって、電荷を
運ぶキャリヤー（担体）が生じるものと説明されてい
る。その結果、ドーピングの量を制御することによっ
て、電導度は絶縁体領域から金属領域に至る幅広い範囲
に渡って任意に変えることが可能である。ドーピングが
酸化反応のときに得られるπ−共役系高分子はｐ型、還
元反応の場合にはｎ型になる。これは無機半導体におけ
る不純物添加に似ている。このためにπ−共役系高分子
を半導体材料として用いた、色々な半導体素子を作製す
ることができる。
や三重結合からなっており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯からなるバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１〜4eVの範囲にある。このためにπ−
共役系高分子は、それ自身では絶縁体、またはそれに近
い電導度しか示さない。しかし、化学的方法，電気化学
的方法，物理的方法等によって価電子帯から電子を引き
去ったり（酸化）、または伝導帯に電子を注入（還元）
すること（以下、ドーピングという）によって、電荷を
運ぶキャリヤー（担体）が生じるものと説明されてい
る。その結果、ドーピングの量を制御することによっ
て、電導度は絶縁体領域から金属領域に至る幅広い範囲
に渡って任意に変えることが可能である。ドーピングが
酸化反応のときに得られるπ−共役系高分子はｐ型、還
元反応の場合にはｎ型になる。これは無機半導体におけ
る不純物添加に似ている。このためにπ−共役系高分子
を半導体材料として用いた、色々な半導体素子を作製す
ることができる。
π−共役系高分子を半導体として用いたFET素子とし
ては、ポリアセチレン（ジャーナル オブ アプライイ
ド フィジクス（J.Appl.Phys.）54巻,3255頁,1983年）
を用いたものが知られている。第15図は、従来のポリア
セチレンを用いたFET素子の断面図である。この図にお
いて、１は基板となるガラス、２はゲート電極となるア
ルミニウム膜、３は絶縁膜となるポリシロキサン膜、４
は半導体層として働くポリアセチレン膜、５および６は
それぞれソース電極およびドレイン電極となる金膜であ
る。
ては、ポリアセチレン（ジャーナル オブ アプライイ
ド フィジクス（J.Appl.Phys.）54巻,3255頁,1983年）
を用いたものが知られている。第15図は、従来のポリア
セチレンを用いたFET素子の断面図である。この図にお
いて、１は基板となるガラス、２はゲート電極となるア
ルミニウム膜、３は絶縁膜となるポリシロキサン膜、４
は半導体層として働くポリアセチレン膜、５および６は
それぞれソース電極およびドレイン電極となる金膜であ
る。
このポリアセチレンを半導体層に用いたFET素子の動
作について説明する。ソース電極５とドレイン電極６の
間に電圧をかけると、ポリアセチレン膜４を通してソー
ス電極５とドレイン電極６の間に電流が流れる。このと
き、ガラス基板１上に設けられ、かつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると、電界効果によってポリアセチレン膜４の電導
度を変えることができ、従ってソース・ドレイン間の電
流を制御することができる。これは絶縁膜３に近接する
ポリアセチレン膜４内の空乏層の幅がゲート電極２に印
加する電圧によって変化し、実効的な正のキャリヤーか
らなるチャネル断面積が変化するためと考えられてい
る。しかし、このFET素子ではゲート電圧によって変え
ることのできるソース・ドレイン間の電流は極めて小さ
い。
作について説明する。ソース電極５とドレイン電極６の
間に電圧をかけると、ポリアセチレン膜４を通してソー
ス電極５とドレイン電極６の間に電流が流れる。このと
き、ガラス基板１上に設けられ、かつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると、電界効果によってポリアセチレン膜４の電導
度を変えることができ、従ってソース・ドレイン間の電
流を制御することができる。これは絶縁膜３に近接する
ポリアセチレン膜４内の空乏層の幅がゲート電極２に印
加する電圧によって変化し、実効的な正のキャリヤーか
らなるチャネル断面積が変化するためと考えられてい
る。しかし、このFET素子ではゲート電圧によって変え
ることのできるソース・ドレイン間の電流は極めて小さ
い。
π−共役系高分子を半導体として用いたFET素子の他
の例としては、ポリ（Ｎ−メチルピロール）（ケミスト
リー レターズ （Chem.Lett.）863頁,1986年）および
ポリチオフェン（アプライド フィジクス レターズ
（Appl.Phys.Lett.）49巻、1210頁,1986年）を適用した
ものが知られている。第16図に、ポリ（Ｎ−メチルピロ
ール）またはポリチオフェンを半導体層とするFET素子
の断面図を示す。この図において、３は絶縁膜となる酸
化シリコン、４は半導体層として働くポリ（Ｎ−メチル
ピロール）膜またはポリチオフェン膜、５および６はそ
れぞれソース電極およびドレイン電極となる金膜、１は
基板兼ゲート電極となるシリコン板、２はシリコン板７
とオーミック接触をとるための金属である。ポリ（Ｎ−
メチルピロール）を半導体層として用いた場合には、半
導体層４を通してソース電極５とドレイン電極６の間を
流れる電流（電導度）をゲート電圧でわずかに制御でき
るだけであり、実用的価値はない。
の例としては、ポリ（Ｎ−メチルピロール）（ケミスト
リー レターズ （Chem.Lett.）863頁,1986年）および
ポリチオフェン（アプライド フィジクス レターズ
（Appl.Phys.Lett.）49巻、1210頁,1986年）を適用した
ものが知られている。第16図に、ポリ（Ｎ−メチルピロ
ール）またはポリチオフェンを半導体層とするFET素子
の断面図を示す。この図において、３は絶縁膜となる酸
化シリコン、４は半導体層として働くポリ（Ｎ−メチル
ピロール）膜またはポリチオフェン膜、５および６はそ
れぞれソース電極およびドレイン電極となる金膜、１は
基板兼ゲート電極となるシリコン板、２はシリコン板７
とオーミック接触をとるための金属である。ポリ（Ｎ−
メチルピロール）を半導体層として用いた場合には、半
導体層４を通してソース電極５とドレイン電極６の間を
流れる電流（電導度）をゲート電圧でわずかに制御でき
るだけであり、実用的価値はない。
一方、ポリチオフェンを半導体層に適用した場合に
は、半導体層４を通してソース電極５とドレイン電極６
の間を流れる電流（電導度）をゲート電圧で、100〜100
0倍も変調することができる。しかしながら、従来はポ
リチオフェンを電解重合法によって作製しているため
に、多くのFET素子を同時に、しかも均一に作る場合に
は甚だ問題が多い。
は、半導体層４を通してソース電極５とドレイン電極６
の間を流れる電流（電導度）をゲート電圧で、100〜100
0倍も変調することができる。しかしながら、従来はポ
リチオフェンを電解重合法によって作製しているため
に、多くのFET素子を同時に、しかも均一に作る場合に
は甚だ問題が多い。
このように、ポリアセチレン並びにポリ（Ｎ−メチル
ピロール）を半導体層に用いたFET素子では、ゲート電
圧によって変調できるソース・ドレイン間電流は、小さ
すぎる。更に、ポリチオフェンを半導体層として用いた
FET素子の場合には、ゲート電圧によって変調できるソ
ース・ドレイン間電流は大きく、更に安定性にも優れる
が、ポリチオフェン膜を電界重合法によって直接素子基
板上に作製する手段でFET素子を作製しているために、
素子作製プロセス上、多くのFET素子を大面積基板上に
同時に均一に作製することは難しく、製造上問題となっ
ていた。
ピロール）を半導体層に用いたFET素子では、ゲート電
圧によって変調できるソース・ドレイン間電流は、小さ
すぎる。更に、ポリチオフェンを半導体層として用いた
FET素子の場合には、ゲート電圧によって変調できるソ
ース・ドレイン間電流は大きく、更に安定性にも優れる
が、ポリチオフェン膜を電界重合法によって直接素子基
板上に作製する手段でFET素子を作製しているために、
素子作製プロセス上、多くのFET素子を大面積基板上に
同時に均一に作製することは難しく、製造上問題となっ
ていた。
発明の開示 本発明に係るFET素子は、半導体層として働くπ−共
役系高分子膜を、最初に下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶なπ−共役系高分子前
駆体を用いてπ−共役系高分子前駆体膜を作製し、その
後、この前駆体高分子膜を下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子膜に変えることによって作製するようにしたもので
ある。
役系高分子膜を、最初に下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶なπ−共役系高分子前
駆体を用いてπ−共役系高分子前駆体膜を作製し、その
後、この前駆体高分子膜を下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子膜に変えることによって作製するようにしたもので
ある。
また、本発明に係る液晶表示装置は、上記のようなFE
T素子をアクティブ駆動素子として用いたものである。
T素子をアクティブ駆動素子として用いたものである。
本発明においては、電解重合等の方法のように直接π
−共役系高分子膜を作る代わりに、上記一般式で示され
る前駆体を用いているので、化学的に安定であり、溶剤
可溶なπ−共役系高分子前駆体からπ−共役系高分子前
駆体膜を作製し、その後、この前駆体高分子膜をπ−共
役系高分子膜に変え、このπ−共役系高分子膜を半導体
層として用いることにより、素子作製プロセスが著しく
容易となり、多くのFET素子を同時に大面積基板上に、
低価格で作ることができるようになったばかりか、作製
した全てのFET素子が安定に動作し、ゲート電圧によっ
て、ソース・ドレイン間電流を大きく変調させることが
できるようになった。
−共役系高分子膜を作る代わりに、上記一般式で示され
る前駆体を用いているので、化学的に安定であり、溶剤
可溶なπ−共役系高分子前駆体からπ−共役系高分子前
駆体膜を作製し、その後、この前駆体高分子膜をπ−共
役系高分子膜に変え、このπ−共役系高分子膜を半導体
層として用いることにより、素子作製プロセスが著しく
容易となり、多くのFET素子を同時に大面積基板上に、
低価格で作ることができるようになったばかりか、作製
した全てのFET素子が安定に動作し、ゲート電圧によっ
て、ソース・ドレイン間電流を大きく変調させることが
できるようになった。
また、上記のように作製したFET素子を液晶表示装置
の駆動素子として用いることにより、大面積化が容易で
あり、優れた性能を有する低価格な液晶表示装置を得る
ことができるようになった。
の駆動素子として用いることにより、大面積化が容易で
あり、優れた性能を有する低価格な液晶表示装置を得る
ことができるようになった。
又別の発明に係るFET素子は、半導体層として働くπ
−共役系高分子膜を、最初に溶剤可溶なπ−共役系高分
子前駆体用いてπ−共役系高分子前駆体のLangmuir−Bl
odgett（以下LBと略す）膜を作製し、その後この前駆体
高分子のLB膜をπ−共役系高分子のLB膜（このLB膜は、
有機薄膜であるが、広義にLB膜という）に変えることに
よって作製するようにしたものである。
−共役系高分子膜を、最初に溶剤可溶なπ−共役系高分
子前駆体用いてπ−共役系高分子前駆体のLangmuir−Bl
odgett（以下LBと略す）膜を作製し、その後この前駆体
高分子のLB膜をπ−共役系高分子のLB膜（このLB膜は、
有機薄膜であるが、広義にLB膜という）に変えることに
よって作製するようにしたものである。
また、別の発明に係る液晶表示装置は、上記のような
FET素子をアクティブ駆動素子として用いたものであ
る。
FET素子をアクティブ駆動素子として用いたものであ
る。
これらの別の発明でも、上記の発明と同様の効果があ
り、素子作製プロセスが著しく容易となり、多くのFET
素子を同時に大面積基板上に、低価格で作ることができ
るようになったばかりか、作製した全てのFET素子が安
定に動作し、ゲート電圧によってソース・ドレイン間電
流を大きく変調させることができるようになった。
り、素子作製プロセスが著しく容易となり、多くのFET
素子を同時に大面積基板上に、低価格で作ることができ
るようになったばかりか、作製した全てのFET素子が安
定に動作し、ゲート電圧によってソース・ドレイン間電
流を大きく変調させることができるようになった。
また、上記のように作製したFET素子を液晶表示装置
の駆動素子として用いることにより、大面積化が容易で
あり、優れた性能を有する低価格な液晶表示装置を得る
ことができるようになった。
の駆動素子として用いることにより、大面積化が容易で
あり、優れた性能を有する低価格な液晶表示装置を得る
ことができるようになった。
又さらに別の発明に係るFET素子は、ソース電極とド
レイン電極に挟まれた領域を、溶剤可溶な前駆体から得
られるπ−共役系高分子で形成する半導体層と、上記溶
剤可溶な前駆体からπ−共役系高分子を得る反応におい
て、酸を供与する酸供与膜との積層膜とすることによ
り、π−共役系高分子前駆体膜をπ−共役系高分子膜に
効率良く変えることができ、ゲート電圧によってソース
・ドレイン間電流をより大きく変調させることができる
ようになった。
レイン電極に挟まれた領域を、溶剤可溶な前駆体から得
られるπ−共役系高分子で形成する半導体層と、上記溶
剤可溶な前駆体からπ−共役系高分子を得る反応におい
て、酸を供与する酸供与膜との積層膜とすることによ
り、π−共役系高分子前駆体膜をπ−共役系高分子膜に
効率良く変えることができ、ゲート電圧によってソース
・ドレイン間電流をより大きく変調させることができる
ようになった。
図面の簡単な説明 第１は本発明によるFET素子の一実施例を示す断面
図、第２図は本発明による液晶表示装置の一実施例の一
画素に相当する部分を示す断面図、第３図と第４図はそ
れぞれ本発明によるFET素子の他の実施例を示す断面
図、第５図は本発明による液晶表示装置の他の実施例の
一画素に相当する部分を示す断面図、第６図は、実施例
１のFET素子の各ゲート電圧におけるソース・ドレイン
間電流−ソース・ドレイン間電圧特性図、第７図，第８
図，および第９図はそれぞれ実施例2,実施例3,および実
施例４における同特性図、第10図は実施例1,実施例４の
各FET素子と比較例のFET素子の−50Vのソース・ドレイ
ン間電圧を印加した状態におけるソース・ドレイン間電
流−ゲート電圧特性図、第11図は実施例2,実施例３の各
FET素子と比較例のFET素子の同特性図、第12図は実施例
５の液晶表示装置中のFET素子の各ゲート電圧における
ソース・ドレイン間電流−ソース・ドレイン間電圧特性
図、第13図，第14図は、それぞれ実施例6,実施例７にお
ける同特性図、第15図は従来のポリアセチレンを半導体
層として用いたFET素子を示す断面図、第16図は従来の
ポリ（Ｎ−メチルピロール）またはポリチオフェンを半
導体層として用いたFET素子を示す断面図である。
図、第２図は本発明による液晶表示装置の一実施例の一
画素に相当する部分を示す断面図、第３図と第４図はそ
れぞれ本発明によるFET素子の他の実施例を示す断面
図、第５図は本発明による液晶表示装置の他の実施例の
一画素に相当する部分を示す断面図、第６図は、実施例
１のFET素子の各ゲート電圧におけるソース・ドレイン
間電流−ソース・ドレイン間電圧特性図、第７図，第８
図，および第９図はそれぞれ実施例2,実施例3,および実
施例４における同特性図、第10図は実施例1,実施例４の
各FET素子と比較例のFET素子の−50Vのソース・ドレイ
ン間電圧を印加した状態におけるソース・ドレイン間電
流−ゲート電圧特性図、第11図は実施例2,実施例３の各
FET素子と比較例のFET素子の同特性図、第12図は実施例
５の液晶表示装置中のFET素子の各ゲート電圧における
ソース・ドレイン間電流−ソース・ドレイン間電圧特性
図、第13図，第14図は、それぞれ実施例6,実施例７にお
ける同特性図、第15図は従来のポリアセチレンを半導体
層として用いたFET素子を示す断面図、第16図は従来の
ポリ（Ｎ−メチルピロール）またはポリチオフェンを半
導体層として用いたFET素子を示す断面図である。
なお図中同一符号は同一又は相当部分を示す。
発明を実施するための最良の形態 第１図は、この発明によるFET素子の一例を示す構成
図である。図中、１は基板、２は基板１上に設けられた
ゲート電極、３は絶縁膜、４は半導体層として働くπ−
共役系高分子膜又はそのLB膜、５および６はそれぞれソ
ースおよびドレイン電極である。
図である。図中、１は基板、２は基板１上に設けられた
ゲート電極、３は絶縁膜、４は半導体層として働くπ−
共役系高分子膜又はそのLB膜、５および６はそれぞれソ
ースおよびドレイン電極である。
また、第２図はこの発明による液晶表示装置の一例を
示す断面図である。この図において、１は基板、２は基
板１の片側に設けられたゲート電極、３は基板１および
ゲート電極２上に設けられた絶縁膜、５は絶縁膜３上に
設けられたソース電極、６は同じく絶縁膜３上にソース
電極５と分離して設けられたドレイン電極、４は絶縁膜
3,ソース電極5,およびドレイン電極６上に設けられソー
ス電極５とドレイン電極６にそれぞれ接触するπ−共役
系高分子又はそのLB膜からなる半導体層であり、これら
２ないし６は液晶表示装置の内、FET素子の部分11であ
る。また、７はFET素子11のドレイン電極６と接続した
電極、８は液晶層、９は透明電極、10は偏光板付きガラ
ス板である。電極７および電極９には配向処理を施して
いる。上記７ないし10は液晶表示装置の内、液晶表示の
部分12である。
示す断面図である。この図において、１は基板、２は基
板１の片側に設けられたゲート電極、３は基板１および
ゲート電極２上に設けられた絶縁膜、５は絶縁膜３上に
設けられたソース電極、６は同じく絶縁膜３上にソース
電極５と分離して設けられたドレイン電極、４は絶縁膜
3,ソース電極5,およびドレイン電極６上に設けられソー
ス電極５とドレイン電極６にそれぞれ接触するπ−共役
系高分子又はそのLB膜からなる半導体層であり、これら
２ないし６は液晶表示装置の内、FET素子の部分11であ
る。また、７はFET素子11のドレイン電極６と接続した
電極、８は液晶層、９は透明電極、10は偏光板付きガラ
ス板である。電極７および電極９には配向処理を施して
いる。上記７ないし10は液晶表示装置の内、液晶表示の
部分12である。
ここでこの発明によるFET素子および液晶表示装置に
用いる材料としては、以下に述べるものがある。
用いる材料としては、以下に述べるものがある。
基板１は絶縁性の材料であればいずれも使用可能であ
り、具体的には、ガラス，アルミナ焼結体やポリイミド
フィルム，ポリエステルフィルム，ポリエチレンフィル
ム，ポリフェニレンスルフィド膜，ポリパラキシレン膜
などの各種絶縁性プラスチックなどが使用可能である。
また、液晶表示装置の場合には基板１としては透明であ
ることが好ましい。
り、具体的には、ガラス，アルミナ焼結体やポリイミド
フィルム，ポリエステルフィルム，ポリエチレンフィル
ム，ポリフェニレンスルフィド膜，ポリパラキシレン膜
などの各種絶縁性プラスチックなどが使用可能である。
また、液晶表示装置の場合には基板１としては透明であ
ることが好ましい。
ゲート電極2,ソース電極５およびドレイン電極６とし
ては、金，白金，クロム，パラジウム，アルミニウム，
インジウム，モリブデン等の金属や、低抵抗ポリシリコ
ン，低抵抗アモルファスシリコン，錫酸化物，酸化イン
ジウム，インジウム・錫酸化物（ITO）等を用いるのが
一般的であるが、勿論これらの材料に限られる訳ではな
く、またこれらの材料を２種以上用いても差し支えな
い。ここでこれら電極を設ける方法としては、蒸着，ス
パッタリング，めっき，各種CVD成長等の方法がある。
更に導電性の有機系低分子化合物やπ−共役系高分子を
用いても差し支えない。その場合はLB法も適用可能であ
る。
ては、金，白金，クロム，パラジウム，アルミニウム，
インジウム，モリブデン等の金属や、低抵抗ポリシリコ
ン，低抵抗アモルファスシリコン，錫酸化物，酸化イン
ジウム，インジウム・錫酸化物（ITO）等を用いるのが
一般的であるが、勿論これらの材料に限られる訳ではな
く、またこれらの材料を２種以上用いても差し支えな
い。ここでこれら電極を設ける方法としては、蒸着，ス
パッタリング，めっき，各種CVD成長等の方法がある。
更に導電性の有機系低分子化合物やπ−共役系高分子を
用いても差し支えない。その場合はLB法も適用可能であ
る。
なお、第１図に示すFET素子や、第２図に示すFET素子
を駆動部とする液晶表示装置においては、ｐ型シリコン
やｎ型シリコンをゲート電極２と基板１を兼ねて用いて
もよい。この場合には、基板１を省略することができ
る。また、この場合にはｐ型シリコンやｎ型シリコンの
体積固有抵抗率は幾らでも良いが、実用上は半導体層と
して用いるπ−共役系高分子膜４のそれよりも小さいこ
とが好ましい。また、FET素子の使用目的に応じて、ゲ
ート電極２と基板１を兼ね、ステンレス板，銅板などの
導電性の板またはフィルムを用いることも可能である。
を駆動部とする液晶表示装置においては、ｐ型シリコン
やｎ型シリコンをゲート電極２と基板１を兼ねて用いて
もよい。この場合には、基板１を省略することができ
る。また、この場合にはｐ型シリコンやｎ型シリコンの
体積固有抵抗率は幾らでも良いが、実用上は半導体層と
して用いるπ−共役系高分子膜４のそれよりも小さいこ
とが好ましい。また、FET素子の使用目的に応じて、ゲ
ート電極２と基板１を兼ね、ステンレス板，銅板などの
導電性の板またはフィルムを用いることも可能である。
また絶縁膜３としては絶縁性のものであれば、無機，
有機のいずれの材料でも使用可能であり、一般的には酸
化シリコン（SiO2），窒化シリコン，酸化アルミニウ
ム，ポリエチレン，ポリエステル，ポリイミド，ポリフ
ェニレンスルフィド，ポリパラキシレン，ポリアクリロ
ニトリル，各種絶縁性LB膜等が用いられる。勿論、これ
らの材料を２つ以上併せて用いても良い。これらの絶縁
膜の作製方法としては特に制限はなく、例えばCVD法，
プラズマCVD法，プラズマ重合法，蒸着法，スピンコー
ティング法，ディッピング法，クラスターイオンビーム
蒸着法,LB法などが挙げられるがいずれも使用可能であ
る。また、ｐ型シリコンやｎ型シリコンをゲート電極２
と基板１を兼ねて用いる場合には、絶縁膜３としてはシ
リコンの熱酸化法等によって得られる酸化シリコン膜が
好んで用いられる。
有機のいずれの材料でも使用可能であり、一般的には酸
化シリコン（SiO2），窒化シリコン，酸化アルミニウ
ム，ポリエチレン，ポリエステル，ポリイミド，ポリフ
ェニレンスルフィド，ポリパラキシレン，ポリアクリロ
ニトリル，各種絶縁性LB膜等が用いられる。勿論、これ
らの材料を２つ以上併せて用いても良い。これらの絶縁
膜の作製方法としては特に制限はなく、例えばCVD法，
プラズマCVD法，プラズマ重合法，蒸着法，スピンコー
ティング法，ディッピング法，クラスターイオンビーム
蒸着法,LB法などが挙げられるがいずれも使用可能であ
る。また、ｐ型シリコンやｎ型シリコンをゲート電極２
と基板１を兼ねて用いる場合には、絶縁膜３としてはシ
リコンの熱酸化法等によって得られる酸化シリコン膜が
好んで用いられる。
液晶表示装置の内、液晶表示部12においてFET素子の
ドレイン電極６と短絡した電極７は充分な電導度を有
し、液晶に不溶であるものならばなんでも良く、金，白
金，クロム，アルミニウムなどの金属や錫酸化物，酸化
インジウム，インジウム・錫酸化物（ITO）などの透明
電極、あるいは導電性を有する有機系高分子を用いても
良い。勿論、これらの材料を２つ以上組み合わせて用い
ても良い。ガラス板10上の電極９としては錫酸化物，酸
化インジウム・錫酸化物（ITO）などの透明電極を用い
るのが一般的である。また、適度の透明度を有する導電
性有機系高分子を用いても良い。あるいはこれらの材料
を２つ以上併せて用いても良い。ただし、これら電極７
および電極９には、SiO2の斜め蒸着またはラビング等の
配向処理を施しておく必要がある。液晶層８にはゲスト
・ホスト型液晶,TN型液晶，またはスメクチックＣ相液
晶等の液晶が用いられるが、基板１においてガラスを用
い、電極７に透明電極を用いる場合には、基板１に偏光
板を取り付けることによりコントラスト比が上がる。偏
光板付きガラス板10の偏光板は偏光するものであればな
んでも良い。
ドレイン電極６と短絡した電極７は充分な電導度を有
し、液晶に不溶であるものならばなんでも良く、金，白
金，クロム，アルミニウムなどの金属や錫酸化物，酸化
インジウム，インジウム・錫酸化物（ITO）などの透明
電極、あるいは導電性を有する有機系高分子を用いても
良い。勿論、これらの材料を２つ以上組み合わせて用い
ても良い。ガラス板10上の電極９としては錫酸化物，酸
化インジウム・錫酸化物（ITO）などの透明電極を用い
るのが一般的である。また、適度の透明度を有する導電
性有機系高分子を用いても良い。あるいはこれらの材料
を２つ以上併せて用いても良い。ただし、これら電極７
および電極９には、SiO2の斜め蒸着またはラビング等の
配向処理を施しておく必要がある。液晶層８にはゲスト
・ホスト型液晶,TN型液晶，またはスメクチックＣ相液
晶等の液晶が用いられるが、基板１においてガラスを用
い、電極７に透明電極を用いる場合には、基板１に偏光
板を取り付けることによりコントラスト比が上がる。偏
光板付きガラス板10の偏光板は偏光するものであればな
んでも良い。
また、半導体層として働くπ−共役系高分子膜又はそ
のLB膜４の材料としては、そのπ−共役系高分子の前駆
体が溶剤に可溶であれば使用可能であり、２種以上を併
せて用いても良い。また前駆体のLB膜の作製には、両親
媒性を有しているものが好んで用いられる。π−共役系
高分子の前駆体が溶剤に可溶であるものの内、特に一般
式（１） （但し、R1およびR2は−H,アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で表されるπ−共役系高
分子がFET素子の特性上優れている。更に、π−共役系
高分子前駆体の合成の容易さから、R1およびR2が−Ｈの
π−共役系高分子が好んで用いられる。ここで溶剤と
は、各種有機溶媒，水、およびそれらの混合されたもの
をいう。
のLB膜４の材料としては、そのπ−共役系高分子の前駆
体が溶剤に可溶であれば使用可能であり、２種以上を併
せて用いても良い。また前駆体のLB膜の作製には、両親
媒性を有しているものが好んで用いられる。π−共役系
高分子の前駆体が溶剤に可溶であるものの内、特に一般
式（１） （但し、R1およびR2は−H,アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で表されるπ−共役系高
分子がFET素子の特性上優れている。更に、π−共役系
高分子前駆体の合成の容易さから、R1およびR2が−Ｈの
π−共役系高分子が好んで用いられる。ここで溶剤と
は、各種有機溶媒，水、およびそれらの混合されたもの
をいう。
特に前駆体のLB膜の作製には、水よりも比重が軽く、
水に溶けにくく、かつ蒸発しやすい有機溶媒が好んで用
いられる。
水に溶けにくく、かつ蒸発しやすい有機溶媒が好んで用
いられる。
次に一般式（１）において、R1およびR2が共に−Ｈで
あるπ−共役系高分子の前駆体について説明する。一般
式（１）において、R1およびR2が共に−Ｈであるπ−共
役系高分子の前駆体としては、一般式（２） （但し、R3は炭素数１〜10の炭化水素基）で表されるも
のが保存安定性の観点から好んで用いられる。ここで、
一般式（２）の中のR3としては、炭素数１〜10の炭化水
素基であればいずれも使用可能であり、例えばメチル，
エチル，プロピル，イソプロピル,n−ブチル,2−エチル
ヘキシル，シクロヘキシル基等が挙げられるが、炭素数
１〜６の炭化水素基、特にメチル、エチル基が実用上好
まれる。本発明に用いられる高分子前駆体の合成法につ
いては、特に制限はないが、以下に述べるスルホニウム
塩分解法によって得られる高分子前駆体が、安定性の上
から好ましい。
あるπ−共役系高分子の前駆体について説明する。一般
式（１）において、R1およびR2が共に−Ｈであるπ−共
役系高分子の前駆体としては、一般式（２） （但し、R3は炭素数１〜10の炭化水素基）で表されるも
のが保存安定性の観点から好んで用いられる。ここで、
一般式（２）の中のR3としては、炭素数１〜10の炭化水
素基であればいずれも使用可能であり、例えばメチル，
エチル，プロピル，イソプロピル,n−ブチル,2−エチル
ヘキシル，シクロヘキシル基等が挙げられるが、炭素数
１〜６の炭化水素基、特にメチル、エチル基が実用上好
まれる。本発明に用いられる高分子前駆体の合成法につ
いては、特に制限はないが、以下に述べるスルホニウム
塩分解法によって得られる高分子前駆体が、安定性の上
から好ましい。
一般式（２）をスルホニウム塩分解法によって得る場
合のモノマーとしては、一般式（３） （但し、R4およびR5は炭素数１〜10の炭化水素基、A-は
対イオン）で表される2,5−チェニレンジアルキルスル
ホニウム塩が用いられる。ここで一般式（３）中のR4お
よびR5としては、炭素数１〜10の炭化水素基であればい
ずれも使用可能であり、例えばメチル，エチル，プロピ
ル，イソプロピル,n−ブチル,2−エチルヘキシル，シク
ロヘキシル，ベンジル基等が挙げられるが、炭素数１〜
６の炭化水素基、特にメチル，エチル基が好んで用いら
れる。対イオンA-としては特に制限がないが、例えばハ
ロゲン，水酸基,4フッ化ホウ素，過塩素酸，カルボン
酸，スルホン酸イオン等が挙げられるが、そのなかでも
塩素，臭素等のハロゲンおよび水酸基イオンが好まし
い。
合のモノマーとしては、一般式（３） （但し、R4およびR5は炭素数１〜10の炭化水素基、A-は
対イオン）で表される2,5−チェニレンジアルキルスル
ホニウム塩が用いられる。ここで一般式（３）中のR4お
よびR5としては、炭素数１〜10の炭化水素基であればい
ずれも使用可能であり、例えばメチル，エチル，プロピ
ル，イソプロピル,n−ブチル,2−エチルヘキシル，シク
ロヘキシル，ベンジル基等が挙げられるが、炭素数１〜
６の炭化水素基、特にメチル，エチル基が好んで用いら
れる。対イオンA-としては特に制限がないが、例えばハ
ロゲン，水酸基,4フッ化ホウ素，過塩素酸，カルボン
酸，スルホン酸イオン等が挙げられるが、そのなかでも
塩素，臭素等のハロゲンおよび水酸基イオンが好まし
い。
一般式（３）を縮合重合して一般式（２）を得る場合
の溶媒としては、水，アルコール単独、並びに水および
／またはアルコールを含む混合溶媒などが用いられる。
縮合重合させる場合には、反応溶液はアルカリ溶液であ
ることが好ましく、アルカリ溶液としてはpH11以上の強
い塩基性溶液であることが好ましい。用いられるアルカ
リとしては、水酸化ナトリウム，水酸化カリウム，水酸
化カルシウム，第４級アンモニウム塩水酸化物，スルホ
ニウム塩水酸化物，強塩基性イオン交換樹脂（OH型）等
が挙げられるが、特に水酸化ナトリウム，水酸化カリウ
ム，第４級アンモニウム塩水酸化物，強塩基性イオン交
換樹脂が好んで用いられる。
の溶媒としては、水，アルコール単独、並びに水および
／またはアルコールを含む混合溶媒などが用いられる。
縮合重合させる場合には、反応溶液はアルカリ溶液であ
ることが好ましく、アルカリ溶液としてはpH11以上の強
い塩基性溶液であることが好ましい。用いられるアルカ
リとしては、水酸化ナトリウム，水酸化カリウム，水酸
化カルシウム，第４級アンモニウム塩水酸化物，スルホ
ニウム塩水酸化物，強塩基性イオン交換樹脂（OH型）等
が挙げられるが、特に水酸化ナトリウム，水酸化カリウ
ム，第４級アンモニウム塩水酸化物，強塩基性イオン交
換樹脂が好んで用いられる。
スルホニウム塩が熱、光、特に紫外線，強塩基性など
の条件下では不安定であるために、縮合重合の後、徐々
に脱スルホニウム塩化が生じ、アルコキシ基への変換が
有効に行えなくなくため、縮合重合反応は比較的低温、
即ち、℃以下、特に25℃以下、更に−10℃以下の温度で
反応を行うのが望ましい。反応時間は重合温度により適
宜決めればよく、特に限定されないが、通常10分〜50時
間の範囲にある。
の条件下では不安定であるために、縮合重合の後、徐々
に脱スルホニウム塩化が生じ、アルコキシ基への変換が
有効に行えなくなくため、縮合重合反応は比較的低温、
即ち、℃以下、特に25℃以下、更に−10℃以下の温度で
反応を行うのが望ましい。反応時間は重合温度により適
宜決めればよく、特に限定されないが、通常10分〜50時
間の範囲にある。
スルホニウム塩分解法によれば、重合後、最初にπ−
共役系高分子の前駆体はスルホニウム塩、 即ち を側鎖に有する高分子量の高分子電解質（高分子スルホ
ニウム塩）として生成するが、スルホニウム塩側鎖が溶
液中のアルコール（R3OH）と反応し、アルコールのアル
コキシ基〔（２）式中のOR3に相当する〕が側鎖とな
る。従って、用いる溶媒は上記のR3OHのアルコールを含
むことが必要である。これらのアルコールは単独または
他の溶媒と併用して用いても良い。混合して用いる溶媒
はアルコールに可溶であれば特に制限はないが、実用上
水が好んで用いられる。混合溶媒を用いるときの混合比
についてはアルコールが存在しておれば良いが、アルコ
ールは５重量パーセント以上であるのが好ましい。
共役系高分子の前駆体はスルホニウム塩、 即ち を側鎖に有する高分子量の高分子電解質（高分子スルホ
ニウム塩）として生成するが、スルホニウム塩側鎖が溶
液中のアルコール（R3OH）と反応し、アルコールのアル
コキシ基〔（２）式中のOR3に相当する〕が側鎖とな
る。従って、用いる溶媒は上記のR3OHのアルコールを含
むことが必要である。これらのアルコールは単独または
他の溶媒と併用して用いても良い。混合して用いる溶媒
はアルコールに可溶であれば特に制限はないが、実用上
水が好んで用いられる。混合溶媒を用いるときの混合比
についてはアルコールが存在しておれば良いが、アルコ
ールは５重量パーセント以上であるのが好ましい。
スルホニウム側鎖をアルコキシ基に置換する反応にお
いては、縮合重合後アルコールを含む溶媒中で縮合重合
温度より高くすることで、有効にスルホニウム側鎖をア
ルコキシ基に置換させることができる。重合の溶媒が上
記アルコールを含む場合、重合に引き続いてアルコキシ
基の置換反応を行わせることができる。一方、重合の溶
媒が水などで、アルコールを含まない場合には、重合後
アルコールを混合して同様に行うことができる。アルコ
ール基への置換反応では、反応速度の観点から０℃から
50℃が好ましく、０℃から25℃がより好ましい。アルコ
キシ基を側鎖に有する高分子は、一般的に用いた混合溶
媒に不溶であるので、反応の進行と共に沈澱する。従っ
て反応時間は沈澱が充分生じるまで行うのが効果てきで
あり、15分以上が好ましいが、収量の観点からは１時間
以上が好ましい。このようにして側鎖にアルコキシ基を
有するπ−共役系高分子前駆体は沈澱生成物をろ過する
ことによって分離される。
いては、縮合重合後アルコールを含む溶媒中で縮合重合
温度より高くすることで、有効にスルホニウム側鎖をア
ルコキシ基に置換させることができる。重合の溶媒が上
記アルコールを含む場合、重合に引き続いてアルコキシ
基の置換反応を行わせることができる。一方、重合の溶
媒が水などで、アルコールを含まない場合には、重合後
アルコールを混合して同様に行うことができる。アルコ
ール基への置換反応では、反応速度の観点から０℃から
50℃が好ましく、０℃から25℃がより好ましい。アルコ
キシ基を側鎖に有する高分子は、一般的に用いた混合溶
媒に不溶であるので、反応の進行と共に沈澱する。従っ
て反応時間は沈澱が充分生じるまで行うのが効果てきで
あり、15分以上が好ましいが、収量の観点からは１時間
以上が好ましい。このようにして側鎖にアルコキシ基を
有するπ−共役系高分子前駆体は沈澱生成物をろ過する
ことによって分離される。
塗布性の高いπ−共役系高分子前駆体を得るために
は、分子量が充分大きいことが好ましく、少なくとも一
般式（２）のπ−共役系高分子前駆体の繰り返し単位ｎ
を10以上、好ましくは20ないし50000を有するもの、例
えば分画分子量3500以上の透析膜による透析処理で透析
されない分子量を有するようなものが効果的に用いられ
る。
は、分子量が充分大きいことが好ましく、少なくとも一
般式（２）のπ−共役系高分子前駆体の繰り返し単位ｎ
を10以上、好ましくは20ないし50000を有するもの、例
えば分画分子量3500以上の透析膜による透析処理で透析
されない分子量を有するようなものが効果的に用いられ
る。
一般式（２）でしめされるアルコキシ基などの脱離基
を側鎖に有するπ−共役系高分子前駆体は溶解性に優
れ、多くの有機溶媒に可溶であり、これらの有機溶媒と
してはジメチルホルムアミド，ジメチルアセトアミド，
ジメチルスルホキシド，ジオキサン，クロロホルム，テ
トラヒドロフラン等が挙げられる。
を側鎖に有するπ−共役系高分子前駆体は溶解性に優
れ、多くの有機溶媒に可溶であり、これらの有機溶媒と
してはジメチルホルムアミド，ジメチルアセトアミド，
ジメチルスルホキシド，ジオキサン，クロロホルム，テ
トラヒドロフラン等が挙げられる。
又前駆体のLB膜の作製には、水よりも比重が軽く、水
に溶けにくく、かつ蒸発しやすい有機溶媒が好ましい。
に溶けにくく、かつ蒸発しやすい有機溶媒が好ましい。
本発明において用いられるπ−共役系高分子前駆体薄
膜を得る方法としては、溶剤に溶かしたπ−共役系高分
子前駆体溶液を用いて、スピンコート法，キャスト法，
ディッピング法，パーコート法，ロールコート法等が用
いられる。その後、溶剤を蒸発させてπ−共役系高分子
前駆体薄膜を得、このπ−共役系高分子前駆体薄膜を加
熱することによって半導体をして働くπ−共役系高分子
膜を得る。π−共役系高分子前駆体薄膜を加熱すること
によって、π−共役系高分子膜にするときの加熱条件と
しては特に制限がないが、実用上200℃以上、300℃以下
で、不活性気体雰囲気下で行うことが望ましい。勿論、
200℃以下の加熱においても、π−共役系高分子前駆体
薄膜をπ−共役系高分子膜にすることは可能である。ま
た、HClやHBrなどのプロトン酸を含む不活性気体雰囲気
下で加熱すると、π−共役系高分子前駆体薄膜からπ−
共役系高分子薄膜への変換がスムーズに進む場合が多
い。
膜を得る方法としては、溶剤に溶かしたπ−共役系高分
子前駆体溶液を用いて、スピンコート法，キャスト法，
ディッピング法，パーコート法，ロールコート法等が用
いられる。その後、溶剤を蒸発させてπ−共役系高分子
前駆体薄膜を得、このπ−共役系高分子前駆体薄膜を加
熱することによって半導体をして働くπ−共役系高分子
膜を得る。π−共役系高分子前駆体薄膜を加熱すること
によって、π−共役系高分子膜にするときの加熱条件と
しては特に制限がないが、実用上200℃以上、300℃以下
で、不活性気体雰囲気下で行うことが望ましい。勿論、
200℃以下の加熱においても、π−共役系高分子前駆体
薄膜をπ−共役系高分子膜にすることは可能である。ま
た、HClやHBrなどのプロトン酸を含む不活性気体雰囲気
下で加熱すると、π−共役系高分子前駆体薄膜からπ−
共役系高分子薄膜への変換がスムーズに進む場合が多
い。
一方本発明において用いられるπ−共役系高分子前駆
体のLB膜を得る方法としては、純粋または塩の水溶液等
をサブフェイズとし溶剤に溶かしたπ−共役系高分子前
駆体溶液を展開液として用いて、Kuhn型トラフを用いた
垂直浸漬法，水平付着法，およびムービングウォール型
トラフを用いたLB膜作製法等によるLB法を用い、基板に
堆積する。その後、水分を蒸発させて乾燥したπ−共役
系高分子前駆体のLB膜を得、このπ−共役系高分子前駆
体のLB膜を加熱することによって半導体として働くπ−
共役系高分子のLB膜を得る。π−共役系高分子前駆体の
LB膜を加熱することによって、π−共役系高分子のLE膜
にするときの加熱条件としては特に制限はないが、実用
上200℃以上、300℃以下で、不活性気体雰囲気下で行う
ことが望ましい。勿論、200℃以下の加熱においても、
π−共役系高分子前駆体のLB膜をπ−共役系高分子のLB
膜にすることは可能である。また、HClやHBrなどのプロ
トン酸を含む不活性気体雰囲気下で加熱すると、π−共
役系高分子前駆体のLB膜からπ−共役系高分子のLB膜へ
の変換がスムーズに進む場合が多い。
体のLB膜を得る方法としては、純粋または塩の水溶液等
をサブフェイズとし溶剤に溶かしたπ−共役系高分子前
駆体溶液を展開液として用いて、Kuhn型トラフを用いた
垂直浸漬法，水平付着法，およびムービングウォール型
トラフを用いたLB膜作製法等によるLB法を用い、基板に
堆積する。その後、水分を蒸発させて乾燥したπ−共役
系高分子前駆体のLB膜を得、このπ−共役系高分子前駆
体のLB膜を加熱することによって半導体として働くπ−
共役系高分子のLB膜を得る。π−共役系高分子前駆体の
LB膜を加熱することによって、π−共役系高分子のLE膜
にするときの加熱条件としては特に制限はないが、実用
上200℃以上、300℃以下で、不活性気体雰囲気下で行う
ことが望ましい。勿論、200℃以下の加熱においても、
π−共役系高分子前駆体のLB膜をπ−共役系高分子のLB
膜にすることは可能である。また、HClやHBrなどのプロ
トン酸を含む不活性気体雰囲気下で加熱すると、π−共
役系高分子前駆体のLB膜からπ−共役系高分子のLB膜へ
の変換がスムーズに進む場合が多い。
なお前駆体のLB膜の作製上、π−共役系高分子の前駆
体が溶剤可溶であっても、充分な両親媒性を有していな
い場合には、これをステアリン酸やアラキジン酸などの
良好な両親媒性化合物と混合して調整した展開液を用い
てLB膜を作製することが可能である。またサブフェイズ
上の両親媒性化合物の単分子膜に上記π−共役系高分子
の前駆体を吸着させてLB膜を作製することが可能であ
る。
体が溶剤可溶であっても、充分な両親媒性を有していな
い場合には、これをステアリン酸やアラキジン酸などの
良好な両親媒性化合物と混合して調整した展開液を用い
てLB膜を作製することが可能である。またサブフェイズ
上の両親媒性化合物の単分子膜に上記π−共役系高分子
の前駆体を吸着させてLB膜を作製することが可能であ
る。
このように、π−共役系高分子膜を、従来の電解重合
等のように直接π−共役系高分子膜又はそのLB膜を作る
のではなく、最初に溶剤可溶なπ−共役系高分子前駆体
を用いて高分子前駆体膜又はそのLB膜を作製し、これを
π−共役系高分子膜又はそのLB膜に変えるようにすれ
ば、π−共役系高分子膜又はそのLB膜を大面積基板上に
均一に作製することが容易となる。
等のように直接π−共役系高分子膜又はそのLB膜を作る
のではなく、最初に溶剤可溶なπ−共役系高分子前駆体
を用いて高分子前駆体膜又はそのLB膜を作製し、これを
π−共役系高分子膜又はそのLB膜に変えるようにすれ
ば、π−共役系高分子膜又はそのLB膜を大面積基板上に
均一に作製することが容易となる。
π−共役系高分子は、ドーピング処理を施さなくても
電導度は低いものの、一般的には半導体としての性質を
示すものは多い。しかし、FET素子の特性の向上のため
に、しばしばドーピング処理が行われる。このドーピン
グの方法としては化学的方法と物理的方法がある。（工
業材料,34巻，第４号,55頁,1986年）。前者には気相
からのドーピング，液相からのドーピング，電気化
学的ドーピング，光開始ドーピング等の方法があり、
後者ではイオン法入法があり、いずれも使用可能であ
る。
電導度は低いものの、一般的には半導体としての性質を
示すものは多い。しかし、FET素子の特性の向上のため
に、しばしばドーピング処理が行われる。このドーピン
グの方法としては化学的方法と物理的方法がある。（工
業材料,34巻，第４号,55頁,1986年）。前者には気相
からのドーピング，液相からのドーピング，電気化
学的ドーピング，光開始ドーピング等の方法があり、
後者ではイオン法入法があり、いずれも使用可能であ
る。
次に、第３図と第４図はそれぞれ本発明によるFET素
子の他の実施例を示す断面図で、13は第３図ではπ−共
役系高分子膜４上に積層し、第４図では基板１とゲート
電極２上に積層したもので、それぞれπ−共役系高分子
膜４の前駆体膜からπ−共役系高分子膜への変換反応を
促進させる酸供与膜である。第３図において、π−共役
系高分子膜４と酸供与膜13の位置を交換し、すなわち絶
縁膜３、ソース電極５とドレイン電極６上に酸供与膜13
を積層し、酸供与膜13上にπ−共役系高分子膜を積層し
た構成としても、作製されたFET素子はゲート電圧の印
加により、ソース・ドレイン電流を制御することができ
る。
子の他の実施例を示す断面図で、13は第３図ではπ−共
役系高分子膜４上に積層し、第４図では基板１とゲート
電極２上に積層したもので、それぞれπ−共役系高分子
膜４の前駆体膜からπ−共役系高分子膜への変換反応を
促進させる酸供与膜である。第３図において、π−共役
系高分子膜４と酸供与膜13の位置を交換し、すなわち絶
縁膜３、ソース電極５とドレイン電極６上に酸供与膜13
を積層し、酸供与膜13上にπ−共役系高分子膜を積層し
た構成としても、作製されたFET素子はゲート電圧の印
加により、ソース・ドレイン電流を制御することができ
る。
第５図は本発明による液晶表示装置の他の実施例を示
す断面図で、13はπ−共役系高分子膜４上に積層し、π
−共役高分子４の前駆体膜からπ−共役系高分子への変
換反応を促進させる酸供与膜である。
す断面図で、13はπ−共役系高分子膜４上に積層し、π
−共役高分子４の前駆体膜からπ−共役系高分子への変
換反応を促進させる酸供与膜である。
第３図，第４図及び第５図におけるその他の部分は、
上述した第１図及び第２図の相当部分と同様なものであ
り、作製法も同様である。
上述した第１図及び第２図の相当部分と同様なものであ
り、作製法も同様である。
酸供与層13は、π−共役系高分子前駆体からπ−共役
系高分子４への変換反応を促進させるための酸を供与す
るものであれば良く、特に制限はない。
系高分子４への変換反応を促進させるための酸を供与す
るものであれば良く、特に制限はない。
但し、FET素子特性上、酸供与膜自体は絶縁体である
方が望ましい。例えば、ポリイミドフィルム，ポリエス
テルフィルム，ポリエチレンフィルム，ポリフェニレン
スルフィドフィルム，ポリパラキシレンフィルム等を用
いた酸含浸高分子膜、ルイス酸・アミン錯体，第三アミ
ン類，ルイス酸ジアゾニウム塩，ルイス酸ジアリルイオ
ドニウム塩，ルイス酸スルホニウム塩等の酸発生剤を含
有した上記高分子膜,p−キシリレン−ビス（スルホニウ
ム ハロゲナイド）あるいはその誘導体等反応により容
易に酸を脱離する膜等があげられる。酸供与膜を得る方
法としては特に制限はないが、例えばCVD法、プラズマC
VD法、プラズマ重合法、蒸着法、クラスターイオンビー
ム蒸着法、有機分子線エピタキシャル成長法、スピンコ
ーティング法、ディッピング法、LB法などが挙げられる
がいずれも使用可能である。
方が望ましい。例えば、ポリイミドフィルム，ポリエス
テルフィルム，ポリエチレンフィルム，ポリフェニレン
スルフィドフィルム，ポリパラキシレンフィルム等を用
いた酸含浸高分子膜、ルイス酸・アミン錯体，第三アミ
ン類，ルイス酸ジアゾニウム塩，ルイス酸ジアリルイオ
ドニウム塩，ルイス酸スルホニウム塩等の酸発生剤を含
有した上記高分子膜,p−キシリレン−ビス（スルホニウ
ム ハロゲナイド）あるいはその誘導体等反応により容
易に酸を脱離する膜等があげられる。酸供与膜を得る方
法としては特に制限はないが、例えばCVD法、プラズマC
VD法、プラズマ重合法、蒸着法、クラスターイオンビー
ム蒸着法、有機分子線エピタキシャル成長法、スピンコ
ーティング法、ディッピング法、LB法などが挙げられる
がいずれも使用可能である。
以下、一例として、一般式（１）で表されるπ−共役
系高分子を半導体層に用い、一般式（４） （但し、R6は、−H,アルキル基，アルコキシ基の内の一
種、ｎは10以上の整数）で表されるπ−共役系高分子を
酸供与膜に用いたものについて説明する。一般式（４）
は、一般式（５） （但し、R6は、−H,アルキル基，アルコキシ基の内一
種,R7及びR8は炭素数１〜10の炭化水素基、X-はBr,Cl等
のハロゲン、ｎは10以上の整数）で表されるπ−共役系
高分子前駆体を有する。一般式（５）は水溶性であり、
スピンコート法、キャスト性、ディッピング法、バーコ
ート法、ロールコート法等を用いて、容易に膜を形成で
きる。したがって半導体層となるπ−共役系高分子薄膜
前駆体（一般式（２））と酸供与膜となるπ−共役系高
分子前駆体膜（一般式（５））からなる積層膜を得る方
法としては特に制限はないが、溶剤に溶かしたπ−共役
系高分子前駆体溶液を用いて、スピンコート法，キャス
ト法，ディッピング法，バーコート法，ロールコート法
等により半導体となるπ−共役高分子前駆体膜（一般式
（２））を得、溶剤を蒸発させた後、上記同様の手法に
より酸供与膜（一般式（５））を積層するのがFET素子
作製上好ましい。あるいは上記のごとく酸供与膜（一般
式（５））を得た後に、溶剤に溶かしたπ−共役系高分
子前駆体溶液を用いて、スピンコート法，キャスト法，
ディッピング法，バーコート法，ロールコート法等によ
り半導体層となるπ−共役系高分子前駆体膜（一般式
（２））を得、積層膜としてもよい。もちろん、上記積
層は繰り返し行っても構わない。その後、上記のごとく
得られた積層膜を加熱することによって、半導体として
働くπ−共役系高分子膜（一般式（１））と絶縁膜（一
般式（４））の積層膜を得る。π−共役系高分子前駆体
薄膜（一般式（２））と酸供与膜（一般式（５））から
なる積層膜を加熱することによって、π−共役系高分子
膜（一般式（１））と絶縁膜（一般式（４））からなる
積層膜を得る加熱条件としては特に制限はないが、実用
上100℃以上、300℃以下で、不活性気体雰囲気下で行う
事が望ましい。
系高分子を半導体層に用い、一般式（４） （但し、R6は、−H,アルキル基，アルコキシ基の内の一
種、ｎは10以上の整数）で表されるπ−共役系高分子を
酸供与膜に用いたものについて説明する。一般式（４）
は、一般式（５） （但し、R6は、−H,アルキル基，アルコキシ基の内一
種,R7及びR8は炭素数１〜10の炭化水素基、X-はBr,Cl等
のハロゲン、ｎは10以上の整数）で表されるπ−共役系
高分子前駆体を有する。一般式（５）は水溶性であり、
スピンコート法、キャスト性、ディッピング法、バーコ
ート法、ロールコート法等を用いて、容易に膜を形成で
きる。したがって半導体層となるπ−共役系高分子薄膜
前駆体（一般式（２））と酸供与膜となるπ−共役系高
分子前駆体膜（一般式（５））からなる積層膜を得る方
法としては特に制限はないが、溶剤に溶かしたπ−共役
系高分子前駆体溶液を用いて、スピンコート法，キャス
ト法，ディッピング法，バーコート法，ロールコート法
等により半導体となるπ−共役高分子前駆体膜（一般式
（２））を得、溶剤を蒸発させた後、上記同様の手法に
より酸供与膜（一般式（５））を積層するのがFET素子
作製上好ましい。あるいは上記のごとく酸供与膜（一般
式（５））を得た後に、溶剤に溶かしたπ−共役系高分
子前駆体溶液を用いて、スピンコート法，キャスト法，
ディッピング法，バーコート法，ロールコート法等によ
り半導体層となるπ−共役系高分子前駆体膜（一般式
（２））を得、積層膜としてもよい。もちろん、上記積
層は繰り返し行っても構わない。その後、上記のごとく
得られた積層膜を加熱することによって、半導体として
働くπ−共役系高分子膜（一般式（１））と絶縁膜（一
般式（４））の積層膜を得る。π−共役系高分子前駆体
薄膜（一般式（２））と酸供与膜（一般式（５））から
なる積層膜を加熱することによって、π−共役系高分子
膜（一般式（１））と絶縁膜（一般式（４））からなる
積層膜を得る加熱条件としては特に制限はないが、実用
上100℃以上、300℃以下で、不活性気体雰囲気下で行う
事が望ましい。
上記のように酸供与膜としてπ−共役系前駆体膜（一
般式（５））を用いたときの酸供与法について説明す
る。酸供与層であるπ−共役系高分子前駆体膜（一般式
（５））は、加熱により、π−共役系高分子（一般式
（４））へ変換し、その際に、スルホニウム 及び酸（HX）を脱離する。この脱離した酸が、半導体層
となるπ−共役系高分子前駆体膜（一般式（２））へ拡
散することにより酸が供与される。
般式（５））を用いたときの酸供与法について説明す
る。酸供与層であるπ−共役系高分子前駆体膜（一般式
（５））は、加熱により、π−共役系高分子（一般式
（４））へ変換し、その際に、スルホニウム 及び酸（HX）を脱離する。この脱離した酸が、半導体層
となるπ−共役系高分子前駆体膜（一般式（２））へ拡
散することにより酸が供与される。
なお、酸供与膜のうち、絶縁体のものは、FET素子に
おいて、酸供与膜とゲート絶縁膜を兼ねることができる
（第４図）。この場合は、FET素子作製プロセスを簡略
化できる。
おいて、酸供与膜とゲート絶縁膜を兼ねることができる
（第４図）。この場合は、FET素子作製プロセスを簡略
化できる。
上記のように構成されたFET素子並びにこのFET素子を
駆動素子とする液晶表示装置の動作機構について、液晶
表示装置の動作機構を述べることによって説明する。
駆動素子とする液晶表示装置の動作機構について、液晶
表示装置の動作機構を述べることによって説明する。
動作機構については未だ不明の点が多いが、π−共役
系高分子膜又はそのLB膜４と絶縁膜３の界面において、
π−共役系高分子膜４又はそのLB膜側に形成した空乏層
の幅がゲート電極２とソース電極５との間にかけた電圧
で制御され、実効的なキャリヤーのチャネル断面積が変
化するためにソース電極５とドレイン電極６の間を流れ
る電流が変化すると考えられる。このとき、π−共役系
高分子膜４又はそのLB膜として電導度の低いｐ型半導体
性しか持たせていない場合には、ゲート電極２としては
金属電極以外にｐ型シリコンやｎ型シリコン、あるいは
導電性を有する有機系高分子などの電導度の高い材料を
用いても、π−共役系高分子膜４又はそのLB膜中に充分
大きな幅の空乏層が形成されて電界効果が現れると考え
られる。
系高分子膜又はそのLB膜４と絶縁膜３の界面において、
π−共役系高分子膜４又はそのLB膜側に形成した空乏層
の幅がゲート電極２とソース電極５との間にかけた電圧
で制御され、実効的なキャリヤーのチャネル断面積が変
化するためにソース電極５とドレイン電極６の間を流れ
る電流が変化すると考えられる。このとき、π−共役系
高分子膜４又はそのLB膜として電導度の低いｐ型半導体
性しか持たせていない場合には、ゲート電極２としては
金属電極以外にｐ型シリコンやｎ型シリコン、あるいは
導電性を有する有機系高分子などの電導度の高い材料を
用いても、π−共役系高分子膜４又はそのLB膜中に充分
大きな幅の空乏層が形成されて電界効果が現れると考え
られる。
本発明の液晶表示装置において、上記FET素子部11と
液晶表示部12は直列に接続されている。π−共役系高分
子膜４又はそのLB膜がｐ型半導体性を示す場合には、ソ
ース電極５を基準として透明電極９に負電圧を印加して
おき、ゲート電極２に負電圧を印加すると、液晶８が点
灯することになる。これは上述したように、FET素子の
ソース・ドレイン電極間の抵抗がゲート電極２への負電
圧印加により減少し、液晶表示部12に電圧がかかるため
であると考えられる。一方、ソース電極５を基準として
透明電極９に負電圧を印加したままゲート電圧を切る
と、液晶８は点灯しなくなる。これはFET素子のソース
・ドレイン電極間の抵抗が大きくなり、液晶表示部12に
電圧がかからなくなるためであると考えられる。以上の
ように、本発明の液晶表示装置では、付属させたFET素
子に印加するゲート電圧を変えることにより、液晶表示
部12の駆動を制御できる。
液晶表示部12は直列に接続されている。π−共役系高分
子膜４又はそのLB膜がｐ型半導体性を示す場合には、ソ
ース電極５を基準として透明電極９に負電圧を印加して
おき、ゲート電極２に負電圧を印加すると、液晶８が点
灯することになる。これは上述したように、FET素子の
ソース・ドレイン電極間の抵抗がゲート電極２への負電
圧印加により減少し、液晶表示部12に電圧がかかるため
であると考えられる。一方、ソース電極５を基準として
透明電極９に負電圧を印加したままゲート電圧を切る
と、液晶８は点灯しなくなる。これはFET素子のソース
・ドレイン電極間の抵抗が大きくなり、液晶表示部12に
電圧がかからなくなるためであると考えられる。以上の
ように、本発明の液晶表示装置では、付属させたFET素
子に印加するゲート電圧を変えることにより、液晶表示
部12の駆動を制御できる。
なお、第２図では基板１上にゲート電極２が設けられ
ているが、逆に、基板上にπ−共役系高分子膜又はLB膜
を設け、その上にソース電極及びそのソース電極と分離
してドレイン電極を設け、上記ソース電極及びドレイン
電極との間に絶縁膜を介在させて、絶縁膜上にゲート電
極を設けても良い。また、基板上にゲート電極を設け、
絶縁膜を介在させて、その上にπ−共役系高分子膜又は
LB膜を設け、更にその上にソース電極及びこのソース電
極と分離してドレイン電極を設けても良い。あるいはま
た、基板上にソース電極及びこのソース電極と分離して
ドレイン電極を設け、この上にπ−共役系高分子膜又は
LB膜を設け、更に絶縁膜を介在させてゲート電極を設け
ても良い。
ているが、逆に、基板上にπ−共役系高分子膜又はLB膜
を設け、その上にソース電極及びそのソース電極と分離
してドレイン電極を設け、上記ソース電極及びドレイン
電極との間に絶縁膜を介在させて、絶縁膜上にゲート電
極を設けても良い。また、基板上にゲート電極を設け、
絶縁膜を介在させて、その上にπ−共役系高分子膜又は
LB膜を設け、更にその上にソース電極及びこのソース電
極と分離してドレイン電極を設けても良い。あるいはま
た、基板上にソース電極及びこのソース電極と分離して
ドレイン電極を設け、この上にπ−共役系高分子膜又は
LB膜を設け、更に絶縁膜を介在させてゲート電極を設け
ても良い。
また第３図では半導体層となるπ−共役系高分子膜４
の上に酸供与膜13が設けられているが、逆に、基板１上
にゲート電極２を設け、絶縁膜３を介在させて、その上
にソース電極５及びドレイン電極６を設け、その上に酸
供与膜13を設け、その上に半導体層であるπ−共役系高
分子膜４を設けてもよい。あるいはまた、第４図に示す
ように、基板１上にゲート電極２を設け、その上に酸供
与層13を設けその上にソース電極５及びドレイン電極６
設け、さらにその上に半導体層であるπ−共役系高分子
膜４を設け、酸供与膜13とゲート絶縁膜３を兼ねて使用
してもよい。あるいはまた、基板１上にゲート電極２を
設け、その上に絶縁膜３を兼ねた酸供与層13を設け、そ
の上に半導体層であるπ−共役系高分子膜４を設け、そ
の上にソース電極５及びドレイン電極６を設けてもよ
い。
の上に酸供与膜13が設けられているが、逆に、基板１上
にゲート電極２を設け、絶縁膜３を介在させて、その上
にソース電極５及びドレイン電極６を設け、その上に酸
供与膜13を設け、その上に半導体層であるπ−共役系高
分子膜４を設けてもよい。あるいはまた、第４図に示す
ように、基板１上にゲート電極２を設け、その上に酸供
与層13を設けその上にソース電極５及びドレイン電極６
設け、さらにその上に半導体層であるπ−共役系高分子
膜４を設け、酸供与膜13とゲート絶縁膜３を兼ねて使用
してもよい。あるいはまた、基板１上にゲート電極２を
設け、その上に絶縁膜３を兼ねた酸供与層13を設け、そ
の上に半導体層であるπ−共役系高分子膜４を設け、そ
の上にソース電極５及びドレイン電極６を設けてもよ
い。
あるいはまだ基板１上にゲート電極２を設け、絶縁膜
３を介在させて、その上にπ−共役系高分子膜４を設
け、その上に酸供与膜13設け、更にその上にソース電極
５及びドレイン電極６を設けても良い。或はまた基板１
上にソース電極５及びドレイン電極６を設け、この上に
π−共役系高分子膜４を設け、さらに酸供与膜13を兼ね
た絶縁膜３を介在させて、その上にゲート電極２を設け
ても良い。
３を介在させて、その上にπ−共役系高分子膜４を設
け、その上に酸供与膜13設け、更にその上にソース電極
５及びドレイン電極６を設けても良い。或はまた基板１
上にソース電極５及びドレイン電極６を設け、この上に
π−共役系高分子膜４を設け、さらに酸供与膜13を兼ね
た絶縁膜３を介在させて、その上にゲート電極２を設け
ても良い。
また、第２図及び第５図の例ではFET素子部11と液晶
表示部12を同一基板上に作製したが、これらを別々の基
板上に作製した後接続しても良い。
表示部12を同一基板上に作製したが、これらを別々の基
板上に作製した後接続しても良い。
以下具体的な実施例にて本発明を詳細に説明するが、
これによって本発明を限定するものではない。
これによって本発明を限定するものではない。
実施例１ 抵抗率が４〜８Ωcmである３インチｎ型シリコン板を
酸素気流中で加熱し、厚さ3000Åの酸化シリコン膜で被
覆した。次に、片側の酸化シリコン膜上に通常の真空蒸
着法，フォトリングラフィー技術，及びエッチング技術
を用いて、厚さ200Åのクロムを下地とする厚さ300Åの
金電極を５対設けた。この５対の金電極は、FET素子に
おいてソース電極とドレイン電極として働く。ここで一
対の金電極の幅、即ちチャネル幅は2mmであり、両電極
の間隔、即ちチャネル長は６μｍであるようにした。こ
のようにして作製した基板を以下FET素子基板と呼ぶ。
酸素気流中で加熱し、厚さ3000Åの酸化シリコン膜で被
覆した。次に、片側の酸化シリコン膜上に通常の真空蒸
着法，フォトリングラフィー技術，及びエッチング技術
を用いて、厚さ200Åのクロムを下地とする厚さ300Åの
金電極を５対設けた。この５対の金電極は、FET素子に
おいてソース電極とドレイン電極として働く。ここで一
対の金電極の幅、即ちチャネル幅は2mmであり、両電極
の間隔、即ちチャネル長は６μｍであるようにした。こ
のようにして作製した基板を以下FET素子基板と呼ぶ。
上記FET素子基板の温度及び雰囲気温度を約60℃に設
定し、次の化学構造からなるポリ（2, ５−チェニレンビニレン）前駆体の約2wt％ジメチルホ
ルムアミド（DMF）溶液を用いて、スピンコート法にて
前駆体フィルムをFET素子基板上に得た。このとき、ス
ピナーの回転数は毎分2000回転とした。得られた前駆体
フィルムの膜厚は、約800Åであった。
定し、次の化学構造からなるポリ（2, ５−チェニレンビニレン）前駆体の約2wt％ジメチルホ
ルムアミド（DMF）溶液を用いて、スピンコート法にて
前駆体フィルムをFET素子基板上に得た。このとき、ス
ピナーの回転数は毎分2000回転とした。得られた前駆体
フィルムの膜厚は、約800Åであった。
次に、ポリ（2,5−チェニレンビニレン）前駆体フィ
ルムで被覆したFET素子基板を赤外線イメージ炉にて、
約２時間、窒素気流下、270℃の条件で加熱した。この
結果、前駆体フィルムの色は、淡黄色から褐色に変わっ
た。上記加熱処理によって、ポリ（2,5チェニレンビニ
レン）前駆体フィルムはポリ（2,5−チェニレンビニレ
ン）フィルムへと変わり、これに伴い、赤外線吸収スペ
クトルにおいて、1590cm-1に に基づく吸収が現れた。
ルムで被覆したFET素子基板を赤外線イメージ炉にて、
約２時間、窒素気流下、270℃の条件で加熱した。この
結果、前駆体フィルムの色は、淡黄色から褐色に変わっ
た。上記加熱処理によって、ポリ（2,5チェニレンビニ
レン）前駆体フィルムはポリ（2,5−チェニレンビニレ
ン）フィルムへと変わり、これに伴い、赤外線吸収スペ
クトルにおいて、1590cm-1に に基づく吸収が現れた。
次に、上記のようにして得られたフィルムで被覆した
FET素子基板の他面の酸化シリコン膜を機械的に剥離し
て、裸のシリコン表面にガリウムとインジウムの合金を
塗布してオーミック接触を取った。
FET素子基板の他面の酸化シリコン膜を機械的に剥離し
て、裸のシリコン表面にガリウムとインジウムの合金を
塗布してオーミック接触を取った。
以上のようにして、シリコン板自体が５個のFET素子
の共通ゲート電極として働き、シリコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第１図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体膜から得られたポリ（2,5−チェニレンビニレ
ン）膜、５及び６はそれぞれソース及びドレイン電極と
して働く金膜である。
の共通ゲート電極として働き、シリコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第１図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体膜から得られたポリ（2,5−チェニレンビニレ
ン）膜、５及び６はそれぞれソース及びドレイン電極と
して働く金膜である。
実施例２ 実施例１で作製したFET素子基板を用いる。サブフェ
イズ（水）の温度を約20℃に設定し、次の化学構造から
なるポリ（2, ５−チェニレンビニレン）前駆体の約2wt％ジメチルホ
ルムアミド（DMF）溶液0.5mlとクロロホルム9.5mlを混
合した溶液を展開液として用いて、Kuhn型トラフによる
垂直浸漬法にて前駆体のLB膜を上記FET素子基板上を得
た。このとき表面圧πは20mN/mとした。得られた前駆体
LB膜の層数は、100層であった。
イズ（水）の温度を約20℃に設定し、次の化学構造から
なるポリ（2, ５−チェニレンビニレン）前駆体の約2wt％ジメチルホ
ルムアミド（DMF）溶液0.5mlとクロロホルム9.5mlを混
合した溶液を展開液として用いて、Kuhn型トラフによる
垂直浸漬法にて前駆体のLB膜を上記FET素子基板上を得
た。このとき表面圧πは20mN/mとした。得られた前駆体
LB膜の層数は、100層であった。
次に、ポリ（2,5−チェニレンビニレン）前駆体のLB
膜で被覆したFET素子基板を赤外線イメージ炉にて、約
２時間、窒素気流下、210℃の条件で加熱処理した。こ
の結果、前駆体LB膜の色は、淡黄色から褐色に変わっ
た。上記加熱処理によって、ポリ（2,5−チェニレンビ
ニレン）前駆体のLB膜はポリ（2,5−チェニレンビニレ
ン）のLB膜へと変わり、これに伴い、赤外線吸収スペク
トルにおいて、1590cm-1に に基づく吸収が現れた。
膜で被覆したFET素子基板を赤外線イメージ炉にて、約
２時間、窒素気流下、210℃の条件で加熱処理した。こ
の結果、前駆体LB膜の色は、淡黄色から褐色に変わっ
た。上記加熱処理によって、ポリ（2,5−チェニレンビ
ニレン）前駆体のLB膜はポリ（2,5−チェニレンビニレ
ン）のLB膜へと変わり、これに伴い、赤外線吸収スペク
トルにおいて、1590cm-1に に基づく吸収が現れた。
次に、上記のようにして得られたLB膜で被覆したFET
素子基板の他面の酸化シリコン膜を機械的に剥離して、
裸のシリコン表面にガリウムとインジウムの合金を塗布
してオーミック接触を取った。
素子基板の他面の酸化シリコン膜を機械的に剥離して、
裸のシリコン表面にガリウムとインジウムの合金を塗布
してオーミック接触を取った。
以上のようにして、シリコン板自体が５個のFET素子
の共通ゲート電極として働き、シレコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第１図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体のLB膜から得られたポリ（2,5−チェニレンビニ
レン）のLB膜、５及び６はそれぞれソース及びドレイン
電極として働く金膜である。
の共通ゲート電極として働き、シレコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第１図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体のLB膜から得られたポリ（2,5−チェニレンビニ
レン）のLB膜、５及び６はそれぞれソース及びドレイン
電極として働く金膜である。
実施例３ 第１図に示す構造のFET素子を得るための、実施例２
とは異なる加熱処理を用いた他の実施例を以下に示す。
とは異なる加熱処理を用いた他の実施例を以下に示す。
実施例２と同様にして、LB法により、FET素子基板上
にポリ（2,5−チェニレンビニレン）のLB膜（100層）を
得た。ただし、この実施例ではFET素子基板上の金電極
を厚さ200Åのクロムを下地とする厚さ300Åの白金電極
に代えている。
にポリ（2,5−チェニレンビニレン）のLB膜（100層）を
得た。ただし、この実施例ではFET素子基板上の金電極
を厚さ200Åのクロムを下地とする厚さ300Åの白金電極
に代えている。
次に、ポリ（2,5−チェニレンビニレン）前駆体のLB
膜で被覆したFET素子基板を赤外線イメージ炉にて、約
1.5時間、塩化水素ガスを含む窒素気流下、90℃の条件
で加熱処理した。この結果、前駆体LB膜の色は、淡黄色
から金属光沢を帯びた暗紫色に変わった。上記加熱処理
によって、ポリ（2,5−チェニレンビニレン）前駆体のL
B膜はポリ（2,5−チェニレンビニレン）のLB膜へと完全
に変化した。これに伴い、赤外線吸収スペクトルにおい
て、1590cm-1に に基づく吸収が現れ、1099cm-1のＣ−Ｏ−Ｃに基づ
くと思われる吸収が消失した。
膜で被覆したFET素子基板を赤外線イメージ炉にて、約
1.5時間、塩化水素ガスを含む窒素気流下、90℃の条件
で加熱処理した。この結果、前駆体LB膜の色は、淡黄色
から金属光沢を帯びた暗紫色に変わった。上記加熱処理
によって、ポリ（2,5−チェニレンビニレン）前駆体のL
B膜はポリ（2,5−チェニレンビニレン）のLB膜へと完全
に変化した。これに伴い、赤外線吸収スペクトルにおい
て、1590cm-1に に基づく吸収が現れ、1099cm-1のＣ−Ｏ−Ｃに基づ
くと思われる吸収が消失した。
以下、実施例２と同様にして、シリコン板自体が５個
のFET素子の共通ゲート電極として働き、シリコン板上
の酸化シリコン膜が５個のFET素子の共通のゲート絶縁
膜として働くようにし、第１図に示す構造のFET素子を
得た。ここで１及び２は基板兼ゲート電極であるシリコ
ン板であり、３は絶縁膜である酸化シリコン膜、４は半
導体層として働くポリ（2,5−チェニレンビニレン）前
駆体のLB膜から得られたポリ（2,5−チェニレンビニレ
ン）のLB膜、５及び６はそれぞれソース及びドレイン電
極として働く白金膜である。
のFET素子の共通ゲート電極として働き、シリコン板上
の酸化シリコン膜が５個のFET素子の共通のゲート絶縁
膜として働くようにし、第１図に示す構造のFET素子を
得た。ここで１及び２は基板兼ゲート電極であるシリコ
ン板であり、３は絶縁膜である酸化シリコン膜、４は半
導体層として働くポリ（2,5−チェニレンビニレン）前
駆体のLB膜から得られたポリ（2,5−チェニレンビニレ
ン）のLB膜、５及び６はそれぞれソース及びドレイン電
極として働く白金膜である。
実施例４ 実施例１で用いたものと同様のFET素子基板の温度及
び雰囲気温度を約60℃に設定し、次の化学構造からなる ポリ（2,5−チェニレンビニレン）前駆体の約2wt％ジメ
チルホルムアミド（DMF）溶液を用いてスピンキャスト
法にて前駆体フィルムをFET素子基板上に得た。このと
き、スピナーの回転数は毎分2000回転とした。得られた
前駆体フィルムの膜厚は、約800Åであった。溶媒をあ
る程度蒸発させた後、さらに、上記FET素子基板の温度
及び雰囲気度を約60℃に設定し、次の化学構造からなる ポリ（ｐ−フェニレンビニレン）前駆体の約2wt％水溶
液を用いてスピンキャスト法にてポリ（ｐ−フェニレン
ビニレン）前駆体フィルムをポリ（2,5−チェニレンビ
ニレン）前駆体上に得た。このとき、スピナーの回転数
は毎分2000回転とした。得られた前駆体フィルムの膜厚
は700Åであった。
び雰囲気温度を約60℃に設定し、次の化学構造からなる ポリ（2,5−チェニレンビニレン）前駆体の約2wt％ジメ
チルホルムアミド（DMF）溶液を用いてスピンキャスト
法にて前駆体フィルムをFET素子基板上に得た。このと
き、スピナーの回転数は毎分2000回転とした。得られた
前駆体フィルムの膜厚は、約800Åであった。溶媒をあ
る程度蒸発させた後、さらに、上記FET素子基板の温度
及び雰囲気度を約60℃に設定し、次の化学構造からなる ポリ（ｐ−フェニレンビニレン）前駆体の約2wt％水溶
液を用いてスピンキャスト法にてポリ（ｐ−フェニレン
ビニレン）前駆体フィルムをポリ（2,5−チェニレンビ
ニレン）前駆体上に得た。このとき、スピナーの回転数
は毎分2000回転とした。得られた前駆体フィルムの膜厚
は700Åであった。
次に、ポリ（2,5−チェニレンビニレン）前駆体フィ
ルムとポリ（ｐ−フェニレンビニレン）前駆体フィルム
の２層膜で被覆したFET素子基板を赤外線イメージ炉に
て、窒素気流下、210℃の条件で約２時間加熱した。こ
の結果、フィルムの色は、淡黄色から暗褐色ないし暗紫
色に変わった。上記加熱処理によって、ポリ（2,5−チ
ェニレンビニレン）前駆体フィルムとポリ（ｐ−フェニ
レンビニレン）前駆体フィルムからなる積層膜は、それ
ぞれポリ（2,5−チェニレンビニレン）フィルムとポリ
（ｐ−フェニレンビニレン）からなる積層膜へと変わ
り、これに伴い赤外線吸収スペクトルにおいて、1590cm
-1にポリ（2,5−チェニレンビニレン）のＣ＝Ｃに基づ
く吸収が、970cm-1にポリ（ｐ−フェニレンビニレン）
のＣ＝Ｃに基づく吸収がそれぞれ現れた。一方、加熱処
理による反応中、ポリ（2,5−チェニレンビニレン）か
ら成る半導体層以外の素子構成部には酸による腐蝕等の
悪影響はなかった。
ルムとポリ（ｐ−フェニレンビニレン）前駆体フィルム
の２層膜で被覆したFET素子基板を赤外線イメージ炉に
て、窒素気流下、210℃の条件で約２時間加熱した。こ
の結果、フィルムの色は、淡黄色から暗褐色ないし暗紫
色に変わった。上記加熱処理によって、ポリ（2,5−チ
ェニレンビニレン）前駆体フィルムとポリ（ｐ−フェニ
レンビニレン）前駆体フィルムからなる積層膜は、それ
ぞれポリ（2,5−チェニレンビニレン）フィルムとポリ
（ｐ−フェニレンビニレン）からなる積層膜へと変わ
り、これに伴い赤外線吸収スペクトルにおいて、1590cm
-1にポリ（2,5−チェニレンビニレン）のＣ＝Ｃに基づ
く吸収が、970cm-1にポリ（ｐ−フェニレンビニレン）
のＣ＝Ｃに基づく吸収がそれぞれ現れた。一方、加熱処
理による反応中、ポリ（2,5−チェニレンビニレン）か
ら成る半導体層以外の素子構成部には酸による腐蝕等の
悪影響はなかった。
次に、上記のようにして得られたフィルムで被覆した
FET素子基板の他面の酸化シリコン膜を機械的に剥離し
て、裸のシリコン表面にガリウムとインジウムの合金を
塗布してオーミック接触を取った。
FET素子基板の他面の酸化シリコン膜を機械的に剥離し
て、裸のシリコン表面にガリウムとインジウムの合金を
塗布してオーミック接触を取った。
以上のようにしてシリコン板自体が５個のFET素子の
共通のゲート電極として働き、シリコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第３図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体膜から得られたポリ（2,5−チェニレンビニレ
ン）膜、５及び６はそれぞれソース及びドレイン電極と
して働く金膜、13は酸供与膜として働く（ｐ−フェニレ
ンビニレン）前駆体膜から得られたポリ（ｐ−フェニレ
ンビニレン）膜である。
共通のゲート電極として働き、シリコン板上の酸化シリ
コン膜が５個のFET素子の共通のゲート絶縁膜として働
くようにした。このようにして、第３図に示すFET素子
を得た。ここで１及び２は基板兼ゲート電極であるシリ
コン板であり、３は絶縁膜である酸化シリコン膜、４は
半導体層として働くポリ（2,5−チェニレンビニレン）
前駆体膜から得られたポリ（2,5−チェニレンビニレ
ン）膜、５及び６はそれぞれソース及びドレイン電極と
して働く金膜、13は酸供与膜として働く（ｐ−フェニレ
ンビニレン）前駆体膜から得られたポリ（ｐ−フェニレ
ンビニレン）膜である。
実施例５ 第２図に示す構造の液晶表示装置の作製法の一例を以
下に示す。抵抗率が４〜８Ωcmであり、厚さ300μｍの
ｎ型シリコン板（25mm×40mm）を熱酸化して厚さ約900
Åの酸化膜（SiO2膜）を両面に形成させた。この表面上
に第２図におけるソース電極5,ドレイン電極6,及び電極
７となるべき金電極（下地クロム200Å，金300Å）を実
施例１と同様にして設けた。ここでソース電極５及びド
レイン電極６は、いずれも有効面積2mm×4mmであり、３
μｍ幅で分離されている。即ち、FET素子としたときに
チャネル幅が2mmであり、チャネル長が３μｍになるよ
うにした。また、電極７は有効面積17×19mm2単位であ
る。以下、この基板を液晶表示装置基板と呼ぶ。ポリ
（2,5−チェニレンビニレン）前駆体の約2wt％のDMF溶
液を用いて、実施例１と同様にして、上記液晶表示装置
基板上にポリ（2,5−チェニレンビニレン）前駆体フィ
ルムを得た。
下に示す。抵抗率が４〜８Ωcmであり、厚さ300μｍの
ｎ型シリコン板（25mm×40mm）を熱酸化して厚さ約900
Åの酸化膜（SiO2膜）を両面に形成させた。この表面上
に第２図におけるソース電極5,ドレイン電極6,及び電極
７となるべき金電極（下地クロム200Å，金300Å）を実
施例１と同様にして設けた。ここでソース電極５及びド
レイン電極６は、いずれも有効面積2mm×4mmであり、３
μｍ幅で分離されている。即ち、FET素子としたときに
チャネル幅が2mmであり、チャネル長が３μｍになるよ
うにした。また、電極７は有効面積17×19mm2単位であ
る。以下、この基板を液晶表示装置基板と呼ぶ。ポリ
（2,5−チェニレンビニレン）前駆体の約2wt％のDMF溶
液を用いて、実施例１と同様にして、上記液晶表示装置
基板上にポリ（2,5−チェニレンビニレン）前駆体フィ
ルムを得た。
次に、この液晶表示装置基盤のFET素子部以外のポリ
（2,5−チェニレンビニレン）前駆体フィルムをクロロ
ホルムを用いて洗浄後、この基板を赤外線イメージ炉を
用いて、約１％の塩化水素ガスを含む窒素気流中で約１
時間、200℃で加熱した。以上の操作により、FET素子部
のみポリ（2,5−チェニレンビニレン）フィルムで被覆
し、液晶表示装置の内、第２図におけるFET素子部11を
完成させた。
（2,5−チェニレンビニレン）前駆体フィルムをクロロ
ホルムを用いて洗浄後、この基板を赤外線イメージ炉を
用いて、約１％の塩化水素ガスを含む窒素気流中で約１
時間、200℃で加熱した。以上の操作により、FET素子部
のみポリ（2,5−チェニレンビニレン）フィルムで被覆
し、液晶表示装置の内、第２図におけるFET素子部11を
完成させた。
次に、液晶表示装置基板とこれと対向させるITO9を形
成したガラス板10上にSiO2を斜め蒸着し液晶の配向が起
こるように配向処理を施した。そして、液晶表示装置基
板とこれと対向させるITO9を形成したガラス板10との間
に10μｍ厚のポリエステルフィルムを液晶表示部が開口
部となるように一部分だけ残してはさみ込み、その周辺
を同じく一部分だけ残してエポキシ樹脂で封止した。そ
して、この未封止部分からゲスト・ホスト液晶（Merck
社製 商品名 ZLI1841）を注入してエポキシ樹脂で封
止し、ガラス板10上に偏光板をはり合わせ、液晶表示装
置の内、液晶表示部12を完成させた。
成したガラス板10上にSiO2を斜め蒸着し液晶の配向が起
こるように配向処理を施した。そして、液晶表示装置基
板とこれと対向させるITO9を形成したガラス板10との間
に10μｍ厚のポリエステルフィルムを液晶表示部が開口
部となるように一部分だけ残してはさみ込み、その周辺
を同じく一部分だけ残してエポキシ樹脂で封止した。そ
して、この未封止部分からゲスト・ホスト液晶（Merck
社製 商品名 ZLI1841）を注入してエポキシ樹脂で封
止し、ガラス板10上に偏光板をはり合わせ、液晶表示装
置の内、液晶表示部12を完成させた。
最後に、液晶表示装置基板の裏面のSiO2の一部をはが
し、ここにガリウムとインジウムの合金を塗布して、オ
ーミックコンタクトを取り、これに銀ペーストでリード
線を取り付けて、液晶表示装置を完成させた。
し、ここにガリウムとインジウムの合金を塗布して、オ
ーミックコンタクトを取り、これに銀ペーストでリード
線を取り付けて、液晶表示装置を完成させた。
実施例６ ポリ（2,5−チェニレンビニレン）前駆体の約2wt％の
DMF溶液0.5mlとクロロホルム9.5mlを混合した溶液を展
開液として用いて、実施例１と同様にして、上記液晶表
示装置基板上にポリ（2,5−チェニレンビニレン）前駆
体のLB膜（100層）を得た。
DMF溶液0.5mlとクロロホルム9.5mlを混合した溶液を展
開液として用いて、実施例１と同様にして、上記液晶表
示装置基板上にポリ（2,5−チェニレンビニレン）前駆
体のLB膜（100層）を得た。
次に、この液晶表示装置基板のFET素子部以外のポリ
（2,5−チェニレンビニレン）前駆体のLB膜をクロロホ
ルムを用いて洗浄後、この基板を赤外線イメージ炉を用
いて、約１％の塩化水素ガスを含む窒素気流中で1.5時
間、90℃で加熱した。以上の操作により、FET素子部の
みポリ（2,5−チェニレンビニレン）のLB膜で被覆し、
液晶表示装置の内、第２図におけるFET素子部11を完成
させた。
（2,5−チェニレンビニレン）前駆体のLB膜をクロロホ
ルムを用いて洗浄後、この基板を赤外線イメージ炉を用
いて、約１％の塩化水素ガスを含む窒素気流中で1.5時
間、90℃で加熱した。以上の操作により、FET素子部の
みポリ（2,5−チェニレンビニレン）のLB膜で被覆し、
液晶表示装置の内、第２図におけるFET素子部11を完成
させた。
次に、液晶表示装置基板とこれと対向させるITO9を形
成したガラス板10上にSiO2を斜め蒸着し液晶の配向が起
こるように配向処理を施した。そして、液晶表示装置基
板とこれと対向させるITO9を形成したガラス板10との間
に10μｍ厚のポリエステルフィルムを液晶表示部が開口
部となるように一部分だけ残してはさみ込み、その周辺
を同じく一部分だけ残してエピキシ樹脂で封止した。そ
して、この未封止部分からゲスト・ホスト液晶（Merck
社製 商品名 ZLI1841）を注入してエポキシ樹脂で封
止し、ガラス板10上に偏光板をはり合わせ、液晶表示装
置の内、液晶表示部12を完成させた。
成したガラス板10上にSiO2を斜め蒸着し液晶の配向が起
こるように配向処理を施した。そして、液晶表示装置基
板とこれと対向させるITO9を形成したガラス板10との間
に10μｍ厚のポリエステルフィルムを液晶表示部が開口
部となるように一部分だけ残してはさみ込み、その周辺
を同じく一部分だけ残してエピキシ樹脂で封止した。そ
して、この未封止部分からゲスト・ホスト液晶（Merck
社製 商品名 ZLI1841）を注入してエポキシ樹脂で封
止し、ガラス板10上に偏光板をはり合わせ、液晶表示装
置の内、液晶表示部12を完成させた。
最後に、液晶表示装置基板の裏面のSiO2の一部をはが
し、ここにガリウムとインジウムの合金を塗布して、オ
ーミックコンタクトを取り、これに銀ペーストでリード
線を取り付けて、液晶表示装置を完成させた。
し、ここにガリウムとインジウムの合金を塗布して、オ
ーミックコンタクトを取り、これに銀ペーストでリード
線を取り付けて、液晶表示装置を完成させた。
実施例７ 第５図に示す構造の液晶表示装置の作製法の一例を以
下に示す。上記液晶表示装置基板上にポリ（2,5−チェ
ニレンビニレン）前駆体の約2wt％のDMF溶液を用い、実
施例４と同様にしてポリ（2,5−チェニレンビニレン）
前駆体フィルムを得た。次に、このポリ（2,5−チェニ
レンビニレン）前駆体フィルム上にポリ（パラ−フェニ
レンビニレン）前駆体の約2wt％の水溶液を用い、実施
例４と同様にしてポリ（パラ−フェニレンビニレン）前
駆体フィルムを得た。この液晶表示装置基板のFET素子
部以外のポリ（2,5−チェニレンビニレン）前駆体なら
びにポリ（パラ−フェニレンビニレン）前駆体フィルム
をクロロホルムを用いて洗浄後、この基板を赤外線イメ
ージ炉を用いて窒素気流中で約１時間、200℃で加熱し
た。以上の操作により、FET素子部のみポリ（2,5−チェ
ニレンビニレン）及びポリ（パラ−フェニレンビニレ
ン）で被覆し、液晶表示装置の内第５図におけるFEB素
子部11を完成させた。次いで、実施例５と同様の操作に
より、液晶表示装置の内、液晶表示部12を完成させた。
さらに、実施例５と同様に、液晶表示装置を完成させ
た。
下に示す。上記液晶表示装置基板上にポリ（2,5−チェ
ニレンビニレン）前駆体の約2wt％のDMF溶液を用い、実
施例４と同様にしてポリ（2,5−チェニレンビニレン）
前駆体フィルムを得た。次に、このポリ（2,5−チェニ
レンビニレン）前駆体フィルム上にポリ（パラ−フェニ
レンビニレン）前駆体の約2wt％の水溶液を用い、実施
例４と同様にしてポリ（パラ−フェニレンビニレン）前
駆体フィルムを得た。この液晶表示装置基板のFET素子
部以外のポリ（2,5−チェニレンビニレン）前駆体なら
びにポリ（パラ−フェニレンビニレン）前駆体フィルム
をクロロホルムを用いて洗浄後、この基板を赤外線イメ
ージ炉を用いて窒素気流中で約１時間、200℃で加熱し
た。以上の操作により、FET素子部のみポリ（2,5−チェ
ニレンビニレン）及びポリ（パラ−フェニレンビニレ
ン）で被覆し、液晶表示装置の内第５図におけるFEB素
子部11を完成させた。次いで、実施例５と同様の操作に
より、液晶表示装置の内、液晶表示部12を完成させた。
さらに、実施例５と同様に、液晶表示装置を完成させ
た。
比較例 比較例の素子は前述の文献（Appl.Phys.Lett.,49巻
1210頁 1986年）に従って作製した。即ち、75mlのアセ
トニトリルに、モノマーとして2,2′−ジチオフェンを
0.15g溶かし、電界質として過塩素酸テトラエチルアン
モニウムを0.55g溶かしてこれを反応溶液とした。この
反応溶液に高純度窒素ガスを通気して充分脱気した後、
これに実施例１で得たFET素子基板を浸した。次にFET素
子基板上の５対の金電極を作用極として対極の白金電極
（10mm×20mm）との間に一定電流（100μA/cm2）を480
秒間流して電解重合を行い、５対の金電極上及びその周
辺の酸化シリコン膜上に厚さ約1400Åのポリチオフェン
膜を得た。このポリチオフェン膜には電解重合と同時に
多量の過塩素酸イオンがドーピングされているため、電
解重合後、ただちに５対の金電極の電位を飽和カロメル
電極に対して0Vに設定して脱ドーピングを行い、ポリチ
オフェン膜に半導体程度の電導度を持たせた。得られた
FET素子は、アセトニトリルで２回洗浄した後、真空デ
シケータに入れて乾燥させた。
1210頁 1986年）に従って作製した。即ち、75mlのアセ
トニトリルに、モノマーとして2,2′−ジチオフェンを
0.15g溶かし、電界質として過塩素酸テトラエチルアン
モニウムを0.55g溶かしてこれを反応溶液とした。この
反応溶液に高純度窒素ガスを通気して充分脱気した後、
これに実施例１で得たFET素子基板を浸した。次にFET素
子基板上の５対の金電極を作用極として対極の白金電極
（10mm×20mm）との間に一定電流（100μA/cm2）を480
秒間流して電解重合を行い、５対の金電極上及びその周
辺の酸化シリコン膜上に厚さ約1400Åのポリチオフェン
膜を得た。このポリチオフェン膜には電解重合と同時に
多量の過塩素酸イオンがドーピングされているため、電
解重合後、ただちに５対の金電極の電位を飽和カロメル
電極に対して0Vに設定して脱ドーピングを行い、ポリチ
オフェン膜に半導体程度の電導度を持たせた。得られた
FET素子は、アセトニトリルで２回洗浄した後、真空デ
シケータに入れて乾燥させた。
次に、実施例１〜７及び比較例によって得られたデバ
イスの特性について述べる。
イスの特性について述べる。
まず、実施例１にて得られた５個のFET素子の内の一
つのFET素子の電気特性を第６図に示す。この図におい
て、横軸はソース・ドレイン間電圧（VDS）であり、縦
軸はソース・ドレイン間電流（IS）である。ゲート電圧
（VG）が0Vの時には、VDSが大きくなってもISは殆ど流
れないが、負のVGを印加した時には大きなISが流れるよ
うになる。しかも、VDSが大きな領域ではISの飽和が観
られ、典型的なエンハンス型の電界効果型トランジスタ
の電気特性が得られた。図から判るように、印加するゲ
ート電圧によってソース・ドレイン間電流を大きく変調
させることができる。第６図の特性は作製した５個のFE
T素子の内の一つの素子の特性であるが、残りのFET素子
の特性についても測定したところ第６図の特性とほぼ同
じ特性を示した。また、これらの素子を空気中に約１ケ
月放置した後、再びその電気特性を測定したところ、そ
の特性は殆ど変化せず本実施例で得られた素子が極めて
安定性に優れることが判った。
つのFET素子の電気特性を第６図に示す。この図におい
て、横軸はソース・ドレイン間電圧（VDS）であり、縦
軸はソース・ドレイン間電流（IS）である。ゲート電圧
（VG）が0Vの時には、VDSが大きくなってもISは殆ど流
れないが、負のVGを印加した時には大きなISが流れるよ
うになる。しかも、VDSが大きな領域ではISの飽和が観
られ、典型的なエンハンス型の電界効果型トランジスタ
の電気特性が得られた。図から判るように、印加するゲ
ート電圧によってソース・ドレイン間電流を大きく変調
させることができる。第６図の特性は作製した５個のFE
T素子の内の一つの素子の特性であるが、残りのFET素子
の特性についても測定したところ第６図の特性とほぼ同
じ特性を示した。また、これらの素子を空気中に約１ケ
月放置した後、再びその電気特性を測定したところ、そ
の特性は殆ど変化せず本実施例で得られた素子が極めて
安定性に優れることが判った。
次に実施例２にて得られた５個のFET素子の内の一つ
のFET素子の電気特性及び実施例３にて得られた５個のF
ET素子の内の一つのFET素子の電気特性をそれぞれ第７
図及び第８図に示す。これらの図において、横軸はソー
ス・ドレイン間電圧（VDS）であり、縦軸はソース・ド
レイン間電流（IS）である。ゲート電圧（VG）が0Vの時
には、VDSが大きくなってもISは殆ど流れないが、負のV
Gを印加した時には大きなISが流れるようになる。しか
も、VDSが大きな領域ではISの飽和が観られ、典型的な
エンハンス型の効果型トランジスタの電気特性が得られ
た。これらの図から判るように、印加するゲート電圧に
よってソース・ドレイン間電流を大きく変調させること
ができる。第７図及び第８図の特性はそれぞれの実施例
にて作製した５個のFET素子の内の一つの素子の特性で
あるが、残りのFET素子の特性についても測定したとこ
ろ第７図及び第８図の特性とほぼ同じ特性を示した。ま
た、これらの素子を空気中に約１ケ月放置した後、再び
その電気特性を測定したところ、その特性は殆ど変化せ
ず本実施例で得られた素子が極めて安定性に優れること
が判った。
のFET素子の電気特性及び実施例３にて得られた５個のF
ET素子の内の一つのFET素子の電気特性をそれぞれ第７
図及び第８図に示す。これらの図において、横軸はソー
ス・ドレイン間電圧（VDS）であり、縦軸はソース・ド
レイン間電流（IS）である。ゲート電圧（VG）が0Vの時
には、VDSが大きくなってもISは殆ど流れないが、負のV
Gを印加した時には大きなISが流れるようになる。しか
も、VDSが大きな領域ではISの飽和が観られ、典型的な
エンハンス型の効果型トランジスタの電気特性が得られ
た。これらの図から判るように、印加するゲート電圧に
よってソース・ドレイン間電流を大きく変調させること
ができる。第７図及び第８図の特性はそれぞれの実施例
にて作製した５個のFET素子の内の一つの素子の特性で
あるが、残りのFET素子の特性についても測定したとこ
ろ第７図及び第８図の特性とほぼ同じ特性を示した。ま
た、これらの素子を空気中に約１ケ月放置した後、再び
その電気特性を測定したところ、その特性は殆ど変化せ
ず本実施例で得られた素子が極めて安定性に優れること
が判った。
第９図には、実施例４で作製した５個のFET素子の内
の一つのFET素子の電気特性を示す。この図において、
横軸はソース・ドレイン間でんあつ（VDS）であり、縦
軸はソース・ドレイン間電流（IS）である。実施例１と
同様典型的なエンハンス型の電界効果型トランジスタの
電気特性が得られた。図から判るように、実施例１の第
６図と比較し、印加するゲート電圧によってソース・ド
レイン間電流を大きく変調できる。
の一つのFET素子の電気特性を示す。この図において、
横軸はソース・ドレイン間でんあつ（VDS）であり、縦
軸はソース・ドレイン間電流（IS）である。実施例１と
同様典型的なエンハンス型の電界効果型トランジスタの
電気特性が得られた。図から判るように、実施例１の第
６図と比較し、印加するゲート電圧によってソース・ド
レイン間電流を大きく変調できる。
第10図には実施例１及び実施例４で作製した５個のFE
T素子の内の一つのFET素子と比較例において作製したFE
T素子の、ソース・ドレイン間電圧一定（−50V）条件下
のソース・ドレイン間電流−ゲート電圧特性を示す。こ
の図において、横軸はゲート電圧（VG）であり、縦軸は
ソース・ドレイン間電流（IS）である。第10図から明ら
かなように、実施例１で得られたFET素子においてはゲ
ート電圧によって変調できるソース・ドレイン間電流は
４桁以上に達し、さらに実施例４で得られたFET素子に
おいては、変調できるソース・ドレイン電流は５桁以上
に達したのに対し、比較例の従来FET素子では、ゲート
電圧によって変調できるソース・ドレイン間電流は２桁
半にすぎない。このように、実施例１及び実施例４で得
られるFET素子は従来FET素子に比べ特性が大幅に向上し
た。
T素子の内の一つのFET素子と比較例において作製したFE
T素子の、ソース・ドレイン間電圧一定（−50V）条件下
のソース・ドレイン間電流−ゲート電圧特性を示す。こ
の図において、横軸はゲート電圧（VG）であり、縦軸は
ソース・ドレイン間電流（IS）である。第10図から明ら
かなように、実施例１で得られたFET素子においてはゲ
ート電圧によって変調できるソース・ドレイン間電流は
４桁以上に達し、さらに実施例４で得られたFET素子に
おいては、変調できるソース・ドレイン電流は５桁以上
に達したのに対し、比較例の従来FET素子では、ゲート
電圧によって変調できるソース・ドレイン間電流は２桁
半にすぎない。このように、実施例１及び実施例４で得
られるFET素子は従来FET素子に比べ特性が大幅に向上し
た。
次に第11図は、実施例２で作製した５個のFET素子の
内の一つのFET素子と実施例３で作製した５個のFET素子
の内の一つのFET素子及び比較例において作製したFET素
子の、ソース・ドレイン間電圧一定（50V）の条件下の
ソース・ドレイン間電流−ゲート電圧特性を示す。この
図において、横軸はゲート電圧（VG）であり、縦軸はソ
ース・ドレイン間電流（IS）である。第11図から明らか
なように、実施例２及び実施例３で得られたFET素子の
おいてはゲート電圧によって変調できるソース・ドレイ
ン間電流は４桁以上に達したのに対し、比較例の従来FE
T素子では、ゲート電圧によって変調できるソース・ド
レイン間電流は５桁半にすぎない。このように、実施例
２及び実施例３で得られるFET素子は従来FET素子に比べ
特性が大幅に向上した。
内の一つのFET素子と実施例３で作製した５個のFET素子
の内の一つのFET素子及び比較例において作製したFET素
子の、ソース・ドレイン間電圧一定（50V）の条件下の
ソース・ドレイン間電流−ゲート電圧特性を示す。この
図において、横軸はゲート電圧（VG）であり、縦軸はソ
ース・ドレイン間電流（IS）である。第11図から明らか
なように、実施例２及び実施例３で得られたFET素子の
おいてはゲート電圧によって変調できるソース・ドレイ
ン間電流は４桁以上に達したのに対し、比較例の従来FE
T素子では、ゲート電圧によって変調できるソース・ド
レイン間電流は５桁半にすぎない。このように、実施例
２及び実施例３で得られるFET素子は従来FET素子に比べ
特性が大幅に向上した。
第12図は実施例５で得られた液晶表示装置中のFET素
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図においてFET素子のゲート電圧を0Vにしている時
にはソース電極とドレイン電極の間に電圧を印加して
も、ソース・ドレイン間電流は殆ど流れないが、負のゲ
ート電圧を印加すればするほど大きなソース・ドレイン
間電流が流れた。このFET素子と液晶表示部は直列に接
続しているため、液晶表示部のガラス板10上の透明電極
９とFET素子のソース電極５の間に液晶８を駆動するの
に充分な電圧を印加しておき、ゲート電極２に負電圧を
印加すると液晶表示部に電圧がかかり、液晶８が配向し
て液晶表示部が駆動したが、ゲート電圧を0Vにすると液
晶表示部 に電圧がかからず、液晶表示部の駆動は止ま
った。即ち、液晶の駆動を、付属させたπ−共役系高分
子膜を半導体層とするFET素子で制御することができ
た。また、安定性の面でも本実施例の液晶表示装置は１
カ月以上経過しても安定に動作した。
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図においてFET素子のゲート電圧を0Vにしている時
にはソース電極とドレイン電極の間に電圧を印加して
も、ソース・ドレイン間電流は殆ど流れないが、負のゲ
ート電圧を印加すればするほど大きなソース・ドレイン
間電流が流れた。このFET素子と液晶表示部は直列に接
続しているため、液晶表示部のガラス板10上の透明電極
９とFET素子のソース電極５の間に液晶８を駆動するの
に充分な電圧を印加しておき、ゲート電極２に負電圧を
印加すると液晶表示部に電圧がかかり、液晶８が配向し
て液晶表示部が駆動したが、ゲート電圧を0Vにすると液
晶表示部 に電圧がかからず、液晶表示部の駆動は止ま
った。即ち、液晶の駆動を、付属させたπ−共役系高分
子膜を半導体層とするFET素子で制御することができ
た。また、安定性の面でも本実施例の液晶表示装置は１
カ月以上経過しても安定に動作した。
第13図は実施例６で得られた液晶表示装置中のFET素
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図においてFET素子のゲート電圧を0Vにしている時
にはソース電極とドレイン電極の間に電圧を印加して
も、ソース・ドレイン間電流は殆ど流れないが、負のゲ
ート電圧を印加すればするほど大きなソース・ドレイン
間電流が流れた。このFET素子と液晶表示部は直列に接
続しているため、液晶表示部のガラス板10上の透明電極
９とFET素子のソース電極５の間に液晶８を駆動するの
に充分な電圧を印加しておき、ゲート電極２に負電圧を
印加すると液晶表示部に電圧がかり、液晶８が配向して
液晶表示部が駆動したが、ゲート電圧を0Vにすると液晶
表示部に電圧がかからず、液晶表示部の駆動は止まっ
た。即ち、液晶駆動を、付属させたπ−共役系高分子の
LB膜を半導体層とするFET素子で制御することができ
た。また、安定性の面でも本実施例の液晶表示装置は１
カ月以上経過しても安定に動作した。
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図においてFET素子のゲート電圧を0Vにしている時
にはソース電極とドレイン電極の間に電圧を印加して
も、ソース・ドレイン間電流は殆ど流れないが、負のゲ
ート電圧を印加すればするほど大きなソース・ドレイン
間電流が流れた。このFET素子と液晶表示部は直列に接
続しているため、液晶表示部のガラス板10上の透明電極
９とFET素子のソース電極５の間に液晶８を駆動するの
に充分な電圧を印加しておき、ゲート電極２に負電圧を
印加すると液晶表示部に電圧がかり、液晶８が配向して
液晶表示部が駆動したが、ゲート電圧を0Vにすると液晶
表示部に電圧がかからず、液晶表示部の駆動は止まっ
た。即ち、液晶駆動を、付属させたπ−共役系高分子の
LB膜を半導体層とするFET素子で制御することができ
た。また、安定性の面でも本実施例の液晶表示装置は１
カ月以上経過しても安定に動作した。
第14図は実施例７で得られた液晶表示装置中のFET素
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図から判るように、実施例５の第12図と比べ、ゲー
ト電圧を印加したときのソース・ドレイン間電流値が大
きくなり特性が向上した。また、実施例５と同様液晶の
駆動を本FET素子で制御することができた。また、安定
性も実施例５と同様であった。
子のゲート電圧を変えたときのソース・ドレイン間電流
−ソース・ドレイン間電圧特性を示す特性図である。こ
の図において、横軸はソース・ドレイン間電圧
（VDS）、縦軸はソース・ドレイン間電流（IS）を示
す。図から判るように、実施例５の第12図と比べ、ゲー
ト電圧を印加したときのソース・ドレイン間電流値が大
きくなり特性が向上した。また、実施例５と同様液晶の
駆動を本FET素子で制御することができた。また、安定
性も実施例５と同様であった。
なお実施例５〜７ではFET素子及び液晶表示部を一つ
だけ作製して液晶表示装置としたが、同様の手法用いて
複数のFET素子及び液晶表示部を作製して液晶表示装置
とすることも可能である。ただし、その場合はフォトレ
ジストを用いたパターニングなどの処理が必要である。
だけ作製して液晶表示装置としたが、同様の手法用いて
複数のFET素子及び液晶表示部を作製して液晶表示装置
とすることも可能である。ただし、その場合はフォトレ
ジストを用いたパターニングなどの処理が必要である。
産業上の利用可能性 以上のように、本発明は有機半導体を用いた電界効果
型トランジスタ及びこれを用いた液晶表示装置に関する
ものであり、電界効果トランジスタや、それを駆動素子
とする液晶表示装置に適用される。
型トランジスタ及びこれを用いた液晶表示装置に関する
ものであり、電界効果トランジスタや、それを駆動素子
とする液晶表示装置に適用される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 肥塚 裕至 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 材料研究所内 (72)発明者 津村 顯 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 材料研究所内 (72)発明者 渕上 宏幸 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社 材料研究所内 (56)参考文献 特開 昭63−76378（ＪＰ，Ａ)
Claims (8)
- 【請求項１】ソース電極、ドレイン電極、ソース電極と
ドレイン電極間の電流通路であり、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶な前駆体から得られ、
下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子で形成される半導体層、この半導体層に対向する絶
縁膜、及びこの絶縁膜の上記半導体層と反対側に設け、
上記半導体層の電導度を印加する電圧により制御するゲ
ート電極を備えた電界効果型トランジスタ。 - 【請求項２】半導体層が溶剤可溶な前駆体のLB膜から得
られるπ−共役系高分子のLB膜で形成される請求の範囲
第１項記載の電界効果型トランジスタ。 - 【請求項３】ソース電極、ドレイン電極、ソース電極と
ドレイン電極間の電流通路であり、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶な前駆体から得られ、
下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子で形成される半導体層、この半導体層に接し、上記
溶剤可溶な前駆体からπ−共役系高分子を得る反応にお
いて、酸を供与する酸供与膜、上記半導体層に対向する
絶縁膜、及びこの絶縁膜の上記半導体層と反対側に設
け、上記半導体層の電導度を印加する電圧により制御す
るゲート電極を備えた電界効果型トランジスタ。 - 【請求項４】酸を供与する膜は、一般式 （但し、R6は、−Ｈ、アルキル基、アルコキシ基の内一
種、R7及びR8は炭素数１〜10の炭化水素基、ＸはBr、Cl
等のハロゲン、ｎは10以上の整数）で表されるπ−共役
系高分子前駆体であり、酸を供与することにより、一般
式 （但し、R6は−Ｈ、アルキル基、アルコキシ基の内の一
種、ｎは10以上の整数）で示されるπ−共役系高分子に
転換する請求の範囲第３項記載の電界効果型トランジス
タ。 - 【請求項５】ゲート絶縁膜が酸供与膜を兼ねている請求
の範囲第３項記載の電界効果型トランジスタ。 - 【請求項６】ソース電極、ドレイン電極、ソース電極と
ドレイン電極間の電流通路であり、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶な前駆体から得られ、
下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子で形成される半導体層、この半導体層に対向する絶
縁膜、及びこの絶縁膜の上記半導体層と反対側に設け、
上記半導体層の電導度を印加する電圧により制御するゲ
ート電極を有する電界効果型トランジスタからなる駆動
部、並びに上記ソース電極及びドレイン電極の内のいず
れか一方と直列に接続し、上記ゲート電極に印加される
電圧を変化させることにより制御される液晶表示部を備
えた液晶表示装置。 - 【請求項７】ソース電極、ドレイン電極、ソース電極と
ドレイン電極間の電流通路であり、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶な前駆体のLB膜から得
られ、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子のLB膜で形成される半導体層、この半導体層に対向
する絶縁膜、及びこの絶縁膜の上記半導体層と反対側に
設け、上記半導体層の電導度を印加する電圧により制御
するゲート電極を有する電界効果型トランジスタからな
る駆動部、並びに上記ソース電極及びドレイン電極の内
のいずれか一方と直列に接続し、上記ゲート電極に印加
される電圧を変化させることにより制御される液晶表示
部を備えた液晶表示装置。 - 【請求項８】ソース電極、ドレイン電極、ソース電極と
ドレイン電極間の電流通路であり、下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、R3は炭素数１〜10の炭化水素基、ｎは10以上
の整数）で示され、かつ溶剤可溶な前駆体から得られ、
下記一般式 （但し、R1及びR2は−Ｈ、アルキル基、アルコキシ基の
内の一種、ｎは10以上の整数）で示されるπ−共役系高
分子で形成される半導体層、この半導体層に接し、上記
溶剤可溶な前駆体からπ−共役系高分子を得る反応にお
いて、酸を供与する酸供与膜、上記半導体層に対向する
絶縁膜、及びこの絶縁膜の上記半導体層と反対側に設
け、上記半導体層の電導度を印加する電圧により制御す
るゲート電極を有する電界効果型トランジスタからなる
駆動部、並びに上記ソース電極及びドレイン電極の内の
いずれか一方と直列に接続し、上記ゲート電極に印加さ
れる電圧を変化させることにより制御される液晶表示部
を備えた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50180890A JP2609366B2 (ja) | 1989-01-10 | 1990-01-10 | 電界効果型トランジスタ及びこれを用いた液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP417789 | 1989-01-10 | ||
| JP1-4177 | 1989-01-10 | ||
| JP50180890A JP2609366B2 (ja) | 1989-01-10 | 1990-01-10 | 電界効果型トランジスタ及びこれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2609366B2 true JP2609366B2 (ja) | 1997-05-14 |
Family
ID=26337910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50180890A Expired - Lifetime JP2609366B2 (ja) | 1989-01-10 | 1990-01-10 | 電界効果型トランジスタ及びこれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609366B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004125791A (ja) * | 2002-09-25 | 2004-04-22 | Stmicroelectronics Inc | 有機半導体センサー装置 |
-
1990
- 1990-01-10 JP JP50180890A patent/JP2609366B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004125791A (ja) * | 2002-09-25 | 2004-04-22 | Stmicroelectronics Inc | 有機半導体センサー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892244A (en) | Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor | |
| US7306969B2 (en) | Methods to minimize contact resistance | |
| JP3872246B2 (ja) | 半導体チャネルとして有機／無機混成材料を有する電界効果トランジスタ及びこれの製造方法 | |
| JP3246189B2 (ja) | 半導体表示装置 | |
| JP4736324B2 (ja) | 半導体素子及びその製造方法 | |
| US7560731B2 (en) | Organic electronic device and method for manufacturing the same | |
| US20060273303A1 (en) | Organic thin film transistors with multilayer electrodes | |
| TWI222223B (en) | Transistor and display device including the transistor | |
| JP2007013138A (ja) | 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ | |
| US20040232411A1 (en) | Field-effect organic transistor | |
| US20120313086A1 (en) | Organic Semiconductor Material, Organic Semiconductor Composition, Organic Thin Film, Field-Effect Transistor, And Manufacturing Method Therefor | |
| JP2003304014A (ja) | 有機電子デバイス及びその作製方法 | |
| WO2007125950A1 (ja) | 有機半導体薄膜および有機半導体デバイス | |
| EP2117059B1 (en) | Organic Thin Film Transistors | |
| US7094625B2 (en) | Field effect transistor and method of producing the same | |
| KR101462526B1 (ko) | 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법 | |
| JPH0469971A (ja) | 電界効果トランジスタ | |
| WO1990008402A1 (en) | Fet transistor and liquid crystal display device obtained by using the same | |
| JP2006245559A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
| JP2609366B2 (ja) | 電界効果型トランジスタ及びこれを用いた液晶表示装置 | |
| JP2004103638A (ja) | 有機トランジスタ素子 | |
| Mukherjee et al. | One-step fabrication of ordered organic crystalline array for novel optoelectronic applications | |
| US20070045613A1 (en) | Organic semiconductor material, Organic semiconductor structure and Organic semiconductor apparatus | |
| JPH0638491B2 (ja) | 電界効果型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100213 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |