CN108140541A - SiC复合基板的制造方法 - Google Patents

SiC复合基板的制造方法 Download PDF

Info

Publication number
CN108140541A
CN108140541A CN201680052889.5A CN201680052889A CN108140541A CN 108140541 A CN108140541 A CN 108140541A CN 201680052889 A CN201680052889 A CN 201680052889A CN 108140541 A CN108140541 A CN 108140541A
Authority
CN
China
Prior art keywords
sic
substrate
monocrystal
monocrystal sic
sic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680052889.5A
Other languages
English (en)
Other versions
CN108140541B (zh
Inventor
秋山昌次
久保田芳宏
长泽弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cusic Ltd By Share Ltd, Shin Etsu Chemical Co Ltd filed Critical Cusic Ltd By Share Ltd
Publication of CN108140541A publication Critical patent/CN108140541A/zh
Application granted granted Critical
Publication of CN108140541B publication Critical patent/CN108140541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供SiC复合基板的制造方法，是在多晶SiC基板11上具有单晶SiC层12的SiC复合基板10的制造方法，其特征在于，在表面和背面具有氧化硅膜21a的由Si构成的保持基板21的表面设置单晶SiC层12而制作了单晶SiC层负载体14后，将该单晶SiC层负载体14中的保持基板21的背面的部分区域或整面的氧化硅膜21a的厚度的一部分或全部除去，对单晶SiC层负载体14'赋予翘曲，接下来在单晶SiC层12上采用化学气相沉积法沉积多晶SiC而形成多晶SiC基板11，然后将上述保持基板21以物理和/或化学方式除去。根据本发明，采用简便的制造工艺得到在具有结晶性良好的单晶SiC层的同时翘曲小的SiC复合基板。

Description

SiC复合基板的制造方法
技术领域
本发明涉及高温、高频、大电力下的电力控制中使用的肖特基势垒二极管、pn二极管、pin二极管、电场效应型晶体管、绝缘栅双极晶体管(Insulated Gate BipolarTransistor、IGBT)等功率器件用半导体元件的制造以及氮化镓、金刚石、纳米碳薄膜的生长中使用的、在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法。
背景技术
现在，作为半导体用基板，单晶Si基板已被广泛地使用。但是，在其特性上，对于最近的高耐压化、高频化未必适合，因此虽然价格高，但开始使用单晶SiC、单晶GaN的基板。例如，通过使用采用了作为禁带宽度比硅(Si)宽的半导体材料的碳化硅(SiC)的半导体元件构成逆变器、AC/DC变换器等电力变换装置，从而实现了对于使用了硅的半导体元件而言未能实现的电力损失的减小。通过使用采用SiC的半导体元件，除了与以往相比，伴随电力变换的损失减小以外，也促进装置的轻质化、小型化、高可靠性。另外，作为下一代的器件材料，研究了也作为纳米碳薄膜(也包含石墨烯)的原材料的单晶SiC基板。
作为这些单晶SiC基板、单晶GaN基板的制造，(1)单晶SiC基板采用将高纯度SiC粉在2000℃以上的高温下边使SiC升华边使种晶生长的SiC升华法制作，(2)单晶GaN基板通常采用在高温高压的氨中使GaN的种晶生长的方法、在蓝宝石或单晶SiC基板上进一步使GaN异质外延生长而制作。但是，其制造工序是在极其严格的条件下复杂的工序，因此不管如何做，基板的品质、收率低，成为成本非常高的基板，妨碍了实用化、宽范围的利用。
话虽如此，在这些基板上，实际上显现器件功能的厚度在所有的情形下都为0.5～100μm，剩余的厚度部分主要是只承担着基板处理时的机械的保持·保护功能的职责的部分、所谓操作构件(基板)。
因此，近年来研究了将能够操作的程度的厚度比较薄的单晶SiC层经由SiO2、Al2O3、Zr2O3、Si3N4、AlN等陶瓷、Si、Ti、Ni、Cu、Au、Ag、Co、Zr、Mo、W等金属接合于多晶SiC基板而成的基板。但是，为了将单晶SiC层与多晶SiC基板接合而介于其间的物体在前者(陶瓷)的情况下是绝缘体，因此器件作成时的电极制作困难，在后者(金属)的情况下金属杂质混入器件中，容易引起器件的特性劣化，因此不实用。
因此，为了改善这些缺点，目前为止提出了各种方案，例如日本专利第5051962号公报(专利文献1)中公开了下述方法：将对具有氧化硅薄膜的单晶SiC基板实施氢等的离子注入而成的源基板与在表面层叠了氧化硅的多晶氮化铝(中间支承体、操作基板)用氧化硅面贴合，将单晶SiC薄膜转印于多晶氮化铝(中间支承体)，然后，在沉积了多晶SiC后放入HF浴中将氧化硅面溶解而分离。但是，通常，氧化硅面的接合面极密地、牢固地结合，因此具有如下缺点：HF怎么也不浸透于氧化硅面的整面、特别是中心部，分离并不简单，需要过多的时间，生产率极差。另外，使用该发明制造大口径的SiC复合基板时，由于多晶SiC沉积层与氮化铝(中间支承体)的热膨胀系数之差而产生大的翘曲，成为问题。
另外，在日本特开2015-15401号公报(专利文献2)中，公开了如下方法：对于表面的平坦化困难的基板，没有形成氧化膜地对多晶SiC的支承基板表面用高速原子束改性为非晶质，同时将单晶SiC表面也改性为非晶质后，通过使两者接触而进行热接合，从而在多晶SiC支承基板上层叠单晶SiC层。但是，对于该方法而言，用高速原子束不仅使单晶SiC的剥离界面而且也使晶体内部的一部分也变质，因此好不容易得到的单晶SiC怎么也无法通过其后的热处理而回复到优质的单晶SiC，在器件基板、模板等中使用的情况下，具有难以得到高特性的器件、优质的SiC外延膜的缺点。
除了这些缺点以外，在上述技术中，为了将单晶SiC和支承基板的多晶SiC贴合，贴合界面的表面粗糙度(算术平均表面粗糙度Ra)为1nm以下的平滑性是不可缺少的，但据称为仅次于金刚石的难磨削材料的SiC即使将单晶SiC表面改性为非晶质，在其后的研削、研磨或化学机械研磨(Chemical Mechanical Polishing，CMP)等平滑化工艺中也需要极多的时间，高成本化不可避免，此外，由于多晶具有晶界，因此难以使高速原子束产生的非晶质化变得面内均一，贴合强度、翘曲的产生成为问题，成为了实用化的大障碍。
现有技术文献
专利文献
专利文献1：日本专利第5051962号公报
专利文献2：日本特开2015-15401号公报
发明内容
发明要解决的课题
如上述那样，在现有技术中，单晶SiC的结晶性差，由于制造工艺烦杂，因此成为高成本，由于SiC复合基板的翘曲大，因此不能应用于具有精密度的半导体制造工艺等，存在着妨碍SiC复合基板的实用化的大课题。
本发明鉴于上述实际情况而完成，目的在于提供用简便的制造工艺得到在具有结晶性良好的单晶SiC层的同时翘曲小的SiC复合基板的SiC复合基板的制造方法。
用于解决课题的手段
本发明为了实现上述目的，提供下述的SiC复合基板的制造方法。
[1]SiC复合基板的制造方法，是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在表面和背面具有氧化硅膜的由Si构成的保持基板的表面设置单晶SiC层而制作单晶SiC层负载体后，将该单晶SiC层负载体中的保持基板的背面的部分区域或整面的氧化硅膜的厚度的一部分或全部除去，对单晶SiC层负载体赋予翘曲，接下来在单晶SiC层上采用化学气相沉积法沉积多晶SiC而形成多晶SiC基板，然后将上述保持基板以物理和/或化学方式除去。
[2][1]所述的SiC复合基板的制造方法，其特征在于，上述保持基板的氧化硅膜为热氧化膜。
[3][1]或[2]所述的SiC复合基板的制造方法，其特征在于，将上述单晶SiC层负载体中的保持基板的背面整面的氧化硅膜的一部分或全部化学地蚀刻除去。
[4][1]～[3]的任一项所述的SiC复合基板的制造方法，其特征在于，将采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜转印到上述保持基板上以设置上述单晶SiC层。
[5][1]～[3]的任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板上使SiC异质外延生长以设置上述单晶SiC层。
[6][1]～[5]的任一项所述的SiC复合基板的制造方法，其特征在于，使SiC复合基板的弯曲量成为-50μm以上且50μm以下。
发明的效果
根据本发明，通过将单晶SiC层负载体中的保持基板的背面的部分区域或整面的氧化硅膜的厚度的一部分或全部除去，从而对该单晶SiC层负载体赋予翘曲，在其上沉积多晶SiC而形成多晶SiC基板，因此能够用上述单晶SiC层负载体的翘曲抵消起因于该多晶SiC基板的应力(热应力、内部应力)所产生的翘曲，能够制造形状优异的SiC复合基板。
附图说明
图1为表示本发明涉及的SiC复合基板的制造方法的一实施方式中的制造工序的图。
图2为表示基板的弯曲量的测定方法的概略图。
图3为表示试验例1中的单晶SiC层负载体的背面氧化膜除去量与单晶SiC层负载体的弯曲量的关系的图。
图4为表示试验例1中的单晶SiC层负载体的背面氧化膜除去量与SiC复合基板的弯曲量的关系的图。
具体实施方式
本发明人为了解决上述问题进行了如下的研究。即，通常，可以使SiC层外延生长，因此成为种的高品质的单晶SiC层即使薄也没有问题。因此，认为通过从单晶SiC的块状晶片使薄膜剥离并转印至成为基底的支承晶片，从而能够大幅地降低成本。不过，使用了通常的SiC基板的器件工艺甚至达到1800℃，因此支承晶片必须能够耐受该高温，并且由不用担心金属污染的材料构成。如果考虑这些，就支承晶片而言，认为由多晶SiC构成的基板最适合。这种情况下，由于是SiC之间，因此起因于热膨胀系数之差的翘曲、裂纹的问题也可避免。其中，作为将单晶SiC薄膜与多晶SiC基板层叠的方法，考虑贴合法，但为了贴合，必须使多晶SiC基板表面平滑直至原子级(级)。但是，在多晶SiC基板中晶粒的边界(晶界)、结晶的方向无规地配置，因此原子水平的平滑化极其困难。因此，本发明人想到了以下这样的SiC复合基板的制造方法。
即，本制造方法是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在由Si构成的保持基板的单面设置单晶SiC层而制作了单晶SiC层负载体后，在该单晶SiC层上采用化学气相沉积法沉积多晶SiC而制作在保持基板上层叠有单晶SiC层和多晶SiC基板的SiC层叠体，然后将上述保持基板以物理和/或化学方式除去。
其中，由于由硅(Si)构成的基板具有机械强度，同时容易进行物理和/或化学方式的除去(即，研削加工、化学蚀刻)，因此适于本制造方法中的保持基板。再有，保持基板可以是多晶Si片、单晶Si片的任一种。采用单晶Si片作为保持基板的情况下，由于可以用低价格得到高品质的大口径基板，因此也能够减少SiC复合基板的制造成本。另外，也可以在单晶Si片上使单晶的立方晶SiC异质外延生长，不需要单晶SiC基板的接合、剥离工序，因此低价地制造比市售的块状SiC晶片大口径的SiC复合基板成为可能。
如以上那样，根据该SiC复合基板的制造方法，由于保持基板不是难加工性的AlN基板而是易加工性的Si基板，因此机械加工、化学处理能够变得极其容易，用简便的研削、研磨、或者KOH、HF等价格低的化学蚀刻处理就能够将保持基板简单地除去，专利文献1那样的麻烦、高成本的AlN的再生·再循环也不再需要，以低成本制造高品质的SiC复合基板成为可能。
话虽如此，由Si构成的保持基板与单晶SiC层、多晶SiC基板的热膨胀系数不同(具体地，SiC的热膨胀系数比Si大)，进而采用化学气相沉积法形成的多晶SiC基板容易积蓄内部应力，因此在包含保持基板的层叠体中容易发生翘曲(具体地，在返回室温时具有SiC层叠体的基板中央部向下凸起的倾向)。如果在制造过程中发生这样的翘曲，SiC复合基板的形状就这样反映该翘曲，因此没有得到平坦的基板。如果SiC复合基板缺少平坦性，则不仅下一工序以后的SiC复合基板的处置变得困难，而且制造精密、微细的器件变得困难。例如，应用器件制造工序等的光刻工序变得困难，妨碍SiC复合基板的实用化。
因此，本发明人对于该翘曲的问题进行了各种研究，结果掌握了在SiC复合基板的制造工序中在单晶SiC层负载体沉积多晶SiC时，产生使单晶SiC层负载于由Si构成的保持基板而成的单晶SiC层负载体与多晶SiC之间热膨胀系数之差引起的热应力、起因于化学气相沉积膜的内部应力，其结果在SiC复合基板中产生了翘曲。另外，进一步进行研究，结果发现如果对单晶SiC层负载体赋予翘曲，则适当地将沉积多晶SiC时产生的应力释放，同时通过将多晶SiC沉积至经得起该应力的厚度，从而得到几乎无翘曲的SiC复合基板。本发明人基于该见识进一步进行锐意研究，以对于上述想到的SiC复合基板的制造方法追加工序的形式进行改善，完成了本发明。
即，本发明涉及的SiC复合基板的制造方法是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在表面和背面具有氧化硅膜的由Si构成的保持基板的表面设置单晶SiC层而制作单晶SiC层负载体后，将该单晶SiC层负载体中的保持基板的背面的部分区域或整面的氧化硅膜的厚度的一部分或全部除去，对单晶SiC层负载体赋予翘曲，接下来在单晶SiC层上采用化学气相沉积法沉积多晶SiC而形成多晶SiC基板，然后将上述保持基板以物理和/或化学方式除去。
其中，上述保持基板的氧化硅膜优选为热氧化膜。该氧化硅膜的厚度只要是可通过该氧化硅膜的除去来调整单晶SiC层负载体的翘曲的程度的厚度即可。
另外，将上述单晶SiC层负载体中的保持基板的背面整面的氧化硅膜的厚度的一部分或全部以化学方式蚀刻除去为宜。该硅氧化膜的除去量(厚度的减少量)优选根据多晶SiC基板的内部应力、SiC层叠体的翘曲的程度适当地调整到将它们抵消的程度。这种情况下，可进行调整以致使SiC复合基板的弯曲量成为-50μm以上且50μm以下。如果SiC复合基板10的弯曲量为-50μm以上且50μm以下，则能够无问题地将SiC复合基板10固定于半导体器件制造工艺中的制造装置中的真空卡盘、静电卡盘。
再有，优选在具有上述氧化硅膜的保持基板与单晶SiC层之间设置由氧化硅、氮化硅或氧氮化硅构成的薄膜(也称为夹层)。该薄膜不仅使单晶SiC层牢固地附着于保持基板，而且在对于由Si构成的保持基板通过研削加工等将大部分除去后，将剩余部分化学地蚀刻除去时也能够使其作为蚀刻阻止层发挥功能。另外，如果在保持基板的除去时以HF等蚀刻液直接与中间层的表面全体相接的方式进行化学蚀刻处理，则能够将中间层容易地且均一地完全除去，其结果在单晶SiC层的表面极其平滑、清洁的状态下得到。
另外，在该SiC复合基板的制造方法中，优选将采用离子注入剥离法从单晶SiC基板剥离了的单晶SiC薄膜转印到上述保持基板上而设置。或者，可在上述保持基板上使SiC异质外延生长而设置上述单晶SiC薄膜。由此，通过一次的离子注入剥离处理或异质外延生长，从而得到具有必要最低限度的膜厚、支配SiC复合基板的特性的单晶SiC层，因此能够经济地制造高特性的SiC复合基板。
另外，作为用于形成多晶SiC基板的方法，优选化学气相沉积法，更优选使用热CVD法。由于在单晶SiC层上沉积多晶SiC而形成，因此能够使得不需要如现有技术那样依赖于难研削材料的SiC的研削、研磨、CMP等的高平坦化的工序。
如以上那样，在上述单晶SiC层上沉积多晶SiC之前，将上述单晶SiC层负载体中的保持基板的单晶SiC层负载面的相反面(背面)的部分区域或整面的氧化硅膜的厚度的一部分或全部除去，对该单晶SiC层负载体赋予翘曲(例如，基板中央部向上凸起的方向的翘曲)时，该翘曲成为与其后所形成的多晶SiC基板产生的翘曲(例如，基板中央部向下凸起的方向的翘曲)相反方向的翘曲，因此单晶SiC层负载体的翘曲与起因于多晶SiC基板的应力(热应力、内部应力)所产生的翘曲相互抵消，能够简便地制造翘曲小、高品质的SiC复合基板。
以下参照图1对本发明涉及的SiC复合基板的制造方法的实施方式进行说明。
(工序1)
首先，准备与保持基板21贴合的单晶SiC基板12s。其中，单晶SiC基板12s优选从晶体结构为4H-SiC、6H-SiC、3C-SiC的单晶SiC基板中选择。单晶SiC基板12s和后述的保持基板21的大小从半导体元件的制造、氮化镓、金刚石、纳米碳膜的生长所需的大小、成本等出发进行设定。另外，从操作方面出发，单晶SiC基板12s的厚度优选SEMI标准或JEIDA标准的基板厚度附近的厚度。再有，作为单晶SiC基板12s，可使用市售的产品，例如适于功率器件的已市售的单晶SiC片，优选使用其表面通过CMP(化学机械研磨：Chemical MechanicalPolishing(或整平化：Planarization))处理被精研磨的、表面平坦且平滑的单晶SiC基板。
另外，优选在单晶SiC基板12s的至少与保持基板21贴合的表面(正面)形成规定的薄膜12a(图1(a))。其中，薄膜12a可为厚度50nm～600nm左右的氧化硅膜、氮化硅膜或氧氮化硅膜的介电体膜。由此，不仅与保持基板21的贴合变得容易，而且也获得抑制其后进行的离子注入处理的注入离子的开沟道的效果。再有，在后述的离子注入处理后可设置薄膜12a。
作为薄膜12a的形成方法，只要是能够密合性良好地形成于单晶SiC基板12s的成膜方法，则任何方法均可，例如氧化硅膜采用PECVD法或热氧化法形成，氮化硅膜、氧氮化硅膜采用溅射法形成为宜。
(工序2)
接下来，准备由Si构成的保持基板21。例如，使用多晶Si片或单晶Si片为宜。
另外，在保持基板21的表面和背面形成氧化硅膜21a(图1(b))。
其中，上述保持基板的氧化硅膜优选为热氧化膜。该氧化硅膜的厚度在表面和背面为相同的厚度，只要是通过该氧化硅膜的除去可调整单晶SiC层负载体的翘曲的程度的厚度即可，例如优选为500～2000nm。
(工序3)
接下来，将氢离子等注入单晶SiC基板12s的薄膜12a形成面，形成离子注入区域12i(图1(c))。
其中，向单晶SiC基板12s的离子注入时，用能从其表面至所期望的深度形成离子注入区域12i的注入能量将规定的照射剂量的至少氢离子(H+)或氢分子离子(H2 +)注入。作为此时的条件，可以设定离子注入能量以致成为所期望的薄膜的厚度。可同时地植入He离子、B离子等，只要是获得相同效果的离子，则可采用任何离子。
注入单晶SiC基板12s的氢离子(H+)的剂量优选为1.0×1016原子/cm2～9.0×1017原子/cm2。如果不到1.0×1016原子/cm2，有时没有发生界面的脆化，如果超过9.0×1017原子/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
在使用氢分子离子(H2 +)作为注入离子的情况下，其剂量优选为5.0×1015原子/cm2～4.5×1017原子/cm2。如果不到5.0×1015原子/cm2，有时没有发生界面的脆化，如果超过4.5×1017原子/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
从经离子注入的基板表面到离子注入区域12i的深度(即，离子打入深度)对应于在保持基板21上设置的单晶SiC薄膜的所期望的厚度，通常为100～2000nm，优选为300～500nm，更优选为400nm左右。另外，离子注入区域12i的厚度(即，离子分布厚度)可为通过机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
(工序4)
接着，对单晶SiC基板12s的薄膜12a形成面和保持基板21的表面侧的氧化硅膜21a形成面(表面之间)实施表面活化处理并贴合。作为表面活化处理，可进行等离子体活化处理、真空离子束处理或在臭氧水中的浸渍处理。
其中，进行等离子体活化处理的情况下，在真空室中载置完成了直至上述工序3的处理的单晶SiC基板12s和/或保持基板21，在减压下将等离子体用气体导入后，在100W左右的高频等离子体中暴露5～10秒左右，对表面进行等离子体活化处理。作为等离子体用气体，能够使用氧气、氢气、氮气、氩气或它们的混合气体或氢气与氦气的混合气体。
就真空离子束处理而言，在高真空室内载置单晶SiC基板12s和/或保持基板21，对进行贴合的表面照射Ar等的离子束，进行活化处理。
就在臭氧水中的浸渍处理而言，在溶解有臭氧气体的臭氧水中浸渍单晶SiC基板12s和/或保持基板21，对其表面进行活化处理。
上述的表面活化处理可只对单晶SiC基板12s或只对保持基板21进行，但更优选对单晶SiC基板12s和保持基板21这两者进行。
另外，表面活化处理可以是上述方法的任一个，也可进行组合的处理。再有，单晶SiC基板12s、保持基板21的进行表面活化处理的面为各自的进行贴合的面、即薄膜12a表面和正面侧氧化硅膜21a形成面。
接下来，将该单晶SiC基板12s和保持基板21的进行了表面活化处理的表面(薄膜12a、正面侧氧化硅膜21a表面)作为接合面进行贴合。
接下来，在单晶SiC基板12s与保持基板21贴合后，可进行优选150～350℃、更优选150～250℃的热处理，使薄膜12a、氧化硅膜21a的贴合面的结合强度提高。此时，由于单晶SiC基板12s与保持基板21之间的热膨胀率之差而产生基板的翘曲，可采用与各自的材质适合的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2小时～24小时。
由此，薄膜12a与氧化硅膜21a密合，作为夹层发挥功能，成为单晶SiC基板12s与保持基板21经由该夹层牢固地密合的贴合基板13(图1(d))。
(工序5)
关于贴合基板13，对经离子注入的部分赋予热能或机械能，将在离子注入区域12i从单晶SiC基板12s剥离的单晶SiC薄膜转印到保持基板21上。
此时，由于薄膜12a与氧化硅膜21a牢固地密合，进而薄膜12a、氧化硅膜21a分别与单晶SiC基板12s、保持基板21牢固地密合，因此没有发生在离子注入区域12i中的剥离部分以外的部分的剥离。
作为剥离方法，例如能够应用下述热剥离法：将贴合基板13加热到高温，通过利用该热使在离子注入区域12i中经离子注入的成分的微小的泡体产生，从而发生剥离，将单晶SiC基板12s分离。或者，能够应用下述机械剥离法：施加未发生热剥离的程度的低温热处理(例如，500～900℃，优选500～700℃)，同时对离子注入区域12i的一端施加物理的冲击，机械地产生剥离，将单晶SiC基板12s分离。机械剥离法与热剥离法相比，单晶SiC薄膜转印后的转印表面的粗糙度比较小，因此更优选。
再有，在剥离处理后，可在加热温度700～1000℃且比剥离处理时高的温度、加热时间1～24小时的条件下将单晶SiC薄膜负载体加热，进行改善单晶SiC薄膜与保持基板21的密合性的热处理。
对保持基板21上的单晶SiC薄膜表面进行镜面精加工，制成单晶SiC层12，得到单晶SiC层负载体14(图1(e))。具体地，对单晶SiC薄膜实施化学机械研磨(CMP研磨)，将离子注入产生的损伤层除去，同时将表面精加工成镜面。在此可以是用于硅片的平坦化等的现有公知的CMP研磨。
另外，单晶SiC层12是厚度为5μm以下、优选2μm以下、更优选100nm以上且1μm以下、进一步优选200nm以上且800nm以下、特别优选300nm以上且500nm以下的由单晶SiC构成的薄膜。如果单晶SiC层的厚度为5μm以下，即使考虑复合基板化的成本，与纯粹的单晶SiC基板相比也仍具有经济上的优势。
再有，对于剥离后的单晶SiC基板12s，通过对表面再次实施研磨、清洗等，从而可以再次作为该单晶SiC层负载体14的制造方法中的贴合用的基板再利用。
(工序6)
接下来，将单晶SiC层负载体14中的保持基板21的单晶SiC层负载面的相反面(背面、图中下侧的面)的部分区域或整面的氧化硅膜21a的厚度的一部分或全部除去，对单晶SiC层负载体14’赋予翘曲(图1(f))。图中，14’为氧化硅膜21a除去后的单晶SiC层负载体，21a’为除去后的氧化硅膜。
在此，就氧化硅膜21a的除去而言，只要是能够以均匀的厚度将氧化硅膜21a除去的方法，则物理方法、化学方法均可，例如可将单晶SiC层负载体14中的保持基板21的背面整面的氧化硅膜21a的厚度的一部分或全部化学地蚀刻而除去。就该氧化硅膜21a的除去量(厚度的减少量)而言，优选根据多晶SiC基板11的内部应力、SiC层叠体的翘曲的程度，适当地调整到将它们消除的程度。这种情况下，可调整SiC复合基板10的弯曲量以致优选成为-50μm以上且50μm以下，更优选成为-30μm以上且50μm以下，进一步优选成为0μm以上且30μm以下。
再有，氧化硅膜21a的除去可对保持基板21的背面整面实施，也可根据SiC复合基板10中的翘曲的形态、程度只对保持基板21的背面的特定位置的部分区域实施。
由此，单晶SiC层负载体14’略微翘曲以致由后述的多晶SiC基板11产生的热应力、内部应力所产生的翘曲在相反方向(例如，基板中央部为单晶SiC层12侧(上侧))上凸起。
(工序7)
接下来，使用得到的单晶SiC层负载体14’，采用化学气相沉积法在单晶SiC层12上沉积多晶SiC，形成多晶SiC基板11，得到SiC层叠体15(图1(g))。此处的SiC层叠体15成为了在保持基板21上依次层叠有氧化硅膜21a’、薄膜12a、单晶SiC层12、多晶SiC基板11的构成。
在此，作为化学气相沉积法，优选使用热CVD法。作为该热CVD条件，可以是沉积多晶SiC进行成膜的一般的条件。
多晶SiC基板11的厚度优选为200～600μm，更优选为300～500μm。通过使厚度成为200μm以上，从而变得容易确保作为操作基板的功能，通过使其成为600μm以下，从而能够实现成本方面的抑制。
另外，多晶SiC基板11的多晶SiC优选为立方晶(3C-SiC)。再有，可在多晶SiC基板11中引入杂质来调整电阻率。由此适合作为纵型功率半导体器件的基板使用成为可能。
在多晶SiC基板11的形成后，使SiC层叠体15返回室温时，由于SiC的热膨胀系数比Si大，因此由于产生的多晶SiC基板11引起的热应力或者作为气相生长膜产生的多晶SiC基板11的内部应力，SiC层叠体15要形成基板中央部向下(图中，下方(保持基板21的背面方向))凸起的形状，利用对单晶SiC层负载体14’预先给予的翘曲(基板中央部向上凸起的形状)将上述应力抵消，抑制SiC层叠体15全体的翘曲。
(工序8)
接下来，将工序7中得到的SiC层叠体15中的保持基板21物理地和/或化学地除去，得到SiC复合基板10(图1(h))。此时，由于保持基板21由硅构成，因此优选例如首先通过研削加工将保持基板21的大部分除去，接下来利用氟硝酸溶液将剩余的保持基板21、氧化硅膜21a’和薄膜12a选择性地蚀刻除去。
由此，得到几乎没有翘曲的SiC复合基板10。此时，多晶SiC基板11由与上层的单晶SiC层12相同的SiC构成，单晶SiC层12与多晶SiC基板11的热膨胀系数变得大致相等，因此在所有的温度下都抑制SiC复合基板10的翘曲的发生。
(工序9)
根据需要，可在SiC复合基板10的单晶SiC层12上形成SiC外延层12’(图1(i))。由此，即使在单晶SiC层12在用作功率半导体器件的活性层时过薄的情况下，由于形成规定厚度的SiC外延层12’，因此也可以得到与功率半导体的制造相适应的SiC复合基板。
实施例
以下列举试验例，对本发明更具体地说明，但本发明并不限定于试验例。再有，作为基板的翘曲，采用垂直入射方式的Fizeau干涉计(Corning Tropel公司制造、FlatMaster)测定了弯曲量。其中，如图2中所示那样，弯曲量b1、b2作为SiC复合基板10或单晶SiC层负载体14’的中央部与端部的高低差测定，将基板的中央部如图2(a)中所示那样在下方凸起的情形规定为负值，将如图2(b)中所示那样在上方凸起的情形规定为正值。再有，SiC复合基板10、单晶SiC层负载体14’都是在单晶SiC层12成为上侧(表面侧)的方向上配置，测定了翘曲。
[试验例1]
本试验例中，按照上述的本发明的实施方式的步骤，如以下所述制作了SiC复合基板。
首先，作为单晶SiC基板12s，准备了直径3英寸φ的4H-SiC单晶片，在其单面采用CVD法形成厚200nm的氧化硅膜(SiO2膜)作为薄膜12a，实施了研磨后(图1(a))，对该薄膜12a形成面用H+离子以能量100keV、剂量8.8×1016原子/cm2进行了离子注入(图1(c))。
另外，作为保持基板21，准备直径3英寸φ、厚400μm的单晶Si片，采用热氧化法在其表、背面形成了厚1.5μm的氧化硅膜21a(图1(b))。
接下来，对于单晶SiC基板12s的氧化硅膜形成面、保持基板21的表面侧的氧化硅膜21a形成面分别实施了等离子体活化处理后，将两者的氧化硅膜形成面之间(表面之间)贴合，制作了贴合基板13(图1(d))。
接下来，对于贴合基板13，施加750℃、12小时的热处理后，返回到室温，采用机械剥离法对单晶SiC基板12s的离子注入区域12i施加机械冲击，从该单晶SiC基板12s将单晶SiC薄膜剥离，转印于保持基板21。该单晶SiC薄膜表面的损伤层除去后，进行表面研磨，得到了在保持基板21上经由氧化硅膜负载厚600nmm的4H-SiC的单晶SiC层12的单晶SiC层负载体14(图1(e))。在同一条件下制作了多张该单晶SiC层负载体14。
接下来，通过将该单晶SiC层负载体14中的保持基板21的单晶SiC层12负载面的相反面(背面)侧的氧化硅膜21a的整面浸渍于10vol％的HF溶液，从而进行了蚀刻除去(背面氧化膜的除去)。此时，调整HF溶液的浸渍时间，使保持基板21的背面侧的氧化硅膜21a的除去量(厚度的减少量)变为0(未蚀刻)、200、400、600、800、1000、1200、1400nm。再有，该除去量由采用反射率分光法测定的氧化硅膜21a的除去前后的膜厚之差求出。
在表1和图3中示出此时的单晶SiC层负载体14’的翘曲(弯曲量)的测定结果。氧化硅膜21a的除去量为0nm(未蚀刻)的情况下单晶SiC层负载体14几乎无翘曲，是平坦的，与氧化硅膜21a的除去量增加成比例，单晶SiC层负载体14以其基板中央部向上凸起的方式翘曲的程度变大。
接下来，在该背面氧化膜的除去后的单晶SiC层负载体14’的单晶SiC层12上，以四氯化硅和丙烷为原料，在温度1300℃、压力17Pa的条件下进行热CVD处理，沉积3C-SiC的多晶SiC，形成厚300μm的多晶SiC基板11，制作了SiC层叠体15(图1(g))。
接着，对于该SiC层叠体15的保持基板21，用固定磨石研削。具体地，将固定磨石的编号以#1000、#2500、#4000的顺序依次变为细目的磨石，研削直至保持基板21几乎不存在的状态。接下来，将氧化硅膜21a’、薄膜12a用HF水溶液蚀刻除去，得到了在多晶SiC基板11上具有表面极其清洁的单晶SiC层12的SiC复合基板10(图1(h))。
在表1和图4中示出此时的SiC复合基板10的翘曲(弯曲量)的测定结果。可知在氧化硅膜21a的除去量为0nm(未蚀刻)的情况下，SiC复合基板10以其基板中央部向下凸起的形状大幅地翘曲(弯曲量-453μm)，与单晶SiC层负载体14’中的氧化硅膜21a的除去量增加成比例地改善其翘曲，在氧化硅膜21a的除去量超过了1000nm时SiC复合基板10成为无翘曲的平坦的形状(弯曲量为0μm)。
再有，本发明中单晶SiC层负载体14的背面的氧化硅膜21a的除去的适合量因多晶SiC基板11的厚度、形成时的CVD条件(温度等)、保持基板11的厚度等而变化，因此不能一概地规定，必须根据使用的材料、工艺条件进行其每次条件的制定。
[表1]
再有，目前为止用附图中所示的实施方式对本发明进行了说明，但本发明并不限定于附图中所示的实施方式，能够通过其他实施方式、追加、变形、删除等在本领域技术人员能够想到的范围内进行变形，在所有的实施方式中，只要发挥本发明的作用效果，则都包含在本发明的范围内。
附图标记的说明
10 SiC复合基板
11 多晶SiC基板
12 单晶SiC层
12a 薄膜(夹层)
12i 离子注入区域
12s 单晶SiC基板
12’ SiC外延层
13 贴合基板
14、14’ 单晶SiC层负载体
15 SiC层叠体
21 保持基板
21a、21a’ 氧化硅膜

Claims (6)

1.SiC复合基板的制造方法，是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在表面和背面具有氧化硅膜的由Si构成的保持基板的表面设置单晶SiC层而制作单晶SiC层负载体后，将该单晶SiC层负载体中的保持基板的背面的部分区域或整面的氧化硅膜的厚度的一部分或全部除去，对单晶SiC层负载体赋予翘曲，接下来在单晶SiC层上采用化学气相沉积法沉积多晶SiC而形成多晶SiC基板，然后将所述保持基板以物理和/或化学方式除去。
2.权利要求1所述的SiC复合基板的制造方法，其特征在于，所述保持基板的氧化硅膜为热氧化膜。
3.权利要求1或2所述的SiC复合基板的制造方法，其特征在于，将所述单晶SiC层负载体中的保持基板的背面整面的氧化硅膜的部分或全部以化学方式蚀刻除去。
4.权利要求1～3的任一项所述的SiC复合基板的制造方法，其特征在于，将采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜转印在所述保持基板上以设置所述单晶SiC层。
5.权利要求1～3的任一项所述的SiC复合基板的制造方法，其特征在于，在所述保持基板上使SiC异质外延生长以设置所述单晶SiC层。
6.权利要求1～5的任一项所述的SiC复合基板的制造方法，其特征在于，使SiC复合基板的弯曲量为-50μm以上且50μm以下。
CN201680052889.5A 2015-09-15 2016-09-09 SiC复合基板的制造方法 Active CN108140541B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-181908 2015-09-15
JP2015181908A JP6515757B2 (ja) 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法
PCT/JP2016/076537 WO2017047508A1 (ja) 2015-09-15 2016-09-09 ＳｉＣ複合基板の製造方法

Publications (2)

Publication Number Publication Date
CN108140541A true CN108140541A (zh) 2018-06-08
CN108140541B CN108140541B (zh) 2022-11-11

Family

ID=58289174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052889.5A Active CN108140541B (zh) 2015-09-15 2016-09-09 SiC复合基板的制造方法

Country Status (7)

Country Link
US (1) US10431460B2 (zh)
EP (1) EP3352197B1 (zh)
JP (1) JP6515757B2 (zh)
CN (1) CN108140541B (zh)
RU (1) RU2721306C2 (zh)
TW (1) TWI738665B (zh)
WO (1) WO2017047508A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175799A1 (ja) * 2016-04-05 2017-10-12 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN115279956A (zh) * 2019-12-27 2022-11-01 沃孚半导体公司 大直径碳化硅晶片
US20230178368A1 (en) * 2020-06-01 2023-06-08 Mitsubishi Electric Corporation Composite substrate, method for producing composite substrate, semiconductor device, and method for producing semiconductor device
CN112382559B (zh) * 2020-11-13 2024-06-11 中国科学院上海微系统与信息技术研究所 一种异质薄膜结构及其制备方法
JPWO2022158085A1 (zh) * 2021-01-25 2022-07-28

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897142A (ja) * 1994-09-26 1996-04-12 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
EP1225257A2 (en) * 2001-01-19 2002-07-24 Hoya Corporation Single crystal SiC and method of producing the same as well as SiC semiconductor device and SiC composite material
CN1541405A (zh) * 2000-11-27 2004-10-27 S.O.I.Tec��Ե���Ϲ輼����˾ 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
US20050186696A1 (en) * 2002-03-27 2005-08-25 Hitachi, Ltd. Gas flowmeter and manufacturing method thereof
JP2005228806A (ja) * 2004-02-10 2005-08-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
WO2006023140A1 (en) * 2004-07-23 2006-03-02 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US20080008413A1 (en) * 2004-01-22 2008-01-10 Anderson Michael H Liquid crystal waveguide having refractive shapes for dynamically controlling light
US20080128851A1 (en) * 2004-09-13 2008-06-05 Shin-Etsu Handotai Co., Ltd. Method Of Manufacturing Soi Wafer And Thus-Manufactured Soi Wafer
WO2009051194A1 (ja) * 2007-10-17 2009-04-23 Kabushiki Kaisha Kobe Seiko Sho メンブレン構造素子及びその製造方法
US20100112824A1 (en) * 2007-05-29 2010-05-06 Shin-Etsu Handotai Co., Ltd. Method for forming silicon oxide film of soi wafer
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法
US20120299158A1 (en) * 2009-12-10 2012-11-29 Hitachi Chemical Company, Ltd. Cmp polishing liquid, method for polishing substrate, and electronic component
KR20140072065A (ko) * 2011-09-29 2014-06-12 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법
GB201410481D0 (en) * 2011-10-26 2014-07-30 Anvil Semiconductors Ltd Silicon carbide epitaxy

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
EP0922792A4 (en) * 1997-06-27 2000-08-16 Nippon Pillar Packing SINGLE CRYSTAL SIC AND PROCESS FOR PREPARING THE SIC
JP3043675B2 (ja) * 1997-09-10 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JP3043689B2 (ja) * 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JP3087070B1 (ja) * 1999-08-24 2000-09-11 日本ピラー工業株式会社 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US10424514B2 (en) * 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897142A (ja) * 1994-09-26 1996-04-12 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
CN1541405A (zh) * 2000-11-27 2004-10-27 S.O.I.Tec��Ե���Ϲ輼����˾ 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
US20050101105A1 (en) * 2000-11-27 2005-05-12 S.O.I. Tec Silicon On Insulator Technologies S.A., Methods for fabricating final substrates
EP1225257A2 (en) * 2001-01-19 2002-07-24 Hoya Corporation Single crystal SiC and method of producing the same as well as SiC semiconductor device and SiC composite material
US20050186696A1 (en) * 2002-03-27 2005-08-25 Hitachi, Ltd. Gas flowmeter and manufacturing method thereof
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
US20080008413A1 (en) * 2004-01-22 2008-01-10 Anderson Michael H Liquid crystal waveguide having refractive shapes for dynamically controlling light
JP2005228806A (ja) * 2004-02-10 2005-08-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
WO2006023140A1 (en) * 2004-07-23 2006-03-02 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
US20080128851A1 (en) * 2004-09-13 2008-06-05 Shin-Etsu Handotai Co., Ltd. Method Of Manufacturing Soi Wafer And Thus-Manufactured Soi Wafer
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US20100112824A1 (en) * 2007-05-29 2010-05-06 Shin-Etsu Handotai Co., Ltd. Method for forming silicon oxide film of soi wafer
WO2009051194A1 (ja) * 2007-10-17 2009-04-23 Kabushiki Kaisha Kobe Seiko Sho メンブレン構造素子及びその製造方法
US20120299158A1 (en) * 2009-12-10 2012-11-29 Hitachi Chemical Company, Ltd. Cmp polishing liquid, method for polishing substrate, and electronic component
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法
KR20140072065A (ko) * 2011-09-29 2014-06-12 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법
GB201410481D0 (en) * 2011-10-26 2014-07-30 Anvil Semiconductors Ltd Silicon carbide epitaxy

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.FURUKAWA: "Small warpage dielectrically isolated wafer for power ICs by silicon wafer direct-bonding", 《PROCEEDINGS OF 1990 INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS》 *
周灵平等: "陶瓷表面金属化Cu薄膜应力调控", 《湖南大学学报(自然科学版)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Also Published As

Publication number Publication date
TWI738665B (zh) 2021-09-11
RU2018113432A3 (zh) 2020-02-20
RU2018113432A (ru) 2019-10-16
WO2017047508A1 (ja) 2017-03-23
EP3352197A4 (en) 2019-05-01
CN108140541B (zh) 2022-11-11
TW201724178A (zh) 2017-07-01
US10431460B2 (en) 2019-10-01
RU2721306C2 (ru) 2020-05-18
EP3352197B1 (en) 2020-07-29
JP2017059626A (ja) 2017-03-23
US20190157087A1 (en) 2019-05-23
JP6515757B2 (ja) 2019-05-22
EP3352197A1 (en) 2018-07-25

Similar Documents

Publication Publication Date Title
CN108140541A (zh) SiC复合基板的制造方法
CN108138358A (zh) SiC复合基板的制造方法
CN108140540A (zh) SiC复合基板的制造方法和半导体基板的制造方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
TWI774584B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US11557505B2 (en) Method of manufacturing a template wafer
CN108028183A (zh) SiC复合基板及其制造方法
CN110352484A (zh) 高电阻率绝缘体上硅结构及其制造方法
JP2021531645A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2012199510A (ja) 複合基体および複合基板
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
JPWO2020014007A5 (zh)
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
TW202121505A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant