JP2017059626A - ＳｉＣ複合基板の製造方法 - Google Patents

ＳｉＣ複合基板の製造方法 Download PDF

Info

Publication number
JP2017059626A
JP2017059626A JP2015181908A JP2015181908A JP2017059626A JP 2017059626 A JP2017059626 A JP 2017059626A JP 2015181908 A JP2015181908 A JP 2015181908A JP 2015181908 A JP2015181908 A JP 2015181908A JP 2017059626 A JP2017059626 A JP 2017059626A
Authority
JP
Japan
Prior art keywords
substrate
sic
single crystal
crystal sic
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015181908A
Other languages
English (en)
Other versions
JP6515757B2 (ja
Inventor
昌次 秋山
Shoji Akiyama
昌次 秋山
芳宏 久保田
Yoshihiro Kubota
芳宏 久保田
弘幸 長澤
Hiroyuki Nagasawa
弘幸 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Inc
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Inc
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015181908A priority Critical patent/JP6515757B2/ja
Application filed by Cusic Inc, Shin Etsu Chemical Co Ltd filed Critical Cusic Inc
Priority to PCT/JP2016/076537 priority patent/WO2017047508A1/ja
Priority to CN201680052889.5A priority patent/CN108140541B/zh
Priority to US15/759,578 priority patent/US10431460B2/en
Priority to EP16846379.2A priority patent/EP3352197B1/en
Priority to RU2018113432A priority patent/RU2721306C2/ru
Priority to TW105129826A priority patent/TWI738665B/zh
Publication of JP2017059626A publication Critical patent/JP2017059626A/ja
Application granted granted Critical
Publication of JP6515757B2 publication Critical patent/JP6515757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有すると共に反りの少ないＳｉＣ複合基板が得られるＳｉＣ複合基板の製造方法を提供する。【解決手段】多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０の製造方法であって、表裏面に酸化珪素膜２１ａを有するＳｉからなる保持基板２１の表面に単結晶ＳｉＣ層１２を設けて単結晶ＳｉＣ層担持体１４を作製した後、該単結晶ＳｉＣ層担持体１４における保持基板２１の裏面の一部領域又は全面の酸化珪素膜２１ａの厚みの一部又は全部を除去して単結晶ＳｉＣ層担持体１４’に反りを付与し、次いで単結晶ＳｉＣ層１２上に化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成し、その後に上記保持基板２１を物理的及び／又は化学的に除去する。【選択図】図１

Description

本発明は、高温、高周波、大電力での電力制御に用いられるショットキーバリアダイオード、ｐｎダイオード、ｐｉｎダイオード、電界効果型トランジスタや絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）などのパワーデバイス用半導体素子の製造、並びに窒化ガリウムやダイヤモンド、ナノカーボン薄膜の成長に用いられる、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法に関する。
現在、半導体用基板として単結晶Ｓｉ基板は広く使われている。しかし、その特性上、最近の高耐圧や高周波化に対しては必ずしも適さないため、高価ではあるが単結晶ＳｉＣや単結晶ＧａＮの基板が使われ始めている。例えば、シリコン（Ｓｉ）よりも禁制帯幅の広い半導体材料である炭化珪素（ＳｉＣ）を用いた半導体素子を使用してインバータやＡＣ／ＤＣコンバータなどの電力変換装置を構成することによりシリコンを用いた半導体素子では到達し得ない電力損失の低減が実現されている。ＳｉＣによる半導体素子を用いることにより、従来よりも電力変換に付随する損失が低減するほか、装置の軽量化、小型化、高信頼性が促進される。また、次世代のデバイス材料としてナノカーボン薄膜（グラフェンも含む）の原材料としても単結晶ＳｉＣ基板が検討されている。
これらの単結晶ＳｉＣ基板や単結晶ＧａＮ基板の製造として、（１）単結晶ＳｉＣ基板は、高純度ＳｉＣ粉を２０００℃以上の高温でＳｉＣを昇華させながら種結晶を成長させるＳｉＣ昇華法で作製され、（２）単結晶ＧａＮ基板は、高温高圧のアンモニア中でＧａＮの種結晶を成長させる方法やサファイヤあるいは単結晶ＳｉＣ基板上に更にＧａＮをヘテロエピタキシャル成長させて作製されるのが通常である。しかし、その製造工程は極めて厳しい条件下で複雑なため、どうしても基板の品質や歩留まりが低く、非常に高コストの基板となり、実用化や広範囲の利用を妨げている。
ところで、これらの基板上では、実際にデバイス機能を発現する厚みはいずれの場合においても０．５〜１００μｍであり、残りの厚み部分は主として基板取り扱い時の機械的な保持・保護機能の役割を担っているだけの部分、所謂、ハンドル部材（基板）である。
そこで、近年はハンドリングができる程度の厚みが比較的薄い単結晶ＳｉＣ層を多結晶ＳｉＣ基板にＳｉＯ2、Ａｌ2Ｏ3、Ｚｒ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ等のセラミックス、やＳｉ、Ｔｉ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｏ、Ｚｒ、Ｍｏ、Ｗ等の金属を介して接合した基板が検討されている。しかしながら、単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを接合するために介在するものが前者（セラミックス）の場合は絶縁体であることからデバイス作成時の電極作製が難しく、後者（金属）の場合はデバイスに金属不純物が混入してデバイスの特性劣化を引き起こし易いため、実用的ではない。
そこで、これらの欠点を改善すべく、これまでに種々の提案がなされており、例えば特許第５０５１９６２号公報（特許文献１）では、酸化珪素薄膜を有する単結晶ＳｉＣ基板に水素などのイオン注入を施したソース基板と表面に酸化珪素を積層した多結晶窒化アルミニウム（中間サポート、ハンドル基板）とを酸化珪素面で貼り合わせ、単結晶ＳｉＣ薄膜を多結晶窒化アルミニウム（中間サポート）に転写し、その後、多結晶ＳｉＣを堆積した後にＨＦ浴に入れて酸化珪素面を溶かして分離する方法が開示されている。しかしながら、通常、酸化珪素面の接合面が極めて密に強く結合しているために、ＨＦが酸化珪素面の全面、特に中心部にはなかなか浸透せず、分離が簡単ではなく、過大な時間を要し、生産性が極めて悪いという欠点がある。また、この発明を用いて大口径のＳｉＣ複合基板を製造する際には、多結晶ＳｉＣ堆積層と窒化アルミニウム（中間サポート）との熱膨張係数差により大きな反りが発生し問題となる。
また、特開２０１５−１５４０１号公報（特許文献２）では、表面の平坦化が難しい基板に対し、酸化膜の形成なしに多結晶ＳｉＣの支持基板表面を高速原子ビームで非晶質に改質すると共に単結晶ＳｉＣ表面も非晶質に改質した後、両者を接触させて熱接合を行うことにより多結晶ＳｉＣ支持基板上に単結晶ＳｉＣ層を積層する方法が開示されている。しかしながら、この方法では高速原子ビームで単結晶ＳｉＣの剥離界面のみならず結晶内部も一部変質するため、折角の単結晶ＳｉＣがその後の熱処理によってもなかなか良質の単結晶ＳｉＣに回復せず、デバイス基板やテンプレートなどに使用する場合、高特性のデバイスや良質なＳｉＣエピ膜を得にくいという欠点がある。
これらの欠点に加えて上記技術では単結晶ＳｉＣと支持基板の多結晶ＳｉＣとを貼り合わせるためには、貼り合わせ界面が表面粗さ（算術平均表面粗さＲａ）１ｎｍ以下の平滑性が不可欠であるが、ダイヤモンドに次ぐ難削材と言われるＳｉＣは単結晶ＳｉＣ表面を非晶質に改質してもその後の研削、研磨或いは化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）などの平滑化プロセスに極めて多くの時間を要し、高コスト化は避けられず、加えて多結晶は粒界があるため、高速原子ビームによる非晶質化を面内均一にすることが難しく、貼り合わせ強度や反りの発生が問題となって実用化の大きな障害となっている。
特許第５０５１９６２号公報 特開２０１５−１５４０１号公報
上述のように従来技術では単結晶ＳｉＣの結晶性が悪く、製造プロセスが煩雑であるため高コストとなる、ＳｉＣ複合基板の反りが大きいために精密度を有する半導体製造プロセスに適用できないなど、ＳｉＣ複合基板の実用化を妨げる大きな課題が存在した。
本発明は、上記事情に鑑みなされたもので、簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有すると共に反りの少ないＳｉＣ複合基板が得られるＳｉＣ複合基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため、下記のＳｉＣ複合基板の製造方法を提供する。
〔１〕 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、表裏面に酸化珪素膜を有するＳｉからなる保持基板の表面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層担持体における保持基板の裏面の一部領域又は全面の酸化珪素膜の厚みの一部又は全部を除去して単結晶ＳｉＣ層担持体に反りを付与し、次いで単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
〔２〕 上記保持基板の酸化珪素膜は熱酸化膜であることを特徴とする〔１〕記載のＳｉＣ複合基板の製造方法。
〔３〕 上記単結晶ＳｉＣ層担持体における保持基板の裏面全面の酸化珪素膜の一部又は全部を化学的にエッチングして除去することを特徴とする〔１〕又は〔２〕記載のＳｉＣ複合基板の製造方法。
〔４〕 イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする〔１〕〜〔３〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔５〕 上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ層を設けることを特徴とする〔１〕〜〔３〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔６〕 ＳｉＣ複合基板のＢｏｗ量を−５０μｍ以上５０μｍ以下とすることを特徴とする〔１〕〜〔５〕のいずれかに記載のＳｉＣ複合基板の製造方法。
本発明によれば、単結晶ＳｉＣ層担持体における保持基板の裏面の一部領域又は全面の酸化珪素膜の厚みの一部又は全部を除去することにより該単結晶ＳｉＣ層担持体に反りを付与し、その上で多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成するので、該多結晶ＳｉＣ基板に起因する応力（熱応力や内部応力）による反りを上記単結晶ＳｉＣ層担持体の反りで相殺することができ、形状に優れたＳｉＣ複合基板を製造することができる。
本発明に係るＳｉＣ複合基板の製造方法の一実施の形態における製造工程を示す図である。 基板のＢｏｗ量の測定方法を示す概略図である。 試験例１における単結晶ＳｉＣ層担持体の裏面酸化膜除去量と単結晶ＳｉＣ層担持体のＢｏｗ量との関係を示す図である。 試験例１における単結晶ＳｉＣ層担持体の裏面酸化膜除去量とＳｉＣ複合基板のＢｏｗ量との関係を示す図である。
本発明者らは、上記問題を解決するために次のような検討を行った。即ち、通常、ＳｉＣ層はエピタキシャル成長させることが可能なので、種となる高品質の単結晶ＳｉＣ層は薄くても問題はない。従って、単結晶ＳｉＣのバルクウエハから薄膜を剥離させて下地となる支持ウエハに転写させることでコストを大きく下げることができると考えられる。ただし、通常のＳｉＣ基板を用いたデバイスプロセスは１８００℃にも及ぶので、支持ウエハはこの高温に耐えることができ、かつ金属汚染の心配のない材料からなるものである必要がある。このことを考えると支持ウエハは多結晶ＳｉＣからなる基板が最適と考えられる。この場合、ＳｉＣ同士なので熱膨張係数の差に起因する反りやクラックの問題も回避可能である。ここで、単結晶ＳｉＣ薄膜と多結晶ＳｉＣ基板とを積層する方法として、貼り合わせ法が考えられるが、貼り合わせのためには多結晶ＳｉＣ基板表面を原子オーダー（Åオーダー）にまで平滑にする必要がある。しかしながら、多結晶ＳｉＣ基板においては結晶粒の境界（粒界）や結晶の向きがランダムに配置されているため、原子レベルの平滑化は極めて困難である。そこで、本発明者らは以下のようなＳｉＣ複合基板の製造方法を考案した。
即ち、本製造方法は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
ここで、シリコン（Ｓｉ）からなる基板は機械的強度があると共に物理的及び／又は化学的な除去（即ち、研削加工や化学的エッチング）が行い易いため、本製造方法における保持基板に好適である。なお、保持基板は、多結晶Ｓｉウエハ、単結晶Ｓｉウエハのいずれでもよい。保持基板として単結晶Ｓｉウエハを採用する場合、高品質な大口径基板を低価格で入手可能であることから、ＳｉＣ複合基板の製造コストも低減できる。また、単結晶Ｓｉウエハ上には単結晶の立方晶ＳｉＣをヘテロエピタキシャル成長することも可能であり、単結晶ＳｉＣ基板の接合や剥離工程が必要とされないことから、市販のバルクＳｉＣウエハよりも大口径のＳｉＣ複合基板を安価に製造することが可能となる。
以上のように、当該ＳｉＣ複合基板の製造方法によれば、保持基板が難加工性のＡｌＮ基板でなく、易加工性のＳｉ基板であることから機械加工や化学処理が極めて容易にできるため、簡便な研削や研磨、あるいはＫＯＨ、ＨＦなどの安価な化学的エッチング処理で保持基板を簡単に除去でき、特許文献１の様な面倒で高コストなＡｌＮの再生・リサイクルの必要もなくなり、高品質のＳｉＣ複合基板を低コストで製造することが可能となる。
ところで、Ｓｉからなる保持基板は単結晶ＳｉＣ層や多結晶ＳｉＣ基板と熱膨張係数が異なり（具体的にはＳｉＣの熱膨張係数はＳｉよりも大きい）、更には化学気相成長法で形成した多結晶ＳｉＣ基板は内部応力をためやすいため、保持基板を含む積層体に反りが発生しやすい（具体的には、室温に戻す際にＳｉＣ積層体の基板中央部が下に凸となる傾向がある）。製造過程でこのような反りが発生すると、そのままではＳｉＣ複合基板の形状はその反りを反映してしまうので、平坦な基板が得られない。ＳｉＣ複合基板が平坦性を欠いてしまうと、次工程以降のＳｉＣ複合基板の扱いが難しくなるばかりでなく、精密で微細なデバイスを製造することが困難になる。例えば、デバイス製造工程などのフォトリソグラフィー工程を適用することが難しくなり、ＳｉＣ複合基板の実用化が妨げられる。
そこで、本発明者らは、この反りの問題について種々検討したところ、ＳｉＣ複合基板の製造工程において単結晶ＳｉＣ層担持体に多結晶ＳｉＣを堆積する際に、Ｓｉからなる保持基板に単結晶ＳｉＣ層を担持させた単結晶ＳｉＣ層担持体と多結晶ＳｉＣとの間に熱膨張係数の差に起因する熱応力や化学気相成長膜に起因する内部応力を生じ、その結果、ＳｉＣ複合基板に反りが発生していることを把握した。また、更に検討を進めたところ、単結晶ＳｉＣ層担持体に反りを付与しておくと、多結晶ＳｉＣを堆積するときに発生する応力を適宜開放しつつ、この応力に耐えられる厚みまで多結晶ＳｉＣを堆積することにより、反りがほとんどないＳｉＣ複合基板が得られることを見出した。本発明者らは、この知見に基づき更に鋭意検討を行い、上記考案したＳｉＣ複合基板の製造方法について工程を追加する形で改善して本発明を成すに至った。
即ち、本発明に係るＳｉＣ複合基板の製造方法は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、表裏面に酸化珪素膜を有するＳｉからなる保持基板の表面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層担持体における保持基板の裏面の一部領域又は全面の酸化珪素膜の厚みの一部又は全部を除去して単結晶ＳｉＣ層担持体に反りを付与し、次いで単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
ここで、上記保持基板の酸化珪素膜は熱酸化膜であることが好ましい。その酸化珪素膜の厚さは、該酸化珪素膜の除去によって単結晶ＳｉＣ層担持体の反りが調整可能な程度の厚みであればよい。
また、上記単結晶ＳｉＣ層担持体における保持基板の裏面全面の酸化珪素膜の厚みの一部又は全部を化学的にエッチングして除去するとよい。この珪素酸化膜の除去量（厚みの減少量）は、多結晶ＳｉＣ基板の内部応力やＳｉＣ積層体の反りの程度に応じてそれらを打ち消す程度に適宜調整することが好ましい。この場合、ＳｉＣ複合基板のＢｏｗ量を−５０μｍ以上５０μｍ以下となるように調整するとよい。ＳｉＣ複合基板１０のＢｏｗ量が−５０μｍ以上５０μｍ以下であれば、ＳｉＣ複合基板１０を半導体デバイス製造プロセス中の製造装置における真空チャックや静電チャックに問題なく固定することができる。
なお、上記酸化珪素膜を有する保持基板と単結晶ＳｉＣ層との間に酸化珪素、窒化珪素又は酸窒化珪素からなる薄膜（介在層ともいう）を設けることが好ましい。この薄膜は、保持基板に単結晶ＳｉＣ層を強固に付着させるだけではなく、Ｓｉからなる保持基板について研削可能などにより大部分を除去した後に、残りを化学的にエッチングして除去する際にエッチストップ層として機能させることもできる。また、保持基板の除去の際に中間層の表面全体にＨＦ等のエッチング液が直に接するように化学的なエッチング処理を行えば、中間層を容易にかつ均一に完全除去することができ、その結果、単結晶ＳｉＣ層の表面は極めて平滑、清浄な状態で得られることになる。
また、当該ＳｉＣ複合基板の製造方法では、イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることが好ましい。あるいは、上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ薄膜を設けてもよい。これにより、一度のイオン注入剥離処理又はヘテロエピタキシャル成長により、必要最低限の膜厚を有し、ＳｉＣ複合基板の特性を左右する単結晶ＳｉＣ層が得られるので、経済的に高特性のＳｉＣ複合基板を製造することができる。
また、多結晶ＳｉＣ基板を形成するための手段としては、化学的気相成長法が好ましく、熱ＣＶＤ法を用いることがより好ましい。単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積して形成するため、従来技術の如き、難研削材のＳｉＣの研削、研磨、ＣＭＰなどに依る高平坦化の工程を不要とすることができる。
以上のように、上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積する前に、上記単結晶ＳｉＣ層担持体における保持基板の単結晶ＳｉＣ層担持面とは反対面（裏面）の一部領域又は全面の酸化珪素膜の厚みの一部又は全部を除去して該単結晶ＳｉＣ層担持体に反り（例えば、基板中央部が上に凸となる向きの反り）を付与しておけば、この反りがその後に形成される多結晶ＳｉＣ基板による反り（例えば、基板中央部が下に凸となる向きの反り）とは反対向きの反りとなるため、単結晶ＳｉＣ層担持体の反りと多結晶ＳｉＣ基板に起因する応力（熱応力や内部応力）による反りとが互いに打ち消し合うこととなり反りが少なく、高品質なＳｉＣ複合基板を簡便に製造することができる。
以下、本発明に係るＳｉＣ複合基板の製造方法の実施形態について図１を参照しながら説明する。
（工程１）
始めに、保持基板２１に貼り合わせをする単結晶ＳｉＣ基板１２ｓを用意する。ここで、単結晶ＳｉＣ基板１２ｓは、結晶構造が４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣのものから選択をすることが好ましい。単結晶ＳｉＣ基板１２ｓ及び後述する保持基板２１の大きさは、半導体素子の製造や窒化ガリウム、ダイヤモンド、ナノカーボン膜の成長に必要な大きさやコスト等から設定をする。また、単結晶ＳｉＣ基板１２ｓの厚さは、ＳＥＭＩ規格又はＪＥＩＤＡ規格の基板厚さ近傍のものがハンドリングの面から好ましい。なお、単結晶ＳｉＣ基板１２ｓとして、市販のもの、例えばパワーデバイス向けに市販されている単結晶ＳｉＣウエハを用いればよく、その表面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ｏｒ Ｐｌａｎａｒｉｚａｔｉｏｎ））処理で仕上げ研磨された、表面が平坦かつ平滑なものを用いることが好ましい。
また、単結晶ＳｉＣ基板１２ｓの少なくとも保持基板２１と貼り合わせをする表面（おもて面）に所定の薄膜１２ａを形成することが好ましい（図１（ａ））。ここで、薄膜１２ａは、厚さ５０ｎｍ〜６００ｎｍ程度の酸化珪素膜、窒化珪素膜又は酸窒化珪素膜の誘電体膜であるとよい。これにより、保持基板２１との貼り合わせが容易になるだけではなく、この後に行われるイオン注入処理の注入イオンのチャネリングを抑制する効果も得られる。なお、後述するイオン注入処理後に薄膜１２ａを設けてもよい。
薄膜１２ａの形成方法としては、単結晶ＳｉＣ基板１２ｓに密着性よく形成できる成膜方法であればいずれの方法でもよく、例えば酸化珪素膜はＰＥＣＶＤ法又は熱酸化法により形成し、窒化珪素膜、酸窒化珪素膜はスパッタリング法により形成するとよい。
（工程２）
次に、Ｓｉからなる保持基板２１を用意する。例えば、多結晶Ｓｉウエハ又は単結晶Ｓｉウエハを用いるとよい。
また、保持基板２１の表裏面に酸化珪素膜２１ａを形成する（図１（ｂ））。
ここで、上記保持基板の酸化珪素膜は熱酸化膜であることが好ましい。その酸化珪素膜の厚さは、表裏面で同じ厚みであって、該酸化珪素膜の除去によって単結晶ＳｉＣ層担持体の反りが調整可能な程度の厚みであればよく、例えば５００〜２，０００ｎｍであることが好ましい。
（工程３）
次に、単結晶ＳｉＣ基板１２ｓの薄膜１２ａ形成面に水素イオン等を注入してイオン注入領域１２ｉを形成する（図１（ｃ））。
ここで、単結晶ＳｉＣ基板１２ｓへのイオン注入の際、その表面から所望の深さにイオン注入領域１２ｉを形成できるような注入エネルギーで、所定の線量の少なくとも水素イオン（Ｈ+）又は水素分子イオン（Ｈ2 +）を注入する。このときの条件として、所望の薄膜の厚さになるようにイオン注入エネルギーを設定すればよい。ＨｅイオンやＢイオン等を同時にインプラしても構わないし、同じ効果が得られるモノであればどのようなイオンを採用しても構わない。
単結晶ＳｉＣ基板１２ｓに注入する水素イオン（Ｈ+）のドーズ量は、１．０×１０16ａｔｏｍ／ｃｍ2〜９．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。１．０×１０16ａｔｏｍ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、９．０×１０17ａｔｏｍ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン（Ｈ2 +）を用いる場合、そのドーズ量は５．０×１０15ａｔｏｍｓ／ｃｍ2〜４．５×１０17ａｔｏｍｓ／ｃｍ2であることが好ましい。５．０×１０15ａｔｏｍｓ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、４．５×１０17ａｔｏｍｓ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
イオン注入された基板表面からイオン注入領域１２ｉまでの深さ（即ち、イオン打ち込み深さ）は、保持基板２１上に設ける単結晶ＳｉＣ薄膜の所望の厚さに対応するものであり、通常１００〜２，０００ｎｍ、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入領域１２ｉの厚さ（即ち、イオン分布厚さ）は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
（工程４）
続いて、単結晶ＳｉＣ基板１２ｓの薄膜１２ａ形成面と保持基板２１の表面側の酸化珪素膜２１ａ形成面とを（表面同士を）表面活性化処理を施して貼り合わせる。表面活性化処理としてはプラズマ活性化処理、真空イオンビーム処理又はオゾン水への浸漬処理を行うとよい。
このうち、プラズマ活性化処理をする場合、真空チャンバ中に上記工程３までの処理が終了した単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ活性化処理する。プラズマ用ガスとしては、酸素ガス、水素ガス、窒素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。
真空イオンビーム処理は、高真空のチャンバ内に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、Ａｒ等のイオンビームを貼り合わせをする表面に照射して活性化処理を行う。
オゾン水への浸漬処理は、オゾンガスを溶解させたオゾン水に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を浸漬し、その表面を活性化処理をする。
上記した表面活性化処理は、単結晶ＳｉＣ基板１２ｓのみ又は保持基板２１のみに行ってもよいが、単結晶ＳｉＣ基板１２ｓ及び保持基板２１の両方について行うのがより好ましい。
また、表面活性化処理は上記方法のいずれか一つでもよいし、組み合わせた処理を行っても構わない。なお、単結晶ＳｉＣ基板１２ｓ、保持基板２１の表面活性化処理を行う面は、それぞれの貼り合わせを行う面、即ち薄膜１２ａ表面及びおもて面側酸化珪素膜２１ａ形成面である。
次に、この単結晶ＳｉＣ基板１２ｓ及び保持基板２１の表面活性化処理をした表面（薄膜１２ａ、おもて面側酸化珪素膜２１ａ表面）を接合面として貼り合わせる。
次いで、単結晶ＳｉＣ基板１２ｓと保持基板２１と貼り合わせた後に、好ましくは１５０〜３５０℃、より好ましくは１５０〜２５０℃の熱処理を行い、薄膜１２ａ、酸化珪素膜２１ａの貼り合わせ面の結合強度を向上させるとよい。このとき、単結晶ＳｉＣ基板１２ｓと保持基板２１との間の熱膨張率差により基板の反りが発生するが、それぞれの材質に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、２時間〜２４時間が好ましい。
これにより、薄膜１２ａと酸化珪素膜２１ａは密着して、介在層として機能し、単結晶ＳｉＣ基板１２ｓと保持基板２１とがこの介在層を介して強固に密着した貼り合わせ基板１３となる（図１（ｄ））。
（工程５）
貼り合わせ基板１３について、イオン注入した部分に熱的エネルギー又は機械的エネルギーを付与してイオン注入領域１２ｉで単結晶ＳｉＣ基板１２ｓから剥離した単結晶ＳｉＣ薄膜を保持基板２１上に転写する。
このとき、薄膜１２ａと酸化珪素膜２１ａとは強固に密着し、更に薄膜１２ａ、酸化珪素膜２１ａはそれぞれ単結晶ＳｉＣ基板１２ｓ、保持基板２１と強固に密着しているため、イオン注入領域１２ｉにおける剥離部分以外の部分での剥離は発生しない。
剥離方法としては、例えば貼り合わせ基板１３を高温に加熱して、この熱によってイオン注入領域１２ｉにおいてイオン注入した成分の微小なバブル体を発生させることにより剥離を生じさせて単結晶ＳｉＣ基板１２ｓを分離する熱剥離法を適用することができる。あるいは、熱剥離が生じない程度の低温熱処理（例えば、５００〜９００℃、好ましくは５００〜７００℃）を施しつつ、イオン注入領域１２ｉの一端に物理的な衝撃を加えて機械的に剥離を発生させて単結晶ＳｉＣ基板１２ｓを分離する機械剥離法を適用することができる。機械剥離法は単結晶ＳｉＣ薄膜転写後の転写表面の粗さが熱剥離法よりも比較的小さいため、より好ましい。
なお、剥離処理後に、単結晶ＳｉＣ薄膜担持体を加熱温度７００〜１，０００℃であって剥離処理時よりも高い温度、加熱時間１〜２４時間の条件で加熱して、単結晶ＳｉＣ薄膜と保持基板２１との密着性を改善する熱処理を行ってもよい。
保持基板２１上の単結晶ＳｉＣ薄膜表面を鏡面仕上げして単結晶ＳｉＣ層１２とし、単結晶ＳｉＣ層担持体１４を得る（図１（ｅ））。具体的には、単結晶ＳｉＣ薄膜に化学機械研磨（ＣＭＰ研磨）を施してイオン注入によるダメージ層を除去すると共に表面を鏡面に仕上げる。ここではシリコンウエハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。
また、単結晶ＳｉＣ層１２は、厚さが５μｍ以下、好ましくは２μｍ以下、より好ましくは１００ｎｍ以上１μｍ以下、更に好ましくは２００ｎｍ以上８００ｎｍ以下、特に好ましくは３００ｎｍ以上５００ｎｍ以下の単結晶ＳｉＣからなる薄膜である。単結晶ＳｉＣ層の厚さが５μｍ以下であれば複合基板化のコストを考慮してもなお無垢の単結晶ＳｉＣ基板よりも経済的メリットがある。
なお、剥離した後の単結晶ＳｉＣ基板１２ｓは、表面を再度研磨や洗浄等を施すことにより再度当該単結晶ＳｉＣ層担持体１４の製造方法における貼り合わせ用の基板として再利用することが可能となる。
（工程６）
次に、単結晶ＳｉＣ層担持体１４における保持基板２１の単結晶ＳｉＣ層担持面とは反対面（裏面、図中下側の面）の一部領域又は全面の酸化珪素膜２１ａの厚みの一部又は全部を除去して単結晶ＳｉＣ層担持体１４’に反りを付与する（図１（ｆ））。図中、１４’は酸化珪素膜２１ａ除去後の単結晶ＳｉＣ層担持体であり、２１ａ’は除去後の酸化珪素膜である。
ここで、酸化珪素膜２１ａの除去は、酸化珪素膜２１ａを均一な厚さで除去できる方法であれば物理的方法、化学的方法のいずれでもよいが、例えば単結晶ＳｉＣ層担持体１４における保持基板２１の裏面全面の酸化珪素膜２１ａの厚みの一部又は全部を化学的にエッチングして除去するとよい。この酸化珪素膜２１ａの除去量（厚みの減少量）は、多結晶ＳｉＣ基板１１の内部応力やＳｉＣ積層体の反りの程度に応じてそれらを打ち消す程度に適宜調整することが好ましい。この場合、ＳｉＣ複合基板１０のＢｏｗ量を好ましくは−５０μｍ以上５０μｍ以下、より好ましくは−３０μｍ以上５０μｍ以下、更に好ましくは０μｍ以上３０μｍ以下となるように調整するとよい。
なお、酸化珪素膜２１ａの除去は保持基板２１の裏面全面に施してもよいが、ＳｉＣ複合基板１０における反りの形態や程度に応じて保持基板２１の裏面の特定位置の一部領域のみに施してもよい。
これにより、単結晶ＳｉＣ層担持体１４’は後述する多結晶ＳｉＣ基板１１による熱応力や内部応力による反りとは反対向き（例えば、基板中央部が単結晶ＳｉＣ層１２側（上側））に凸となるように若干反るようになる。
（工程７）
次に、得られた単結晶ＳｉＣ層担持体１４’を用いて、化学気相成長法により単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成してＳｉＣ積層体１５を得る（図１（ｇ））。ここでのＳｉＣ積層体１５は、保持基板２１上に酸化珪素膜２１ａ’、薄膜１２ａ、単結晶ＳｉＣ層１２、多結晶ＳｉＣ基板１１をこの順番で積層した構成となっている。
ここで、化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。この熱ＣＶＤ条件としては、多結晶ＳｉＣを堆積して成膜する一般的な条件でよい。
多結晶ＳｉＣ基板１１の厚さは２００〜６００μｍであることが好ましく、３００〜５００μｍであることがより好ましい。厚さを２００μｍ以上とすることによりハンドル基板としての機能を確保しやすくなり、６００μｍ以下とすることによりコスト面の抑制を図ることができる。
また、多結晶ＳｉＣ基板１１の多結晶ＳｉＣは立方晶（３Ｃ−ＳｉＣ）であることが好ましい。なお、多結晶ＳｉＣ基板１１に不純物を導入して抵抗率を調整してもよい。これにより縦型パワー半導体デバイスの基板として好適に使用することが可能となる。
多結晶ＳｉＣ基板１１の形成後、ＳｉＣ積層体１５を室温に戻す際には、ＳｉＣの熱膨張係数はＳｉよりも大きいために発生する多結晶ＳｉＣ基板１１による熱応力、あるいは気相成長膜として発生する多結晶ＳｉＣ基板１１の内部応力によりＳｉＣ積層体１５は基板中央部が下（図中、下方向（保持基板２１の裏面方向））に凸となる形状を取ろうとするが、単結晶ＳｉＣ層担持体１４’に予め与えた反り（基板中央部が上に凸となった形状）により上記応力が相殺され、ＳｉＣ積層体１５全体としての反りが抑制される。
（工程８）
次に、工程７で得られたＳｉＣ積層体１５における保持基板２１を物理的及び／又は化学的に除去して、ＳｉＣ複合基板１０を得る（図１（ｈ））。このとき、保持基板２１がシリコンからなるため、例えばまず保持基板２１の大部分を研削加工により除去し、次いで残りの保持基板２１、酸化珪素膜２１ａ’及び薄膜１２ａをフッ硝酸溶液により選択的にエッチング除去することが好ましい。
これにより、反りのほとんどないＳｉＣ複合基板１０が得られる。このとき、多結晶ＳｉＣ基板１１は、上層の単結晶ＳｉＣ層１２と同じＳｉＣからなり、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１の熱膨張係数がほぼ等しくなることからいかなる温度においてもＳｉＣ複合基板１０の反りの発生が抑制される。
（工程９）
必要に応じて、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図１（ｉ））。これにより、単結晶ＳｉＣ層１２がパワー半導体デバイスの活性層として用いるには薄すぎる場合でも、所定厚さのＳｉＣエピタキシャル層１２’を形成するのでパワー半導体の製造に適応したＳｉＣ複合基板を得ることが可能となる。
以下に、試験例を挙げて、本発明を更に具体的に説明するが、本発明は試験例に限定されるものではない。なお、基板の反りとして、垂直入射方式のフィゾー干渉計（Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製、Ｆｌａｔ Ｍａｓｔｅｒ）によりＢｏｗ量を測定した。ここで、図２に示すように、Ｂｏｗ量ｂ１、ｂ２はＳｉＣ複合基板１０又は単結晶ＳｉＣ層担持体１４’の中央部と端部との高低差として測定し、基板の中央部が図２（ａ）に示すように下方向に凸の場合をマイナスの値、図２（ｂ）に示すように上方向に凸の場合をプラスの値とした。なお、ＳｉＣ複合基板１０、単結晶ＳｉＣ層担持体１４’のいずれも単結晶ＳｉＣ層１２が上側（表面側）となる向きに配置して反りを測定した。
［試験例１］
本試験例では、上述した本発明の実施形態の手順に従い、以下のようにしてＳｉＣ複合基板を作製した。
まず、単結晶ＳｉＣ基板１２ｓとして直径３インチφの４Ｈ−ＳｉＣ単結晶ウエハを用意し、これの片面に薄膜１２ａとしてＣＶＤ法で厚さ２００ｎｍの酸化珪素膜（ＳｉＯ2膜）を成膜し、研磨を施した後（図１（ａ））、この薄膜１２ａ形成面にＨ+イオンをエネルギー１００ｋｅＶ、ドーズ量８．８×１０16ａｔｏｍｓ／ｃｍ2でイオン注入した（図１（ｃ））。
また、保持基板２１として、直径３インチφ、厚さ４００μｍの単結晶Ｓｉウエハを用意し、熱酸化法によりその表裏面に厚さ１．５μｍの酸化珪素膜２１ａを形成した（図１（ｂ））。
次いで、単結晶ＳｉＣ基板１２ｓの酸化珪素膜形成面、保持基板２１の表面側の酸化珪素膜２１ａ形成面についてそれぞれプラズマ活性化処理を施した後、両者の酸化珪素膜形成面同士（表面同士）を貼り合わせて貼り合わせ基板１３を作製した（図１（ｄ））。
次に、貼り合わせ基板１３について７５０℃、１２時間の熱処理を加えた後、室温に戻して機械的剥離法により単結晶ＳｉＣ基板１２ｓのイオン注入領域１２ｉに機械的衝撃を加えて該単結晶ＳｉＣ基板１２ｓから単結晶ＳｉＣ薄膜を剥離させ、保持基板２１に転写した。この単結晶ＳｉＣ薄膜表面のダメージ層除去後、表面研磨し、保持基板２１上に酸化珪素膜を介して厚さ６００ｎｍｍの４Ｈ−ＳｉＣの単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１４を得た（図１（ｅ））。この単結晶ＳｉＣ層担持体１４を同一条件で複数枚作製した。
次に、この単結晶ＳｉＣ層担持体１４における保持基板２１の単結晶ＳｉＣ層１２担持面とは反対面（裏面）側の酸化珪素膜２１ａの全面を１０ｖｏｌ％のＨＦ溶液に浸漬することでエッチング除去を行った（裏面酸化膜の除去）。このとき、ＨＦ溶液の浸漬時間を調整して保持基板２１の裏面側の酸化珪素膜２１ａの除去量（厚みの減少量）を０（エッチングなし）、２００、４００、６００、８００、１０００、１２００、１４００ｎｍに変化させた。なお、この除去量は反射率分光法により測定した酸化珪素膜２１ａの除去前後の膜厚の差から求めた。
表１及び図３に、このときの単結晶ＳｉＣ層担持体１４’の反り（Ｂｏｗ量）を測定した結果を示す。酸化珪素膜２１ａの除去量が０ｎｍ（エッチングなし）の場合に単結晶ＳｉＣ層担持体１４は反りがほとんどなく平坦であり、酸化珪素膜２１ａの除去量が増えるのに比例して単結晶ＳｉＣ層担持体１４がその基板中央部が上に凸となるように反る程度が大きくなった。
次に、この裏面酸化膜の除去後の単結晶ＳｉＣ層担持体１４’の単結晶ＳｉＣ層１２上に四塩化珪素とプロパンを原料に温度１，３００℃、圧力１７Ｐａの条件で熱ＣＶＤ処理を行って、３Ｃ−ＳｉＣの多結晶ＳｉＣを堆積し、厚さ３００μｍの多結晶ＳｉＣ基板１１を形成し、ＳｉＣ積層体１５を作製した（図１（ｇ））。
続いて、このＳｉＣ積層体１５の保持基板２１について固定砥石で研削した。詳しくは、固定砥石の番手を＃１０００、＃２５００、＃４０００の順で順次目の細かい砥石に変えて、保持基板２１がほとんどなくなる状態まで研削した。次いで、酸化珪素膜２１ａ’、薄膜１２ａをＨＦ水溶液でエッチングして除去して、多結晶ＳｉＣ基板１１上に表面が極めて清浄な単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０を得た（図１（ｈ））。
表１及び図４に、このときのＳｉＣ複合基板１０の反り（Ｂｏｗ量）を測定した結果を示す。酸化珪素膜２１ａの除去量が０ｎｍ（エッチングなし）の場合にＳｉＣ複合基板１０はその基板中央部が下に凸となる形状で非常に反っている（Ｂｏｗ量−４５３μｍ）が、単結晶ＳｉＣ層担持体１４’における酸化珪素膜２１ａの除去量が増えるのに比例してその反りは改善され、酸化珪素膜２１ａの除去量が１，０００ｎｍを超えたところでＳｉＣ複合基板１０が反りのない平坦な形状（Ｂｏｗ量が０μｍ）となることが分かった。
なお、本発明において単結晶ＳｉＣ層担持体１４の裏面の酸化珪素膜２１ａの除去の適量は、多結晶ＳｉＣ基板１１の厚さや形成時のＣＶＤ条件（温度等）、保持基板１１の厚さなどにより変化することから一義的に定めることはできず、用いる材料やプロセス条件に応じてその都度条件出しを行う必要がある。
Figure 2017059626
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１０ ＳｉＣ複合基板
１１ 多結晶ＳｉＣ基板
１２ 単結晶ＳｉＣ層
１２ａ 薄膜（介在層）
１２ｉ イオン注入領域
１２ｓ 単結晶ＳｉＣ基板
１２’ ＳｉＣエピタキシャル層
１３ 貼り合わせ基板
１４、１４’ 単結晶ＳｉＣ層担持体
１５ ＳｉＣ積層体
２１ 保持基板
２１ａ、２１ａ’ 酸化珪素膜

Claims (6)

  1. 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、表裏面に酸化珪素膜を有するＳｉからなる保持基板の表面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層担持体における保持基板の裏面の一部領域又は全面の酸化珪素膜の厚みの一部又は全部を除去して単結晶ＳｉＣ層担持体に反りを付与し、次いで単結晶ＳｉＣ層上に化学気相成長法により多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
  2. 上記保持基板の酸化珪素膜は熱酸化膜であることを特徴とする請求項１記載のＳｉＣ複合基板の製造方法。
  3. 上記単結晶ＳｉＣ層担持体における保持基板の裏面全面の酸化珪素膜の一部又は全部を化学的にエッチングして除去することを特徴とする請求項１又は２記載のＳｉＣ複合基板の製造方法。
  4. イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする請求項１〜３のいずれか１項記載のＳｉＣ複合基板の製造方法。
  5. 上記保持基板上にＳｉＣをヘテロエピタキシャル成長させて上記単結晶ＳｉＣ層を設けることを特徴とする請求項１〜３のいずれか１項記載のＳｉＣ複合基板の製造方法。
  6. ＳｉＣ複合基板のＢｏｗ量を−５０μｍ以上５０μｍ以下とすることを特徴とする請求項１〜５のいずれか１項記載のＳｉＣ複合基板の製造方法。
JP2015181908A 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法 Active JP6515757B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015181908A JP6515757B2 (ja) 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法
CN201680052889.5A CN108140541B (zh) 2015-09-15 2016-09-09 SiC复合基板的制造方法
US15/759,578 US10431460B2 (en) 2015-09-15 2016-09-09 Method for producing SiC composite substrate
EP16846379.2A EP3352197B1 (en) 2015-09-15 2016-09-09 Method for producing a composite sic substrate
PCT/JP2016/076537 WO2017047508A1 (ja) 2015-09-15 2016-09-09 ＳｉＣ複合基板の製造方法
RU2018113432A RU2721306C2 (ru) 2015-09-15 2016-09-09 Способ изготовления составной подложки из sic
TW105129826A TWI738665B (zh) 2015-09-15 2016-09-13 ＳｉＣ複合基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181908A JP6515757B2 (ja) 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017059626A true JP2017059626A (ja) 2017-03-23
JP6515757B2 JP6515757B2 (ja) 2019-05-22

Family

ID=58289174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181908A Active JP6515757B2 (ja) 2015-09-15 2015-09-15 ＳｉＣ複合基板の製造方法

Country Status (7)

Country Link
US (1) US10431460B2 (ja)
EP (1) EP3352197B1 (ja)
JP (1) JP6515757B2 (ja)
CN (1) CN108140541B (ja)
RU (1) RU2721306C2 (ja)
TW (1) TWI738665B (ja)
WO (1) WO2017047508A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158085A1 (ja) * 2021-01-25 2022-07-28 ローム株式会社 半導体基板及びその製造方法、及び半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN115279956A (zh) * 2019-12-27 2022-11-01 沃孚半导体公司 大直径碳化硅晶片
KR20230004728A (ko) * 2020-06-01 2023-01-06 미쓰비시덴키 가부시키가이샤 복합 기판, 복합 기판의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법
CN112382559A (zh) * 2020-11-13 2021-02-19 中国科学院上海微系统与信息技术研究所 一种异质薄膜结构及其制备方法
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897142A (ja) * 1994-09-26 1996-04-12 Mitsubishi Materials Corp 半導体基板及びその製造方法
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
RU2160329C1 (ru) * 1997-06-27 2000-12-10 Ниппон Пиллар Пэкинг Ко., Лтд МОНОКРИСТАЛЛ SiC И СПОСОБ ЕГО ПОЛУЧЕНИЯ
JP3043675B2 (ja) * 1997-09-10 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JP3043689B2 (ja) * 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP3087070B1 (ja) * 1999-08-24 2000-09-11 日本ピラー工業株式会社 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP3698679B2 (ja) * 2002-03-27 2005-09-21 株式会社日立製作所 ガス流量計及びその製造方法
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
US20050271325A1 (en) * 2004-01-22 2005-12-08 Anderson Michael H Liquid crystal waveguide having refractive shapes for dynamically controlling light
JP2005228806A (ja) * 2004-02-10 2005-08-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US6865308B1 (en) * 2004-07-23 2005-03-08 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
EP1806769B1 (en) * 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP4888908B2 (ja) * 2007-10-17 2012-02-29 株式会社神戸製鋼所 メンブレン構造素子及びその製造方法
JP2011142284A (ja) * 2009-12-10 2011-07-21 Hitachi Chem Co Ltd Ｃｍｐ研磨液、基板の研磨方法及び電子部品
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
GB2514268B (en) * 2011-10-26 2015-09-30 Anvil Semiconductors Ltd Silicon carbide epitaxy
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US10424514B2 (en) * 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158085A1 (ja) * 2021-01-25 2022-07-28 ローム株式会社 半導体基板及びその製造方法、及び半導体装置

Also Published As

Publication number Publication date
US20190157087A1 (en) 2019-05-23
EP3352197A1 (en) 2018-07-25
TWI738665B (zh) 2021-09-11
RU2018113432A3 (ja) 2020-02-20
RU2721306C2 (ru) 2020-05-18
EP3352197A4 (en) 2019-05-01
CN108140541A (zh) 2018-06-08
TW201724178A (zh) 2017-07-01
EP3352197B1 (en) 2020-07-29
US10431460B2 (en) 2019-10-01
CN108140541B (zh) 2022-11-11
JP6515757B2 (ja) 2019-05-22
WO2017047508A1 (ja) 2017-03-23
RU2018113432A (ru) 2019-10-16

Similar Documents

Publication Publication Date Title
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
JP6572694B2 (ja) ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
US11208719B2 (en) SiC composite substrate and method for manufacturing same
WO2017047508A1 (ja) ＳｉＣ複合基板の製造方法
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP6737378B2 (ja) ＳｉＣ複合基板
WO2020031829A1 (ja) ＧａＮ積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6515757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250