JP3087070B1 - 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 - Google Patents
半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法Info
- Publication number
- JP3087070B1 JP3087070B1 JP11236968A JP23696899A JP3087070B1 JP 3087070 B1 JP3087070 B1 JP 3087070B1 JP 11236968 A JP11236968 A JP 11236968A JP 23696899 A JP23696899 A JP 23696899A JP 3087070 B1 JP3087070 B1 JP 3087070B1
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal sic
- semiconductor device
- polycrystalline plate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Abstract
【要約】
【課題】 半導体デバイス製作加工時に要求される厚さ
及び強度を確保できるとともに、格子欠陥やマイクロパ
イプ欠陥等の発生も非常に少なく、高品質、高精度な半
導体デバイスを製作することができるようにする。 【解決手段】 Ｓｉ原子及びＣ原子により構成された多
結晶板３の表面に、膜状のＳｉＯ2 層４を介して、Ｓｉ
基板上にヘテロエピタキシャル法により作製された後、
Ｓｉ基板の除去により得られた単結晶ＳｉＣ膜２を密着
状態に積層し接合した後、その複合体６を熱処理するこ
とにより多結晶板３上に単結晶ＳｉＣ膜２の単結晶と同
方位に結晶変態された単結晶ＳｉＣを一体に成長させて
いる。
及び強度を確保できるとともに、格子欠陥やマイクロパ
イプ欠陥等の発生も非常に少なく、高品質、高精度な半
導体デバイスを製作することができるようにする。 【解決手段】 Ｓｉ原子及びＣ原子により構成された多
結晶板３の表面に、膜状のＳｉＯ2 層４を介して、Ｓｉ
基板上にヘテロエピタキシャル法により作製された後、
Ｓｉ基板の除去により得られた単結晶ＳｉＣ膜２を密着
状態に積層し接合した後、その複合体６を熱処理するこ
とにより多結晶板３上に単結晶ＳｉＣ膜２の単結晶と同
方位に結晶変態された単結晶ＳｉＣを一体に成長させて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス製
作用単結晶ＳｉＣ複合素材及びその製造方法に関するも
ので、詳しくは、発光ダイオードやＸ線光学素子、スイ
ッチング素子、増幅素子、光センサー等の高温・高周波
デバイスや耐放射線デバイスなどの製作に用いられる半
導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造
方法に関するものである。
作用単結晶ＳｉＣ複合素材及びその製造方法に関するも
ので、詳しくは、発光ダイオードやＸ線光学素子、スイ
ッチング素子、増幅素子、光センサー等の高温・高周波
デバイスや耐放射線デバイスなどの製作に用いられる半
導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造
方法に関するものである。
【０００２】
【従来の技術】ＳｉＣ（炭化珪素）は、耐熱性および機
械的強度に優れているだけでなく、放射線にも強く、さ
らに不純物の添加によって電子や正孔の価電子制御が容
易である上、広い禁制帯幅を持つ（因みに、６Ｈ型のＳ
ｉＣ単結晶で約３．０ｅＶ、４Ｈ型のＳｉＣ単結晶で
３．２６ｅＶ）ために、Ｓｉ（シリコン）やＧａＡｓ
（ガリウムヒ素）などの既存の半導体材料では実現する
ことができない高温、高周波、耐電圧、耐放射線特性を
実現することが可能で、次世代の半導体デバイス製作用
材料として期待され、実用化に向けての研究が盛んに行
なわれている。
械的強度に優れているだけでなく、放射線にも強く、さ
らに不純物の添加によって電子や正孔の価電子制御が容
易である上、広い禁制帯幅を持つ（因みに、６Ｈ型のＳ
ｉＣ単結晶で約３．０ｅＶ、４Ｈ型のＳｉＣ単結晶で
３．２６ｅＶ）ために、Ｓｉ（シリコン）やＧａＡｓ
（ガリウムヒ素）などの既存の半導体材料では実現する
ことができない高温、高周波、耐電圧、耐放射線特性を
実現することが可能で、次世代の半導体デバイス製作用
材料として期待され、実用化に向けての研究が盛んに行
なわれている。
【０００３】ＳｉＣの有する上記のような優れた特性を
半導体デバイス製作用材料に有効に活用する手段とし
て、従来、単結晶シリコンを半導体デハイス用基板とし
て使用し、この単結晶シリコン基板上に化学気相成長法
（ヘテロエピタキシャル法）により立方晶のＳｉＣ単結
晶（β−ＳｉＣ）をエピタキシャル成長させて単結晶Ｓ
ｉＣ素材を得る方法が知られている。
半導体デバイス製作用材料に有効に活用する手段とし
て、従来、単結晶シリコンを半導体デハイス用基板とし
て使用し、この単結晶シリコン基板上に化学気相成長法
（ヘテロエピタキシャル法）により立方晶のＳｉＣ単結
晶（β−ＳｉＣ）をエピタキシャル成長させて単結晶Ｓ
ｉＣ素材を得る方法が知られている。
【０００４】
【発明が解決しようとする課題】上記のように、単結晶
シリコンを基材とし、その表面にヘテロエピタキシャル
によりＳｉＣ単結晶を成長させて製造された単結晶Ｓｉ
Ｃ素材は、昇華再結晶法や改良型昇華再結晶法などの従
来から知られている他の手段により製造されるもの比べ
て、面積的に大型の単結晶ＳｉＣ素材を多量にかつ安価
に得る手段として合理的である反面、この単結晶ＳｉＣ
素材の基材として用いた単結晶シリコン基板の融点が１
４００℃と低いために、例えばＰ，Ｎ型不純物ドープに
際しての高温アニール等のように、１５００℃以上の高
温下で行なわれる半導体デバイスの実装加工時等にシリ
コン基板が消失したり、消失しないまでもその厚さが異
常に薄くなるなど基材が安定しないために、半導体デバ
イス製作用素材として使用し取り扱う上で要求される厚
み及び強度を確保することができず、その結果、製作さ
れた半導体デバイスに反りや変形などを発生しやすいと
いう不都合がある。
シリコンを基材とし、その表面にヘテロエピタキシャル
によりＳｉＣ単結晶を成長させて製造された単結晶Ｓｉ
Ｃ素材は、昇華再結晶法や改良型昇華再結晶法などの従
来から知られている他の手段により製造されるもの比べ
て、面積的に大型の単結晶ＳｉＣ素材を多量にかつ安価
に得る手段として合理的である反面、この単結晶ＳｉＣ
素材の基材として用いた単結晶シリコン基板の融点が１
４００℃と低いために、例えばＰ，Ｎ型不純物ドープに
際しての高温アニール等のように、１５００℃以上の高
温下で行なわれる半導体デバイスの実装加工時等にシリ
コン基板が消失したり、消失しないまでもその厚さが異
常に薄くなるなど基材が安定しないために、半導体デバ
イス製作用素材として使用し取り扱う上で要求される厚
み及び強度を確保することができず、その結果、製作さ
れた半導体デバイスに反りや変形などを発生しやすいと
いう不都合がある。
【０００５】また、ヘテロエピタキシャル法によりシリ
コン基板上に成長されたＳｉＣ単結晶膜はその厚さが数
μｍまでの薄膜状のものがほとんどであり、このような
ＳｉＣ単結晶膜は半導体デバイスの製作にそのまま使用
できる厚さを有していない。したがって、半導体デバイ
スの製作に使用するためには、シリコン基板上に成長さ
れた薄いＳｉＣ単結晶膜をシリコン基板から切離し、そ
の切離した薄いＳｉＣ単結晶膜を別の耐熱性が高く、か
つ、厚さ及び強度の安定した基板に移し変える必要があ
るが、数μｍまでの薄いＳｉＣ単結晶をシリコン基板か
ら切離させることは実際問題として不可能である。
コン基板上に成長されたＳｉＣ単結晶膜はその厚さが数
μｍまでの薄膜状のものがほとんどであり、このような
ＳｉＣ単結晶膜は半導体デバイスの製作にそのまま使用
できる厚さを有していない。したがって、半導体デバイ
スの製作に使用するためには、シリコン基板上に成長さ
れた薄いＳｉＣ単結晶膜をシリコン基板から切離し、そ
の切離した薄いＳｉＣ単結晶膜を別の耐熱性が高く、か
つ、厚さ及び強度の安定した基板に移し変える必要があ
るが、数μｍまでの薄いＳｉＣ単結晶をシリコン基板か
ら切離させることは実際問題として不可能である。
【０００６】本発明は上記実情に鑑みてなされたもの
で、半導体デバイス製作加工時に際して要求される厚さ
及び強度を確保できるとともに、不純物の混入による格
子欠陥やマイクロパイプ欠陥等の発生も非常に少なく、
高品質、高精度な半導体デバイスを製作することができ
る半導体デバイス用単結晶ＳｉＣ複合素材及びそれを非
常に効率よく製造することができる半導体デバイス用単
結晶ＳｉＣ複合素材の製造方法を提供することを目的と
している。
で、半導体デバイス製作加工時に際して要求される厚さ
及び強度を確保できるとともに、不純物の混入による格
子欠陥やマイクロパイプ欠陥等の発生も非常に少なく、
高品質、高精度な半導体デバイスを製作することができ
る半導体デバイス用単結晶ＳｉＣ複合素材及びそれを非
常に効率よく製造することができる半導体デバイス用単
結晶ＳｉＣ複合素材の製造方法を提供することを目的と
している。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明に係る半導体デバイス用単結
晶ＳｉＣ複合素材は、Ｓｉ原子及びＣ原子により構成さ
れた多結晶板の表面に、膜状のＳｉＯ2 層を介して単結
晶ＳｉＣ膜を密着状態に積層し接合してなり、その複合
体の熱処理により多結晶板上に単結晶ＳｉＣが成長され
ていることを特徴とするものであり、また、請求項４に
記載の発明に係る半導体デバイス用単結晶ＳｉＣ複合素
材の製造方法は、Ｓｉ原子及びＣ原子により構成された
多結晶板の表面に、膜状のＳｉＯ2 層を介して単結晶Ｓ
ｉＣ膜を密着状態に積層し接合した後、その複合体を熱
処理することにより多結晶板上に単結晶ＳｉＣ膜の単結
晶と同方位に結晶変態された単結晶ＳｉＣを一体に成長
させることを特徴とするものである。
に、請求項１に記載の発明に係る半導体デバイス用単結
晶ＳｉＣ複合素材は、Ｓｉ原子及びＣ原子により構成さ
れた多結晶板の表面に、膜状のＳｉＯ2 層を介して単結
晶ＳｉＣ膜を密着状態に積層し接合してなり、その複合
体の熱処理により多結晶板上に単結晶ＳｉＣが成長され
ていることを特徴とするものであり、また、請求項４に
記載の発明に係る半導体デバイス用単結晶ＳｉＣ複合素
材の製造方法は、Ｓｉ原子及びＣ原子により構成された
多結晶板の表面に、膜状のＳｉＯ2 層を介して単結晶Ｓ
ｉＣ膜を密着状態に積層し接合した後、その複合体を熱
処理することにより多結晶板上に単結晶ＳｉＣ膜の単結
晶と同方位に結晶変態された単結晶ＳｉＣを一体に成長
させることを特徴とするものである。
【０００８】上記のような構成要件を有する請求項１及
び請求項４に記載の発明によれば、Ｓｉ原子及びＣ原子
により構成され、単結晶ＳｉＣと同等の耐熱性を有する
多結晶板と、厚さの薄い単結晶ＳｉＣ膜との中間に熱伝
導率が小さいＳｉＯ2 層を介在させて両者を密着状態に
積層し接合した上で熱処理することにより、熱処理時は
もとより、高温アニール等のような高温下で行なわれる
半導体デバイスの製作加工時に基板となる多結晶板が消
失したり、その厚さが薄くなったりすることがなくな
り、半導体デバイス用素材として要求される厚さ及び強
度を安定よく確保することが可能である。それでいて、
熱処理時には周囲雰囲気から接合界面への不純物の混入
を防止しつつ、熱処理に伴って中間のＳｉＯ2 層はＳｉ
とＯ2 に熱分解され、その熱分解されたＯ2 が中間層域
を浮遊拡散しながら外方へ抜け出る一方、熱分解された
Ｓｉ原子及び多結晶板の表面側から昇華したＳｉ原子及
びＣ原子が低温に保たれている単結晶ＳｉＣ膜側に拡散
移動し、その単結晶ＳｉＣ膜の単結晶方位に倣って再配
列されるといった固相成長により多結晶板上に高品質で
厚さの大きい単結晶ＳｉＣを一体に成長させることが可
能である。
び請求項４に記載の発明によれば、Ｓｉ原子及びＣ原子
により構成され、単結晶ＳｉＣと同等の耐熱性を有する
多結晶板と、厚さの薄い単結晶ＳｉＣ膜との中間に熱伝
導率が小さいＳｉＯ2 層を介在させて両者を密着状態に
積層し接合した上で熱処理することにより、熱処理時は
もとより、高温アニール等のような高温下で行なわれる
半導体デバイスの製作加工時に基板となる多結晶板が消
失したり、その厚さが薄くなったりすることがなくな
り、半導体デバイス用素材として要求される厚さ及び強
度を安定よく確保することが可能である。それでいて、
熱処理時には周囲雰囲気から接合界面への不純物の混入
を防止しつつ、熱処理に伴って中間のＳｉＯ2 層はＳｉ
とＯ2 に熱分解され、その熱分解されたＯ2 が中間層域
を浮遊拡散しながら外方へ抜け出る一方、熱分解された
Ｓｉ原子及び多結晶板の表面側から昇華したＳｉ原子及
びＣ原子が低温に保たれている単結晶ＳｉＣ膜側に拡散
移動し、その単結晶ＳｉＣ膜の単結晶方位に倣って再配
列されるといった固相成長により多結晶板上に高品質で
厚さの大きい単結晶ＳｉＣを一体に成長させることが可
能である。
【０００９】上記請求項１に記載の発明に係る半導体デ
バイス用単結晶ＳｉＣ複合素材及び請求項４に記載の発
明に係る半導体デバイス用単結晶ＳｉＣ複合素材の製造
方法において、上記複合体として、請求項２及び請求項
５に記載のように、Ｓｉ基板上にヘテロエピタキシャル
法により作製された単結晶ＳｉＣ膜を多結晶板の表面に
ＳｉＯ2 層を介して密着状態に積層し、かつ、その積層
体の熱処理により単結晶ＳｉＣ膜を多結晶板に接合し、
その接合状態でフッ酸、硝酸の少なくとも一方でＳｉ基
板を除去することにより作製されたものを用いることに
よって、各種大きさの半導体デバイスの製作に適用可能
な複合素材を得たいことから面積的に大型化が望まれる
単結晶ＳｉＣ膜自体を多量かつ安価に作製しやすく、こ
れによって、最終的な半導体デバイス用単結晶ＳｉＣ複
合素材の大型化、低コスト化を図ることができる。
バイス用単結晶ＳｉＣ複合素材及び請求項４に記載の発
明に係る半導体デバイス用単結晶ＳｉＣ複合素材の製造
方法において、上記複合体として、請求項２及び請求項
５に記載のように、Ｓｉ基板上にヘテロエピタキシャル
法により作製された単結晶ＳｉＣ膜を多結晶板の表面に
ＳｉＯ2 層を介して密着状態に積層し、かつ、その積層
体の熱処理により単結晶ＳｉＣ膜を多結晶板に接合し、
その接合状態でフッ酸、硝酸の少なくとも一方でＳｉ基
板を除去することにより作製されたものを用いることに
よって、各種大きさの半導体デバイスの製作に適用可能
な複合素材を得たいことから面積的に大型化が望まれる
単結晶ＳｉＣ膜自体を多量かつ安価に作製しやすく、こ
れによって、最終的な半導体デバイス用単結晶ＳｉＣ複
合素材の大型化、低コスト化を図ることができる。
【００１０】また、請求項１に記載の発明に係る半導体
デバイス用単結晶ＳｉＣ複合素材及び請求項４に記載の
発明に係る半導体デバイス用単結晶ＳｉＣ複合素材の製
造方法において、上記多結晶板としては、請求項３及び
請求項６に記載のように、その製作過程での不純物の混
入が最も少ない熱化学的蒸着法（以下、熱ＣＶＤ法と称
する）により板状に製作されたるＳｉＣ多結晶板の使用
が好ましいが、これ以外に、複合体の熱処理時（１８５
０〜２０００℃の温度範囲）や半導体デバイスの加工製
作時等に消失したり、厚さが薄くなったりしないように
単結晶ＳｉＣと同等の耐熱性を有するＳｉＣ焼結体を使
用してもよい。
デバイス用単結晶ＳｉＣ複合素材及び請求項４に記載の
発明に係る半導体デバイス用単結晶ＳｉＣ複合素材の製
造方法において、上記多結晶板としては、請求項３及び
請求項６に記載のように、その製作過程での不純物の混
入が最も少ない熱化学的蒸着法（以下、熱ＣＶＤ法と称
する）により板状に製作されたるＳｉＣ多結晶板の使用
が好ましいが、これ以外に、複合体の熱処理時（１８５
０〜２０００℃の温度範囲）や半導体デバイスの加工製
作時等に消失したり、厚さが薄くなったりしないように
単結晶ＳｉＣと同等の耐熱性を有するＳｉＣ焼結体を使
用してもよい。
【００１１】さらに、請求項４に記載の発明に係る半導
体デバイス用単結晶ＳｉＣ複合素材の製造方法におい
て、上記ＳｉＯ2 層としては、請求項７に記載のよう
に、ＳｉＯ2 粉体もしくはシリコンオイル、シリコンレ
ジン、シリコングリースを含むシリコン化合物の塗布あ
るいは単結晶ＳｉＣ膜及び／又は多結晶板の表面を熱酸
化して膜状に形成されたもののいずれであってもよい
が、製造工程を少なく、かつ作業を簡単にする上から、
粉体等の塗布手段の採用が好ましい。
体デバイス用単結晶ＳｉＣ複合素材の製造方法におい
て、上記ＳｉＯ2 層としては、請求項７に記載のよう
に、ＳｉＯ2 粉体もしくはシリコンオイル、シリコンレ
ジン、シリコングリースを含むシリコン化合物の塗布あ
るいは単結晶ＳｉＣ膜及び／又は多結晶板の表面を熱酸
化して膜状に形成されたもののいずれであってもよい
が、製造工程を少なく、かつ作業を簡単にする上から、
粉体等の塗布手段の採用が好ましい。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
にもとづいて説明する。図１〜図４は本発明に係る半導
体デバイス製作用単結晶ＳｉＣ複合素材の製造方法を工
程順に示す説明図であり、図１に示す第１工程では、単
結晶で厚さｔ１が０．５ｃｍ程度のＳｉ基板１上にヘテ
ロエピタキシャル法により、厚さｔ２が１μｍ程度の単
結晶ＳｉＣ膜２を作製する。
にもとづいて説明する。図１〜図４は本発明に係る半導
体デバイス製作用単結晶ＳｉＣ複合素材の製造方法を工
程順に示す説明図であり、図１に示す第１工程では、単
結晶で厚さｔ１が０．５ｃｍ程度のＳｉ基板１上にヘテ
ロエピタキシャル法により、厚さｔ２が１μｍ程度の単
結晶ＳｉＣ膜２を作製する。
【００１３】次に、図２に示す第２工程において、上記
Ｓｉ基板１上に作製された単結晶ＳｉＣ膜２を、熱ＣＶ
Ｄ法により厚さｔ３が０．７ｃｍ程度の平板状に作製さ
れている多結晶板３の鏡面状に研磨された表面３ａに、
膜状のＳｉＯ2 層４を介して密着状態に積層する。ここ
で、ＳｉＯ2 層４は、ＳｉＯ2 粉体もしくはシリコンオ
イル、シリコンレジン、シリコングリースを含むシリコ
ン化合物を１０００オングストローム以上の厚さに塗布
して形成されたもの、あるいは、多結晶板３の鏡面状表
面３ａを熱酸化して膜状に形成されたもののいずれであ
ってもよい。
Ｓｉ基板１上に作製された単結晶ＳｉＣ膜２を、熱ＣＶ
Ｄ法により厚さｔ３が０．７ｃｍ程度の平板状に作製さ
れている多結晶板３の鏡面状に研磨された表面３ａに、
膜状のＳｉＯ2 層４を介して密着状態に積層する。ここ
で、ＳｉＯ2 層４は、ＳｉＯ2 粉体もしくはシリコンオ
イル、シリコンレジン、シリコングリースを含むシリコ
ン化合物を１０００オングストローム以上の厚さに塗布
して形成されたもの、あるいは、多結晶板３の鏡面状表
面３ａを熱酸化して膜状に形成されたもののいずれであ
ってもよい。
【００１４】続いて、第３工程として、上記積層体５を
例えば抵抗発熱炉（図示省略する）内に挿入載置して１
１００〜１５００℃の温度で一定時間に亘り加熱保持す
ることにより、多結晶板３と単結晶ＳｉＣ膜２とを接合
させる。なお、この接合のための熱処理に伴いＳｉ基板
１の一部は既に消失されている。
例えば抵抗発熱炉（図示省略する）内に挿入載置して１
１００〜１５００℃の温度で一定時間に亘り加熱保持す
ることにより、多結晶板３と単結晶ＳｉＣ膜２とを接合
させる。なお、この接合のための熱処理に伴いＳｉ基板
１の一部は既に消失されている。
【００１５】次に、第４工程として、フッ酸（ＨＦ）及
び硝酸（ＨＮＯ3 ）の混合酸を用いて上記積層体５にお
ける残留Ｓｉ基板１を溶かして完全に除去することによ
り、図３に示すように、多結晶板３の表面３ａ上にＳｉ
Ｏ2 層４を介して単結晶ＳｉＣ膜２のみが接合された複
合体６が得られる。
び硝酸（ＨＮＯ3 ）の混合酸を用いて上記積層体５にお
ける残留Ｓｉ基板１を溶かして完全に除去することによ
り、図３に示すように、多結晶板３の表面３ａ上にＳｉ
Ｏ2 層４を介して単結晶ＳｉＣ膜２のみが接合された複
合体６が得られる。
【００１６】このようにして得られた複合体６を抵抗発
熱炉内に挿入し、Ａｒなどの不活性ガスを炉内に注入す
るとともに、炉内平均温度が１８５０〜２０００℃程度
に達する間で昇温させ、かつ、その炉内平均温度を１〜
２時間程度保持させるといったように、不活性ガス雰囲
気下で、かつ、ＳｉＣ飽和蒸気圧下での熱処理（第５工
程）を行なうことによって、図４に示すように、ＳｉＯ
2 層４が熱分解されて拡散消失し、多結晶板３上に単結
晶ＳｉＣ膜２の単結晶と同方位に結晶変態された単結晶
ＳｉＣ７が一体に成長された半導体デバイス製作用単結
晶ＳｉＣ複合素材８を製造する。
熱炉内に挿入し、Ａｒなどの不活性ガスを炉内に注入す
るとともに、炉内平均温度が１８５０〜２０００℃程度
に達する間で昇温させ、かつ、その炉内平均温度を１〜
２時間程度保持させるといったように、不活性ガス雰囲
気下で、かつ、ＳｉＣ飽和蒸気圧下での熱処理（第５工
程）を行なうことによって、図４に示すように、ＳｉＯ
2 層４が熱分解されて拡散消失し、多結晶板３上に単結
晶ＳｉＣ膜２の単結晶と同方位に結晶変態された単結晶
ＳｉＣ７が一体に成長された半導体デバイス製作用単結
晶ＳｉＣ複合素材８を製造する。
【００１７】上記製造工程のうち、図４に示す熱処理工
程に供される複合体６の基材は耐熱性（融点）の高い多
結晶板３であるから、１８５０〜２０００℃の温度範囲
での熱処理時はもとより、製造後の単結晶ＳｉＣ複合素
材８を用いて半導体デバイスを製作加工する時、例えば
Ｐ，Ｎ型不純物ドープに際しての高温アニールのよう
に、１５００℃以上の高温下で行なわれる半導体デバイ
スの製作加工時にデバイス基板となる多結晶板３が消失
したり、その厚さが薄くなったりすることが全くなく、
半導体デバイス用素材として要求される厚さ及び強度を
安定よく確保した半導体デバイス製作用単結晶ＳｉＣ複
合素材８を得ることが可能である。
程に供される複合体６の基材は耐熱性（融点）の高い多
結晶板３であるから、１８５０〜２０００℃の温度範囲
での熱処理時はもとより、製造後の単結晶ＳｉＣ複合素
材８を用いて半導体デバイスを製作加工する時、例えば
Ｐ，Ｎ型不純物ドープに際しての高温アニールのよう
に、１５００℃以上の高温下で行なわれる半導体デバイ
スの製作加工時にデバイス基板となる多結晶板３が消失
したり、その厚さが薄くなったりすることが全くなく、
半導体デバイス用素材として要求される厚さ及び強度を
安定よく確保した半導体デバイス製作用単結晶ＳｉＣ複
合素材８を得ることが可能である。
【００１８】それでいて、複合体６を構成する多結晶板
３の表面３ａと単結晶ＳｉＣ膜２の表面とがＳｉＯ2 層
４を介して密着しているので、熱処理時に周囲雰囲気か
ら多結晶板３と単結晶ＳｉＯ膜２の接合界面９に不純物
が混入することを防止しつつ、熱処理に伴って中間のＳ
ｉＯ2 層４はＳｉとＯ2 に熱分解され、その熱分解され
たＯ2 が中間層域を浮遊拡散しながら外方へ抜け出る一
方、熱分解されたＳｉ原子及び多結晶板３の表面側から
昇華したＳｉ原子及びＣ原子が低温に保たれている単結
晶ＳｉＣ膜２側に速やかに拡散移動し、多結晶板３の接
合界面９から約２００μｍの厚さｔ４の部分が単結晶Ｓ
ｉＣ膜２の単結晶方位に倣って再配列されるといった固
相成長により多結晶板３上に高品質で、かつ、厚さの大
きい単結晶ＳｉＣ部分１０が一体に成長された半導体デ
バイス製作用単結晶ＳｉＣ複合素材８を得ることが可能
である。
３の表面３ａと単結晶ＳｉＣ膜２の表面とがＳｉＯ2 層
４を介して密着しているので、熱処理時に周囲雰囲気か
ら多結晶板３と単結晶ＳｉＯ膜２の接合界面９に不純物
が混入することを防止しつつ、熱処理に伴って中間のＳ
ｉＯ2 層４はＳｉとＯ2 に熱分解され、その熱分解され
たＯ2 が中間層域を浮遊拡散しながら外方へ抜け出る一
方、熱分解されたＳｉ原子及び多結晶板３の表面側から
昇華したＳｉ原子及びＣ原子が低温に保たれている単結
晶ＳｉＣ膜２側に速やかに拡散移動し、多結晶板３の接
合界面９から約２００μｍの厚さｔ４の部分が単結晶Ｓ
ｉＣ膜２の単結晶方位に倣って再配列されるといった固
相成長により多結晶板３上に高品質で、かつ、厚さの大
きい単結晶ＳｉＣ部分１０が一体に成長された半導体デ
バイス製作用単結晶ＳｉＣ複合素材８を得ることが可能
である。
【００１９】なお、上記実施の形態では、Ｓｉ原子とＣ
原子により構成される多結晶板３として、熱ＣＶＤ法に
より板状に作製されたものを用いたが、これ以外に、例
えば高純度焼結体、さらにはＳｉＣアモルファスやα−
ＳｉＣ多結晶板を用いてもよい。
原子により構成される多結晶板３として、熱ＣＶＤ法に
より板状に作製されたものを用いたが、これ以外に、例
えば高純度焼結体、さらにはＳｉＣアモルファスやα−
ＳｉＣ多結晶板を用いてもよい。
【００２０】
【発明の効果】以上のように、請求項１及び請求項４に
記載の発明によれば、単結晶ＳｉＣと同等の耐熱性を有
する多結晶板の表面に、厚さの薄い単結晶ＳｉＣ膜を熱
伝導率の小さいＳｉＯ2 層を介して密着状態に積層し接
合した複合体の熱処理により半導体デバイス製作用単結
晶ＳｉＣ複合素材を構成しているので、熱処理時はもと
より、高温アニール等のような高温下で行なわれる半導
体デバイスの製作加工時にデバイス基板となる多結晶板
が消失したり、その厚さが薄くなったりすることを防止
し、半導体デバイス製作用材料として要求される厚さ及
び強度を安定よく確保することができ、これらよって、
反りや変形などのない高精度な半導体デバイスの製作に
供することができる。しかも、多結晶板と薄い単結晶Ｓ
ｉＣ膜との密着性を高めて熱処理時に周囲雰囲気から接
合界面への不純物の混入防止の機能を発揮する中間のＳ
ｉＯ2 層を熱処理に伴いＳｉとＯ2 に熱分解させて、そ
の熱分解されたＯ2 を浮遊拡散させながら外方へ抜け出
させる一方、熱分解されたＳｉ原子及び多結晶板の表面
側から昇華したＳｉ原子及びＣ原子を低温に保たれてい
る単結晶ＳｉＣ膜側に速やかに拡散移動させて単結晶Ｓ
ｉＣ膜の単結晶方位に倣って再配列されるといった固相
成長により多結晶板上に厚さの大きい単結晶ＳｉＣを一
体に成長させて高品質の半導体デバイス製作用単結晶Ｓ
ｉＣ複合素材を非常に効率よく製造することができ、こ
れによって、半導体デバイスの品質の向上にも資するこ
とができるという効果を奏する。
記載の発明によれば、単結晶ＳｉＣと同等の耐熱性を有
する多結晶板の表面に、厚さの薄い単結晶ＳｉＣ膜を熱
伝導率の小さいＳｉＯ2 層を介して密着状態に積層し接
合した複合体の熱処理により半導体デバイス製作用単結
晶ＳｉＣ複合素材を構成しているので、熱処理時はもと
より、高温アニール等のような高温下で行なわれる半導
体デバイスの製作加工時にデバイス基板となる多結晶板
が消失したり、その厚さが薄くなったりすることを防止
し、半導体デバイス製作用材料として要求される厚さ及
び強度を安定よく確保することができ、これらよって、
反りや変形などのない高精度な半導体デバイスの製作に
供することができる。しかも、多結晶板と薄い単結晶Ｓ
ｉＣ膜との密着性を高めて熱処理時に周囲雰囲気から接
合界面への不純物の混入防止の機能を発揮する中間のＳ
ｉＯ2 層を熱処理に伴いＳｉとＯ2 に熱分解させて、そ
の熱分解されたＯ2 を浮遊拡散させながら外方へ抜け出
させる一方、熱分解されたＳｉ原子及び多結晶板の表面
側から昇華したＳｉ原子及びＣ原子を低温に保たれてい
る単結晶ＳｉＣ膜側に速やかに拡散移動させて単結晶Ｓ
ｉＣ膜の単結晶方位に倣って再配列されるといった固相
成長により多結晶板上に厚さの大きい単結晶ＳｉＣを一
体に成長させて高品質の半導体デバイス製作用単結晶Ｓ
ｉＣ複合素材を非常に効率よく製造することができ、こ
れによって、半導体デバイスの品質の向上にも資するこ
とができるという効果を奏する。
【００２１】特に、単結晶ＳｉＣ膜として、Ｓｉ基板上
にヘテロエピタキシャル法により作製され、多結晶板へ
の接合後の熱処理及び酸処理によるＳｉ基板の除去によ
り作製されたものを用いることによって、各種大きさの
半導体デバイスの製作に適用可能な複合素材を得たいこ
とから面積的に大型化が望まれる単結晶ＳｉＣ膜自体を
多量かつ安価に作製しやすく、これによって、最終的な
半導体デバイス用単結晶ＳｉＣ複合素材の大型化、低コ
スト化を図ることができる。
にヘテロエピタキシャル法により作製され、多結晶板へ
の接合後の熱処理及び酸処理によるＳｉ基板の除去によ
り作製されたものを用いることによって、各種大きさの
半導体デバイスの製作に適用可能な複合素材を得たいこ
とから面積的に大型化が望まれる単結晶ＳｉＣ膜自体を
多量かつ安価に作製しやすく、これによって、最終的な
半導体デバイス用単結晶ＳｉＣ複合素材の大型化、低コ
スト化を図ることができる。
【図１】本発明に係る半導体デバイス製作用単結晶Ｓｉ
Ｃ複合素材の製造工程のうちの第１工程を説明する断面
模式図である。
Ｃ複合素材の製造工程のうちの第１工程を説明する断面
模式図である。
【図２】同第２工程を説明する断面模式図である。
【図３】同第３工程及び第４工程を経て得られた複合体
の断面模式図である。
の断面模式図である。
【図４】同第５工程で得られた半導体デバイス製作用単
結晶ＳｉＣ複合素材の断面模式図である。
結晶ＳｉＣ複合素材の断面模式図である。
１ Ｓｉ基板 ２ 単結晶ＳｉＣ膜 ３ 多結晶板 ４ ＳｉＯ2 層 ５ 積層体 ６ 複合体 ７ 単結晶ＳｉＣ ８ 半導体デバイス製作用単結晶ＳｉＣ複合素材
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−72598（ＪＰ，Ａ) 特開2000−53500（ＪＰ，Ａ) 特開2000−34197（ＪＰ，Ａ) 特許2884085（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) C30B 1/00 - 35/00 ＣＡ（ＳＴＮ) ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】 Ｓｉ原子及びＣ原子により構成された多
結晶板の表面に、膜状のＳｉＯ2 層を介して単結晶Ｓｉ
Ｃ膜を密着状態に積層し接合してなり、 その複合体の熱処理により多結晶板上に単結晶ＳｉＣが
成長されていることを特徴とする半導体デバイス製作用
単結晶ＳｉＣ複合素材。 - 【請求項２】 上記複合体が、Ｓｉ基板上にヘテロエピ
タキシャル法により作製された単結晶ＳｉＣ膜を多結晶
板の表面にＳｉＯ2 層を介して密着状態に積層し、か
つ、その積層体の熱処理により単結晶ＳｉＣ膜を多結晶
板に接合し、その接合状態でフッ酸、硝酸の少なくとも
一方でＳｉ基板を除去することにより作製されたもので
ある請求項１に記載の半導体デバイス製作用単結晶Ｓｉ
Ｃ複合素材。 - 【請求項３】 上記多結晶板が、熱化学的蒸着法により
板状に製作されたＳｉＣ多結晶板またはＳｉＣ焼結体で
ある請求項１または２に記載の半導体デバイス製作用単
結晶ＳｉＣ複合素材。 - 【請求項４】 Ｓｉ原子及びＣ原子により構成された多
結晶板の表面に、膜状のＳｉＯ2 層を介して単結晶Ｓｉ
Ｃ膜を密着状態に積層し接合した後、 その複合体を熱処理することにより多結晶板上に単結晶
ＳｉＣ膜の単結晶と同方位に結晶変態された単結晶Ｓｉ
Ｃを一体に成長させることを特徴とする半導体デバイス
製作用単結晶ＳｉＣ複合素材の製造方法。 - 【請求項５】 上記複合体は、Ｓｉ基板上にヘテロエピ
タキシャル法により作製した単結晶ＳｉＣ膜を多結晶板
の表面にＳｉＯ2 層を介して密着状態に積層し、かつ、
その積層体を１１００〜１５００℃の温度で熱処理する
ことにより多結晶板に接合させ、その接合後、フッ酸、
硝酸の少なくとも一方でＳｉ基板を除去することにより
作製されたものである請求項４に記載の半導体デバイス
製作用単結晶ＳｉＣ複合素材の製造方法。 - 【請求項６】 上記多結晶板は、熱化学的蒸着法により
板状に製作されたＳｉＣ多結晶板またはＳｉＣ焼結体で
ある請求項４または５に記載の半導体デバイス製作用単
結晶ＳｉＣ複合素材の製造方法。 - 【請求項７】 上記ＳｉＯ2 層が、ＳｉＯ2 粉体もしく
はシリコン化合物の塗布あるいは単結晶ＳｉＣ膜及び／
又は多結晶板の表面を熱酸化して膜状に形成されたもの
である請求項４ないし６のいずれかに記載の半導体デバ
イス製作用単結晶ＳｉＣ複合素材の製造方法。 - 【請求項８】 上記複合体の熱処理温度は、１８５０〜
２０００℃の範囲に設定されている請求項４ないし７の
いずれかに記載の半導体デバイス製作用単結晶ＳｉＣ複
合素材の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11236968A JP3087070B1 (ja) | 1999-08-24 | 1999-08-24 | 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 |
| TW089111876A TW539782B (en) | 1999-08-24 | 2000-06-16 | Single crystal SiC composite material for producing a semiconductor device, and a method of producing the same |
| US09/634,599 US6524385B1 (en) | 1999-08-24 | 2000-08-08 | Single crystal SiC composite material for producing a semiconductor device, and a method of producing the same |
| DE60036761T DE60036761T2 (de) | 1999-08-24 | 2000-08-10 | Einkristalliner SiC-Verbundwerkstoff für Halbleitereinrichtungen und Verfahren zu seiner Herstellung |
| EP00117180A EP1079007B1 (en) | 1999-08-24 | 2000-08-10 | Single crystal SiC composite material for producing a semiconductor device and a method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11236968A JP3087070B1 (ja) | 1999-08-24 | 1999-08-24 | 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3087070B1 true JP3087070B1 (ja) | 2000-09-11 |
| JP2001064096A JP2001064096A (ja) | 2001-03-13 |
Family
ID=17008443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11236968A Expired - Fee Related JP3087070B1 (ja) | 1999-08-24 | 1999-08-24 | 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6524385B1 (ja) |
| EP (1) | EP1079007B1 (ja) |
| JP (1) | JP3087070B1 (ja) |
| DE (1) | DE60036761T2 (ja) |
| TW (1) | TW539782B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7641736B2 (en) * | 2005-02-22 | 2010-01-05 | Hitachi Metals, Ltd. | Method of manufacturing SiC single crystal wafer |
| JP5672786B2 (ja) * | 2010-06-15 | 2015-02-18 | 株式会社デンソー | 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置 |
| JP6572694B2 (ja) * | 2015-09-11 | 2019-09-11 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 |
| JP6515757B2 (ja) * | 2015-09-15 | 2019-05-22 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997039476A1 (fr) * | 1996-04-18 | 1997-10-23 | Matsushita Electric Industrial Co., Ltd. | ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION |
| JP3296998B2 (ja) * | 1997-05-23 | 2002-07-02 | 日本ピラー工業株式会社 | 単結晶ＳｉＣおよびその製造方法 |
| EP0922792A4 (en) * | 1997-06-27 | 2000-08-16 | Nippon Pillar Packing | SINGLE CRYSTAL SIC AND PROCESS FOR PREPARING THE SIC |
| JP3043675B2 (ja) * | 1997-09-10 | 2000-05-22 | 日本ピラー工業株式会社 | 単結晶ＳｉＣ及びその製造方法 |
| JP3043689B2 (ja) * | 1997-11-17 | 2000-05-22 | 日本ピラー工業株式会社 | 単結晶ＳｉＣ及びその製造方法 |
| JP3043690B2 (ja) * | 1997-11-17 | 2000-05-22 | 日本ピラー工業株式会社 | 単結晶ＳｉＣおよびその製造方法 |
| JP2884085B1 (ja) * | 1998-04-13 | 1999-04-19 | 日本ピラー工業株式会社 | 単結晶ＳｉＣおよびその製造方法 |
| WO2001009412A1 (fr) * | 1999-07-30 | 2001-02-08 | Nippon Pillar Packing Co., Ltd. | Materiau de tirage de sic monocristallin et procede de preparation associe |
-
1999
- 1999-08-24 JP JP11236968A patent/JP3087070B1/ja not_active Expired - Fee Related
-
2000
- 2000-06-16 TW TW089111876A patent/TW539782B/zh active
- 2000-08-08 US US09/634,599 patent/US6524385B1/en not_active Expired - Fee Related
- 2000-08-10 DE DE60036761T patent/DE60036761T2/de not_active Expired - Lifetime
- 2000-08-10 EP EP00117180A patent/EP1079007B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60036761D1 (de) | 2007-11-29 |
| JP2001064096A (ja) | 2001-03-13 |
| DE60036761T2 (de) | 2008-07-17 |
| US6524385B1 (en) | 2003-02-25 |
| TW539782B (en) | 2003-07-01 |
| EP1079007A3 (en) | 2003-11-05 |
| EP1079007B1 (en) | 2007-10-17 |
| EP1079007A2 (en) | 2001-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5498163B2 (ja) | 多層半導体ウエハ及びその製造方法並びに素子 | |
| JP2003224042A (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| WO1999000538A1 (fr) | Sic monocristallin et procede de preparation associe | |
| TW201724179A (zh) | ＳｉＣ複合基板之製造方法 | |
| JP3296998B2 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP2884085B1 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP3254559B2 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| WO2013054580A1 (ja) | 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法 | |
| JP3087070B1 (ja) | 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 | |
| JP3043675B2 (ja) | 単結晶ＳｉＣ及びその製造方法 | |
| JP3248071B2 (ja) | 単結晶ＳｉＣ | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| EP1130137B1 (en) | Material for raising single crystal sic and method of preparing single crystal sic | |
| JP2001253799A (ja) | 単結晶ＳｉＣ及びその製造方法 | |
| JP3551106B2 (ja) | 単結晶ＳｉＣの製造方法 | |
| JP2006186312A (ja) | 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法 | |
| JP2917143B1 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP2896667B1 (ja) | 単結晶ＳｉＣ及びその製造方法 | |
| TW201201284A (en) | Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device | |
| JP2917149B1 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP2939615B2 (ja) | 単結晶ＳｉＣ及びその製造方法 | |
| JP4446464B2 (ja) | 炭化珪素単結晶のエピタキシャル成長方法 | |
| JP3087030B2 (ja) | ＳｉＣ複合体およびその製造方法ならびに単結晶ＳｉＣ | |
| JP2004039766A (ja) | ３Ｃ−ＳｉＣ半導体又はＧａＮ半導体と、その製造方法 | |
| JP2946418B1 (ja) | 単結晶ＳｉＣおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |