JP2017055022A - ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 - Google Patents

ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 Download PDF

Info

Publication number
JP2017055022A
JP2017055022A JP2015179290A JP2015179290A JP2017055022A JP 2017055022 A JP2017055022 A JP 2017055022A JP 2015179290 A JP2015179290 A JP 2015179290A JP 2015179290 A JP2015179290 A JP 2015179290A JP 2017055022 A JP2017055022 A JP 2017055022A
Authority
JP
Japan
Prior art keywords
sic
substrate
single crystal
layer
crystal sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015179290A
Other languages
English (en)
Other versions
JP6572694B2 (ja
Inventor
芳宏 久保田
Yoshihiro Kubota
芳宏 久保田
昌次 秋山
Shoji Akiyama
昌次 秋山
弘幸 長澤
Hiroyuki Nagasawa
弘幸 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Inc
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Inc
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015179290A priority Critical patent/JP6572694B2/ja
Application filed by Cusic Inc, Shin Etsu Chemical Co Ltd filed Critical Cusic Inc
Priority to EP16844389.3A priority patent/EP3349237B1/en
Priority to CN201680049584.9A priority patent/CN108140540B/zh
Priority to PCT/JP2016/076297 priority patent/WO2017043528A1/ja
Priority to RU2018112510A priority patent/RU2720397C2/ru
Priority to US15/757,879 priority patent/US10612157B2/en
Priority to TW105129333A priority patent/TWI698908B/zh
Publication of JP2017055022A publication Critical patent/JP2017055022A/ja
Application granted granted Critical
Publication of JP6572694B2 publication Critical patent/JP6572694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有するＳｉＣ複合基板が得られるＳｉＣ複合基板の製造方法を提供する。
【解決手段】多結晶ＳｉＣ基板１１上に単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０の製造方法であって、Ｓｉからなる保持基板２１の片面に単結晶ＳｉＣ層１２を設けて単結晶ＳｉＣ層担持体１４を作製した後、該単結晶ＳｉＣ層１２上に物理的又は化学的手段により多結晶ＳｉＣを堆積して保持基板２１上に単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１とを積層したＳｉＣ積層体１５を作製し、その後に上記保持基板２１を物理的及び／又は化学的に除去する。
【選択図】図１

Description

本発明は、高温、高周波、大電力での電力制御に用いられるショットキーバリアダイオード、ｐｎダイオード、ｐｉｎダイオード、電界効果型トランジスタや絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）などのパワーデバイス用半導体素子の製造、並びに窒化ガリウムやダイヤモンド、ナノカーボン薄膜の成長に用いられる、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法及び半導体基板の製造方法に関する。
現在、半導体用基板として単結晶Ｓｉ基板は広く使われている。しかし、その特性上、最近の高耐圧や高周波化に対しては必ずしも適さないため、高価ではあるが単結晶ＳｉＣや単結晶ＧａＮの基板が使われ始めている。例えば、シリコン（Ｓｉ）よりも禁制帯幅の広い半導体材料である炭化珪素（ＳｉＣ）を用いた半導体素子を使用してインバータやＡＣ／ＤＣコンバータなどの電力変換装置を構成することによりシリコンを用いた半導体素子では到達し得ない電力損失の低減が実現されている。ＳｉＣによる半導体素子を用いることにより、従来よりも電力変換に付随する損失が低減するほか、装置の軽量化、小型化、高信頼性が促進される。また、次世代のデバイス材料としてナノカーボン薄膜（グラフェンも含む）の原材料としても単結晶ＳｉＣ基板が検討されている。
これらの単結晶ＳｉＣ基板や単結晶ＧａＮ基板の製造として、（１）単結晶ＳｉＣ基板は、高純度ＳｉＣ粉を２０００℃以上の高温でＳｉＣを昇華させながら種結晶を成長させるＳｉＣ昇華法で作製され、（２）単結晶ＧａＮ基板は、高温高圧のアンモニア中でＧａＮの種結晶を成長させる方法やサファイヤあるいは単結晶ＳｉＣ基板上に更にＧａＮをヘテロエピタキシャル成長させて作製されるのが通常である。しかし、その製造工程は極めて厳しい条件下で複雑なため、どうしても基板の品質や歩留まりが低く、非常に高コストの基板となり、実用化や広範囲の利用を妨げている。
ところで、これらの基板上では、実際にデバイス機能を発現する厚みはいずれの場合においても０．５〜１００μｍであり、残りの厚み部分は主として基板取り扱い時の機械的な保持・保護機能の役割を担っているだけの部分、所謂、ハンドル部材（基板）である。
そこで、近年はハンドリングができる程度の比較的薄い単結晶ＳｉＣ層を多結晶ＳｉＣ基板にＳｉＯ2、Ａｌ2Ｏ3、Ｚｒ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮ等のセラミックス、やＳｉ、Ｔｉ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｏ、Ｚｒ、Ｍｏ、Ｗ等の金属を介して接合した基板が検討されている。しかしながら、単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを接合するために介在するものが前者（セラミックス）の場合は絶縁体であることからデバイス作成時の電極作製が難しく、後者（金属）の場合はデバイスに金属不純物が混入してデバイスの特性劣化を引き起こし易いため、実用的ではない。
そこで、これらの欠点を改善すべく、これまでに種々の提案がなされており、例えば特許第５０５１９６２号公報（特許文献１）では、酸化珪素薄膜を有する単結晶ＳｉＣ基板に水素などのイオン注入を施したソース基板と表面に酸化珪素を積層した多結晶窒化アルミニウム（中間サポート、ハンドル基板）とを酸化珪素面で貼り合わせ、単結晶ＳｉＣ薄膜を多結晶窒化アルミニウム（中間サポート）に転写し、その後、多結晶ＳｉＣを堆積した後にＨＦ浴に入れて酸化珪素面を溶かして分離する方法が開示されている。しかしながら、通常、酸化珪素面の接合面が極めて密に強く結合しているために、ＨＦが酸化珪素面の全面、特に中心部にはなかなか浸透せず、分離が簡単ではなく、過大な時間を要し、生産性が極めて悪いという欠点がある。また、この発明を用いて大口径のＳｉＣ複合基板を製造する際には、多結晶ＳｉＣ堆積層と窒化アルミニウム（中間サポート）との熱膨張係数差により大きな反りが発生し問題となる。
また、特開２０１５−１５４０１号公報（特許文献２）では、表面の平坦化が難しい基板に対し、酸化膜の形成なしに多結晶ＳｉＣの支持基板表面を高速原子ビームで非晶質に改質すると共に単結晶ＳｉＣ表面も非晶質に改質した後、両者を接触させて熱接合を行うことにより多結晶ＳｉＣ支持基板上に単結晶ＳｉＣ層を積層する方法が開示されている。しかしながら、この方法では高速原子ビームで単結晶ＳｉＣの剥離界面のみならず結晶内部も一部変質するため、折角の単結晶ＳｉＣがその後の熱処理によってもなかなか良質の単結晶ＳｉＣに回復せず、デバイス基板やテンプレートなどに使用する場合、高特性のデバイスや良質なＳｉＣエピ膜を得にくいという欠点がある。
これらの欠点に加えて上記技術では単結晶ＳｉＣと支持基板の多結晶ＳｉＣとを貼り合わせるためには、貼り合わせ界面の表面粗さが算術平均表面粗さＲａで１ｎｍ以下の平滑性が不可欠であるが、ダイヤモンドに次ぐ難削材と言われるＳｉＣは単結晶ＳｉＣ表面を非晶質に改質してもその後の研削、研磨或いは化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）などの平滑化プロセスに極めて多くの時間を要し、高コスト化は避けられず、加えて多結晶は粒界があるため、高速原子ビームによる非晶質化を面内均一にすることが難しく、貼り合わせ強度や反りの発生が問題となって実用化の大きな障害となっている。
特許第５０５１９６２号公報 特開２０１５−１５４０１号公報
上述のように従来技術では単結晶ＳｉＣの結晶性が悪く、製造プロセスが煩雑であるため高コストとなるなど、ＳｉＣ複合基板の実用化を妨げる大きな課題が存在した。
本発明は、上記事情に鑑みなされたもので、簡便な製造プロセスで結晶性のよい単結晶ＳｉＣ層を有するＳｉＣ複合基板が得られるＳｉＣ複合基板の製造方法及び半導体基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため、下記のＳｉＣ複合基板の製造方法及び半導体基板の製造方法を提供する。
〔１〕 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に物理的又は化学的手段により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
〔２〕 上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積する前に、上記単結晶ＳｉＣ層担持体における保持基板の単結晶ＳｉＣ層担持面とは反対面に物理的ダメージを加えて、該単結晶ＳｉＣ層担持体に反りを付与することを特徴とする〔１〕記載のＳｉＣ複合基板の製造方法。
〔３〕 上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積した後に、上記ＳｉＣ積層体における多結晶ＳｉＣ基板の単結晶ＳｉＣ層との当接面とは反対面に物理的ダメージを加えることを特徴とする〔１〕又は〔２〕記載のＳｉＣ複合基板の製造方法。
〔４〕 サンドブラスト加工、研削加工、切削加工、レーザー加工及び放電加工の中から選ばれる少なくとも一つの加工方法により上記物理的ダメージを加えることを特徴とする〔２〕又は〔３〕記載のＳｉＣ複合基板の製造方法。
〔５〕 上記保持基板の片面に酸化珪素、窒化珪素又は酸窒化珪素からなる中間層を介して単結晶ＳｉＣ層を設けることを特徴とする〔１〕〜〔４〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔６〕 イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする〔１〕〜〔５〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔７〕 化学気相成長法により上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積することを特徴とする〔１〕〜〔６〕のいずれかに記載のＳｉＣ複合基板の製造方法。
〔８〕 〔１〕〜〔７〕のいずれかに記載のＳｉＣ複合基板の製造方法によりＳｉＣ複合基板を製造し、該ＳｉＣ複合基板をテンプレートとし、その単結晶ＳｉＣ層上に更にＳｉＣ単結晶をヘテロエピタキシャル成長させ、単結晶ＳｉＣを積層することを特徴とする半導体基板の製造方法。
本発明によれば、Ｓｉからなる保持基板を容易に除去することができるので、結晶性のよい単結晶ＳｉＣ層を有するＳｉＣ複合基板を簡便に製造することが可能となる。
本発明に係るＳｉＣ複合基板の製造方法の実施形態１における製造工程を示す図である。 本発明に係るＳｉＣ複合基板の製造方法の実施形態２における製造工程を示す図である。 基板のＢｏｗ量の測定方法を示す概略図である。
以下に、本発明に係るＳｉＣ複合基板の製造方法について説明する。
本発明に係るＳｉＣ複合基板の製造方法は、多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に物理的又は化学的手段により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするものである。
ここで、シリコン（Ｓｉ）からなる基板は機械的強度があると共に物理的及び／又は化学的な除去（即ち、研削加工や化学的エッチング）が行い易いため、本発明の製造方法における保持基板に好適である。なお、保持基板は、多結晶Ｓｉウエハ、単結晶Ｓｉウエハのいずれでもよい。保持基板として単結晶Ｓｉウエハを採用する場合、高品質な大口径基板を低価格で入手可能であることから、ＳｉＣ複合基板の製造コストも低減できる。
なお、上記保持基板の片面に酸化珪素、窒化珪素又は酸窒化珪素からなる中間層（介在層ともいう）を介して単結晶ＳｉＣ層を設けることが好ましい。この中間層は、保持基板に単結晶ＳｉＣ層を強固に付着させるだけではなく、Ｓｉからなる保持基板について研削可能などにより大部分を除去した後に、残りを化学的にエッチングして除去する際にエッチストップ層として機能させることもできる。
また、本発明のＳｉＣ複合基板の製造方法では、イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して設けることが好ましい。これにより、一度のイオン注入剥離処理により、必要最低限の膜厚を有し、ＳｉＣ複合基板の特性を左右する単結晶ＳｉＣ層が得られるので、経済的に高特性のＳｉＣ複合基板を製造することができる。
また、多結晶ＳｉＣ基板を形成するための化学的又は物理的手段としては、気相成長法が好ましく、化学的気相成長法がより好ましく、熱ＣＶＤ法を用いることが更に好ましい。単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積して形成するため、従来技術の如き、難研削材のＳｉＣの研削、研磨、ＣＭＰなどに依る高平坦化の工程を不要とすることができる。
以上のように、本発明に係るＳｉＣ複合基板の製造方法によれば、保持基板が難加工性のＡｌＮ基板でなく、易加工性のＳｉ基板であることから機械加工や化学処理が極めて容易にできるため、簡便な研削や研磨、あるいはＫＯＨ、ＨＦなどの安価な化学的エッチング処理で保持基板を簡単に除去でき、特許文献１の様な面倒で高コストなＡｌＮの再生・リサイクルの必要もなくなり、高品質のＳｉＣ複合基板を低コストで製造することが可能となる。また、保持基板と単結晶ＳｉＣ層の間に上記中間層を設けておけば、上記化学的エッチング処理の際に中間層の表面全体にＨＦ等のエッチング液が直に接するため、中間層を容易にかつ均一に完全除去することができ、その結果、単結晶ＳｉＣ層の表面は極めて平滑、清浄な状態で得られる。
ところで、Ｓｉからなる保持基板は単結晶ＳｉＣ層や多結晶ＳｉＣ基板と熱膨張係数が異なるため、複合基板製造中の温度変化により保持基板を含む積層体に反りが発生しやすい。製造過程でこのような反りが発生すると、そのままではＳｉＣ複合基板の形状は保持基板の反りを反映してしまうので、平坦な基板が得られないおそれがある。ＳｉＣ複合基板が平坦性を欠いてしまうと、次工程以降のＳｉＣ複合基板の扱いが難しくなるばかりでなく、精密で微細なデバイスを製造することが困難になる。例えば、デバイス製造工程などのフォトリソグラフィー工程を適用することが難しくなり、ＳｉＣ複合基板の実用化が妨げられる。
そこで、発明者らは、この反りの問題について種々検討したところ、ＳｉＣ複合基板の製造工程において単結晶ＳｉＣ層担持体に多結晶ＳｉＣを堆積する際に、Ｓｉからなる保持基板に単結晶ＳｉＣ層を担持させた単結晶ＳｉＣ層担持体と多結晶ＳｉＣとの間に熱膨張率の差に起因する熱応力を生じ、その結果、ＳｉＣ複合基板に反りが発生していることを把握した。また、更に検討を進めたところ、単結晶ＳｉＣ層担持体に多結晶ＳｉＣを体積する前にＳｉからなる保持基板に物理的なダメージを加えておき、多結晶ＳｉＣを堆積するときに発生する熱応力を適宜開放しつつ、この熱応力に耐えられる厚みまで多結晶ＳｉＣを堆積することにより、反りがほとんどないＳｉＣ複合基板が得られることを見出した。また、単結晶ＳｉＣ層担持体に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板を形成した後に、このＳｉＣ積層体における多結晶ＳｉＣ基板に反りを軽減するに足る物理的ダメージを加えることにより、反りがほとんどないＳｉＣ複合基板が得られることを見出した。発明者らは、これらの知見に基づき更に鋭意検討を行い本発明を成すに至った。
即ち、上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積する前に、上記単結晶ＳｉＣ層担持体における保持基板の単結晶ＳｉＣ層担持面とは反対面に物理的ダメージを加えて、該単結晶ＳｉＣ層担持体に反りを付与することが好ましい。
また、上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積した後に、上記ＳｉＣ積層体における多結晶ＳｉＣ基板の単結晶ＳｉＣ層との当接面とは反対面に物理的ダメージを加えることが好ましい。
このとき、上記いずれの場合においても物理的ダメージを加える手段は特に制限はないが、反り改善の効果の大きさや効率の観点からサンドブラスト加工、研削加工、切削加工などの機械的な加工で上記応力を緩和し反りを除去するようにしてもよいし、レーザー加工及び放電加工などで対象の基板（保持基板又は多結晶ＳｉＣ基板）を構成する表層の非晶質化を生じさせ上記応力を緩和し反りを除去するようにしてもよい。
物理的ダメージの付与は、上記基板の対象面の全面において出来る限り均等となるように付与することが好ましい。例えば、サンドブラスト加工の場合、上記基板の対象面の全面又は反り改善に有効な一部領域に処理を行うとよい。また、研削加工、切削加工の場合、粗い固定砥石で上記基板の対象面の全面又は一定ピッチで条状に処理を行うとよい。更に、レーザー加工、放電加工の場合、上記基板の対象面の表面又は対象面側内部に一定ピッチで点状又は線状（条状）に処理を行うとよい。
これらの物理的ダメージ量は、多結晶ＳｉＣ基板の内部応力やＳｉＣ積層体の反りの程度に応じてそれらを打ち消す程度に適宜調整するとよい。
なお、Ｓｉからなる保持基板にこの物理的ダメージを付与すると、後の保持基板の除去の際に物理的、化学的のいずれの方法であれ、保持基板がダメージを受けたことにより化学的に活性化され、より容易に保持基板（Ｓｉ）の除去ができるという付帯効果も得られる。
以上のように、上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積する前に、上記単結晶ＳｉＣ層担持体における保持基板の単結晶ＳｉＣ層担持面とは反対面に物理的ダメージを加えて、該単結晶ＳｉＣ層担持体に反りを付与しておけば、この反りがその後に形成される多結晶ＳｉＣ基板による反りとは反対向きの反りとなるため、単結晶ＳｉＣ層担持体の反りと多結晶ＳｉＣ基板による反りとが互いに打ち消し合うこととなり反りが少なく、高品質なＳｉＣ複合基板を簡便に製造することができる。
また、上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積した後に、上記ＳｉＣ積層体における多結晶ＳｉＣ基板の単結晶ＳｉＣ層との当接面とは反対面に物理的ダメージを加えることにより、一旦反ったＳｉＣ積層体において多結晶ＳｉＣ基板の内部応力を低減するため、ＳｉＣ複合基板としての反りを除去することができ、反りが少なく、高品質なＳｉＣ複合基板を簡便に製造することが可能となる。
なお、ＳｉＣ複合基板のＢｏｗ量は、５０μｍ以下が好ましく、０μｍ以上３０μｍ以下がより好ましい。
以下、本発明に係るＳｉＣ複合基板の製造方法の実施形態１、２を説明する。
（実施形態１）
本発明の実施形態１について図１を参照しながら説明する。
（工程１−１）
始めに、保持基板２１に貼り合わせをする単結晶ＳｉＣ基板１２ｓを用意する。ここで、単結晶ＳｉＣ基板１２ｓは、結晶構造が４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣのものから選択をすることが好ましい。単結晶ＳｉＣ基板１２ｓ及び後述する保持基板２１の大きさは、半導体素子の製造や窒化ガリウム、ダイヤモンド、ナノカーボン膜の成長に必要な大きさやコスト等から設定をする。また、単結晶ＳｉＣ基板１２ｓの厚さは、ＳＥＭＩ規格又はＪＥＩＤＡ規格の基板厚さ近傍のものがハンドリングの面から好ましい。なお、単結晶ＳｉＣ基板１２ｓとして、市販のもの、例えばパワーデバイス向けに市販されている単結晶ＳｉＣウエハを用いればよく、その表面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ｏｒ Ｐｌａｎａｒｉｚａｔｉｏｎ））処理で仕上げ研磨された、表面が平坦かつ平滑なものを用いることが好ましい。
また、単結晶ＳｉＣ基板１２ｓの少なくとも保持基板２１と貼り合わせをする表面（おもて面）に所定の薄膜２２ａを形成することが好ましい（図１（ａ））。ここで、薄膜２２ａは、厚さ５０ｎｍ〜６００ｎｍ程度の酸化珪素膜、窒化珪素膜又は酸窒化珪素膜の誘電体膜であるとよい。これにより、保持基板２１との貼り合わせが容易になるだけではなく、この後に行われるイオン注入処理の注入イオンのチャネリングを抑制する効果も得られる。なお、後述するイオン注入処理後に薄膜２２ａを設けてもよい。
薄膜２２ａの形成方法としては、単結晶ＳｉＣ基板１２ｓに密着性よく形成できる成膜方法であればいずれの方法でもよく、例えば酸化珪素膜はＰＥＣＶＤ法又は熱酸化法により形成し、窒化珪素膜、酸窒化珪素膜はスパッタリング法により形成するとよい。
（工程１−２）
次に、Ｓｉからなる保持基板２１を用意する。例えば、多結晶Ｓｉウエハ又は単結晶Ｓｉウエハを用いるとよい。
また、保持基板２１の少なくとも単結晶ＳｉＣ基板１２ｓと貼り合わせをする表面（おもて面）に、上記工程１−１と同様の薄膜２２ａを形成することが好ましい（図１（ｂ））。
（工程１−３）
次に、単結晶ＳｉＣ基板１２ｓの薄膜２２ａ形成面に水素イオン等を注入してイオン注入領域１２ｉを形成する（図１（ｃ））。
ここで、単結晶ＳｉＣ基板１２ｓへのイオン注入の際、その表面から所望の深さにイオン注入領域１２ｉを形成できるような注入エネルギーで、所定の線量の少なくとも水素イオン（Ｈ+）又は水素分子イオン（Ｈ2 +）を注入する。このときの条件として、所望の薄膜の厚さになるようにイオン注入エネルギーを設定すればよい。ＨｅイオンやＢイオン等を同時にインプラしても構わないし、同じ効果が得られるモノであればどのようなイオンを採用しても構わない。
単結晶ＳｉＣ基板１２ｓに注入する水素イオン（Ｈ+）のドーズ量は、１．０×１０16ａｔｏｍ／ｃｍ2〜９．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。１．０×１０16ａｔｏｍ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、９．０×１０17ａｔｏｍ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン（Ｈ2 +）を用いる場合、そのドーズ量は５．０×１０15ａｔｏｍｓ／ｃｍ2〜４．５×１０17ａｔｏｍｓ／ｃｍ2であることが好ましい。５．０×１０15ａｔｏｍｓ／ｃｍ2未満であると、界面の脆化が起こらない場合があり、４．５×１０17ａｔｏｍｓ／ｃｍ2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
イオン注入された基板表面からイオン注入領域１２ｉまでの深さ（即ち、イオン打ち込み深さ）は、保持基板２１上に設ける単結晶ＳｉＣ薄膜の所望の厚さに対応するものであり、通常１００〜２，０００ｎｍ、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入領域１２ｉの厚さ（即ち、イオン分布厚さ）は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
（工程１−４）
続いて、単結晶ＳｉＣ基板１２ｓの薄膜２２ａ形成面と保持基板２１の薄膜２２ａ形成面と（おもて面同士）を表面活性化処理を施して貼り合わせる。表面活性化処理としてはプラズマ活性化処理、真空イオンビーム処理又はオゾン水への浸漬処理を行うとよい。
このうち、プラズマ活性化処理をする場合、真空チャンバ中に上記工程１−３までの処理が終了した単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ活性化処理する。プラズマ用ガスとしては、酸素ガス、水素ガス、窒素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。
真空イオンビーム処理は、高真空のチャンバ内に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を載置し、Ａｒ等のイオンビームを貼り合わせをする表面に照射して活性化処理を行う。
オゾン水への浸漬処理は、オゾンガスを溶解させたオゾン水に単結晶ＳｉＣ基板１２ｓ及び／又は保持基板２１を浸漬し、その表面を活性化処理をする。
上記した表面活性化処理は、単結晶ＳｉＣ基板１２ｓのみ又は保持基板２１のみに行ってもよいが、単結晶ＳｉＣ基板１２ｓ及び保持基板２１の両方について行うのがより好ましい。
また、表面活性化処理は上記方法のいずれか一つでもよいし、組み合わせた処理を行っても構わない。更に、単結晶ＳｉＣ基板１２ｓ、保持基板２１の表面活性化処理を行う面は、貼り合わせを行う面、即ち薄膜２２ａ表面であることが好ましい。
次に、この単結晶ＳｉＣ基板１２ｓ及び保持基板２１の表面活性化処理をした表面（薄膜２２ａ、２２ａ表面）を接合面として貼り合わせる。
次いで、単結晶ＳｉＣ基板１２ｓと保持基板２１と貼り合わせた後に、好ましくは１５０〜３５０℃、より好ましくは１５０〜２５０℃の熱処理を行い、薄膜２２ａ、２２ａの貼り合わせ面の結合強度を向上させるとよい。このとき、単結晶ＳｉＣ基板１２ｓと保持基板２１との間の熱膨張率差により基板の反りが発生するが、それぞれの材質に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、２時間〜２４時間が好ましい。
これにより、薄膜２２ａ、２２ａは密着して一つの層、介在層２２となると共に、単結晶ＳｉＣ基板１２ｓと保持基板２１とが介在層２２を介して強固に密着した貼り合わせ基板１３となる（図１（ｄ））。
（工程１−５）
貼り合わせ基板１３について、イオン注入した部分に熱的エネルギー又は機械的エネルギーを付与してイオン注入領域１２ｉで単結晶ＳｉＣ基板１２ｓから剥離した単結晶ＳｉＣ薄膜を保持基板２１上に転写する。
このとき、薄膜２２ａ、２２ａは強固に密着し、更に薄膜２２ａ、２２ａはそれぞれ単結晶ＳｉＣ基板１２ｓ、保持基板２１と強固に密着しているため、イオン注入領域１２ｉにおける剥離部分以外の部分での剥離は発生しない。
剥離方法としては、例えば貼り合わせ基板１３を高温に加熱して、この熱によってイオン注入領域１２ｉにおいてイオン注入した成分の微小なバブル体を発生させることにより剥離を生じさせて単結晶ＳｉＣ基板１２ｓを分離する熱剥離法を適用することができる。あるいは、熱剥離が生じない程度の低温熱処理（例えば、５００〜９００℃、好ましくは５００〜７００℃）を施しつつ、イオン注入領域１２ｉの一端に物理的な衝撃を加えて機械的に剥離を発生させて単結晶ＳｉＣ基板１２ｓを分離する機械剥離法を適用することができる。機械剥離法は単結晶ＳｉＣ薄膜転写後の転写表面の粗さが熱剥離法よりも比較的小さいため、より好ましい。
なお、剥離処理後に、単結晶ＳｉＣ薄膜担持体を加熱温度７００〜１０００℃であって剥離処理時よりも高い温度、加熱時間１〜２４時間の条件で加熱して、単結晶ＳｉＣ薄膜と保持基板２１との密着性を改善する熱処理を行ってもよい。
保持基板２１上の単結晶ＳｉＣ薄膜表面を鏡面仕上げして単結晶ＳｉＣ層１２とし、単結晶ＳｉＣ層担持体１４を得る（図１（ｅ））。具体的には、単結晶ＳｉＣ薄膜に化学機械研磨（ＣＭＰ研磨）を施してイオン注入によるダメージ層を除去すると共に表面を鏡面に仕上げる。ここではシリコンウエハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。
また、単結晶ＳｉＣ層１２は、厚さが５μｍ以下、好ましくは２μｍ以下、より好ましくは１００ｎｍ以上１μｍ以下、更に好ましくは２００ｎｍ以上８００ｎｍ以下、特に好ましくは３００ｎｍ以上５００ｎｍ以下の単結晶ＳｉＣからなる薄膜である。単結晶ＳｉＣ層の厚さが５μｍ以下であれば複合基板化のコストを考慮してもなお無垢の単結晶ＳｉＣ基板よりも経済的メリットがある。
なお、剥離した後の単結晶ＳｉＣ基板１２ｓは、表面を再度研磨や洗浄等を施すことにより再度当該単結晶ＳｉＣ層担持体１４の製造方法における貼り合わせ用の基板として再利用することが可能となる。
（工程１−６）
次に、単結晶ＳｉＣ層担持体１４における保持基板２１の単結晶ＳｉＣ層担持面とは反対面（うら面、図中下側の面）に物理的ダメージを加えて、単結晶ＳｉＣ層担持体１４’に反りを付与する（図１（ｆ））。図中、１４’は物理的ダメージ付与後の単結晶ＳｉＣ層担持体であり、２１’は物理的ダメージ付与後の保持基板である。
ここで、物理的ダメージの付与は、上述した通りサンドブラスト加工、研削加工、切削加工、レーザー加工及び放電加工の中から選ばれる少なくとも一つの加工方法によればよい。
これにより、単結晶ＳｉＣ層担持体１４’は後述する多結晶ＳｉＣ基板１１の内部応力による反りとは反対向き（例えば、単結晶ＳｉＣ層１２側（上側））に凸となるように若干反るようになる。
（工程１−７）
次に、得られた単結晶ＳｉＣ層担持体１４’を用いて、化学気相成長法により単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成してＳｉＣ積層体１５を得る（図１（ｇ））。ここでのＳｉＣ積層体１５は、保持基板２１’上に中間層２２、単結晶ＳｉＣ層１２、多結晶ＳｉＣ基板１１をこの順番で積層した構成となっている。
ここで、化学気相成長法としては熱ＣＶＤ法を用いることが好ましい。この熱ＣＶＤ条件としては、多結晶ＳｉＣを堆積して成膜する一般的な条件でよい。
多結晶ＳｉＣ基板１１の厚さは、５０〜１０００μｍであることが好ましく、１００〜８００μｍであることがより好ましい。厚さを５０μｍ以上とすることによりハンドル基板としての機能を確保しやすくなり、１０００μｍ以下とすることによりコスト面の抑制を図ることができる。
また、多結晶ＳｉＣ基板１１の多結晶ＳｉＣは立方晶（３Ｃ−ＳｉＣ）であることが好ましい。なお、多結晶ＳｉＣ基板１１に不純物を導入して抵抗率を調整してもよい。これにより縦型パワー半導体デバイスの基板として好適に使用することが可能となる。
（工程１−８）
次に、工程１−７で得られたＳｉＣ積層体１５における保持基板２１’を物理的及び／又は化学的に除去して、ＳｉＣ複合基板１０を得る（図１（ｈ））。このとき、保持基板２１’がシリコンからなるため、例えばまず保持基板２１’の大部分を研削加工により除去し、次いで残りの保持基板２１’及び中間層２２をフッ硝酸溶液により選択的にエッチング除去することが好ましい。
これにより、反りのほとんどないＳｉＣ複合基板１０が得られる。このとき、多結晶ＳｉＣ基板１１は、上層の単結晶ＳｉＣ層１２と同じＳｉＣからなり、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１の熱膨張係数がほぼ等しくなることからいかなる温度においてもＳｉＣ複合基板１０の反りの発生が抑制される。
（工程１−９）
必要に応じて、ＳｉＣ複合基板１０の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図１（ｉ））。これにより、単結晶ＳｉＣ層１２がパワー半導体デバイスの活性層として用いるには薄すぎる場合でも、所定厚さのＳｉＣエピタキシャル層１２’を形成するのでパワー半導体の製造に適応したＳｉＣ複合基板を得ることが可能となる。
（実施形態２）
本発明の実施形態２について図２を参照しながら説明する。なお、本実施形態において、保持基板２１上に単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１４を作製するまでは（図２（ｅ）までは）、実施形態１における工程１−５（図１（ｅ））までの製造工程と同じである。ここではそれ以降の工程について説明する。
（工程２−６）
得られた単結晶ＳｉＣ層担持体１４を用いて、化学気相成長法により単結晶ＳｉＣ層１２上に多結晶ＳｉＣを堆積して多結晶ＳｉＣ基板１１を形成してＳｉＣ積層体１５を得る（図２（ｆ））。化学気相成長法や多結晶ＳｉＣ基板１１の条件は実施形態１と同じでよい。ここでのＳｉＣ積層体１５は、保持基板２１上に中間層２２、単結晶ＳｉＣ層１２、多結晶ＳｉＣ基板１１をこの順番で積層した構成となっている。
（工程２−７）
次に、ＳｉＣ積層体１５における多結晶ＳｉＣ基板１１の単結晶ＳｉＣ層１２との当接面とは反対面（露出面、図中上側の面）に物理的ダメージを加える（図２（ｇ））。図中、１５’は物理的ダメージ付与後のＳｉＣ積層体であり、１１’は物理的ダメージ付与後の多結晶ＳｉＣ基板である。
これにより、ＳｉＣ積層体１５における多結晶ＳｉＣ基板１１の表面に物理的ダメージを加えることにより、該多結晶ＳｉＣ基板１１の内部応力を低減することができる。
（工程２−８）
次に、工程２−７で得られたＳｉＣ積層体１５’における保持基板２１を物理的及び／又は化学的に除去して、多結晶ＳｉＣ基板１１’上に単結晶ＳｉＣ層を有するＳｉＣ複合基板１０’を得る（図２（ｈ））。保持基板２１の除去方法及び条件は実施形態１と同じでよい。
これにより、反りのほとんどないＳｉＣ複合基板１０’が得られる。このとき、多結晶ＳｉＣ基板１１’は、上層の単結晶ＳｉＣ層１２と同じＳｉＣからなり、単結晶ＳｉＣ層１２と多結晶ＳｉＣ基板１１’の熱膨張係数がほぼ等しくなることからいかなる温度においてもＳｉＣ複合基板１０’の反りの発生が抑制される。
（工程２−９）
必要に応じて、ＳｉＣ複合基板１０’の単結晶ＳｉＣ層１２上にＳｉＣエピタキシャル層１２’を形成するとよい（図２（ｉ））。
なお、本発明の製造方法として、実施形態１と実施形態２を組み合わせてもよい。即ち、実施形態１において単結晶ＳｉＣ層担持体１４における保持基板２１の単結晶ＳｉＣ層担持面とは反対面に物理的ダメージを加えて、単結晶ＳｉＣ層担持体１４’に反りを付与し、単結晶ＳｉＣ層１２上に多結晶ＳｉＣ基板１１を形成した後、ＳｉＣ積層体１５における多結晶ＳｉＣ基板１１表面に物理的ダメージを加え、その後、保持基板１１’を除去するようにしてもよい。
以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明は実施例に限定されるものではない。なお、基板の反りとして、垂直入射方式のフィゾー干渉計（Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製、ＦｌａｔＭａｓｔｅｒ）によりＢｏｗ量を測定した。ここで、図３に示すように、Ｂｏｗ量ｂ１、ｂ２はＳｉＣ複合基板１０、１０’又はＳｉＣ積層体１５、１５’の中央部と端部との高低差として測定し、基板の中央部が図３（ａ）に示すように下方向に凸の場合をマイナスの値、図３（ｂ）に示すように上方向に凸の場合をプラスの値とした。なお、ＳｉＣ複合基板１０、１０’ 又はＳｉＣ積層体１５、１５’の単結晶ＳｉＣ層１２が上側（表面側）となる向きに配置して反りを測定した。
［実施例１］
本実施例では、本発明の実施形態１の手順に従い、以下のようにしてＳｉＣ複合基板を作製した。
まず、単結晶ＳｉＣ基板１２ｓとして直径４インチφの４Ｈ−ＳｉＣ単結晶ウエハを用意し、これの片面にイオン注入深さ７００ｎｍとなるようにＨ+イオンをイオン注入した後、イオン注入面（おもて面）に薄膜２２ａとして厚さ３００ｎｍの酸化珪素膜を熱酸化法により形成した。
また、保持基板２１として、直径４インチφの単結晶Ｓｉウエハを用意し、その片面（おもて面）に厚さ３００ｎｍの酸化珪素膜を形成した（図１（ｂ））。
次いで、単結晶ＳｉＣ基板１２ｓ、保持基板２１の酸化珪素膜形成面についてそれぞれプラズマ活性化処理を施した後、両者の酸化珪素膜形成面同士（おもて面同士）を貼り合わせて貼り合わせ基板１３を作製した（図１（ｄ））。
次に、貼り合わせ基板１３における単結晶ＳｉＣ基板１２ｓのイオン注入領域１２ｉに機械的衝撃を加えて該単結晶ＳｉＣ基板１２ｓから単結晶ＳｉＣ薄膜を剥離させ、保持基板２１に転写した。この単結晶ＳｉＣ薄膜表面のダメージ層除去後、表面研磨し、保持基板２１上に酸化珪素膜（中間層２２）を介して厚さ６４０ｎｍｍの４Ｈ−ＳｉＣの単結晶ＳｉＣ層１２を担持する単結晶ＳｉＣ層担持体１４を得た（図１（ｅ））。
次いで、この単結晶ＳｉＣ層担持体１４における保持基板２１の単結晶ＳｉＣ層１２担持面とは反対面（うら面）の全面に物理的ダメージ付与として、レーザー出力１．５Ｗ、繰り返し周波数９０ｋＨｚ、レーザー波長１０６４ｎｍのシングルモードのレーザー光を焦点深度１４０μｍ、０．３ｍｍピッチ、走査速度３５０ｍｍ／ｓで照射したところ、単結晶ＳｉＣ層担持体１４は割れずに基板中央部が極僅か上方向に凸となるように変形した（図１（ｆ））。
次に、この物理的ダメージ付与後の単結晶ＳｉＣ層担持体１４’の単結晶ＳｉＣ層１２上に四塩化珪素とプロパンを原料に温度１３３０℃、圧力１７Ｐａの条件で６時間の熱ＣＶＤ処理を行って、３Ｃ-ＳｉＣの多結晶ＳｉＣを堆積し、厚さ６１０μｍの多結晶ＳｉＣ基板１１を形成し、ＳｉＣ積層体１５を作製した（図１（ｇ））。このとき、上記のように単結晶ＳｉＣ層担持体１４’が僅かに反っていることにより、多結晶ＳｉＣ基板１１形成時に発生する熱応力が打ち消されて、反りがほとんどないＳｉＣ積層体１５が得られた。
続いて、このＳｉＣ積層体１５の保持基板２１’について固定砥石で研削した。詳しくは、固定砥石の番手を＃１０００、＃２５００、＃４０００の順で順次目の細かい砥石に変えて、保持基板２１がほとんどなくなる状態まで研削した。次いで、酸化珪素膜の中間層２２をＨＦ水溶液でエッチングして除去して、多結晶ＳｉＣ基板１１上に表面が極めて平滑かつ清浄な単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０が無垢の単結晶ＳｉＣ基板に比べ遥かに低コストで得られた（図１（ｈ））。このＳｉＣ複合基板１０のＢｏｗ量は＋２０μｍとほとんど反りがない状態であった。
なお、得られたＳｉＣ複合基板１０をＳｉＣテンプレートとして、更に１５５０℃でジクロロシランとアセチレンで単結晶ＳｉＣのホモエピタキシャル成長を２時間行い、厚さ２０μｍのＳｉＣエピタキシャル層１２’を積層した（図１（ｉ））。こうして得られたＳｉＣエピ基板は１ＫＶ以上の高耐圧、高容量のパワーデバイス用基板として極めて有用であった。
［比較例１］
実施例１において、単結晶ＳｉＣ層担持体１４へのレーザー光照射による物理的ダメージ付与を行わず、それ以外は実施例１と同条件でＳｉＣ複合基板を作成した。
得られたＳｉＣ複合基板のＢｏｗ量は＋３ｍｍと極めて大きく、デバイス作成のプロセスへの適合性が悪く、その結果、デバイス製造の歩留まりが大きく低下した。
［実施例２］
本実施例では、本発明の実施形態２の手順に従い、以下のようにしてＳｉＣ複合基板を作製した。
実施例１における単結晶ＳｉＣ層担持体１４の作製において、中間層２２を酸化珪素膜から酸窒化珪素膜に変え、それ以外は実施例１と同様にして単結晶ＳｉＣ層担持体１４を作製した（図２（ｅ））。
次に、単結晶ＳｉＣ層担持体１４の単結晶ＳｉＣ層１２上に四塩化珪素とプロパンを原料に温度１３５０℃、圧力２０Ｐａの条件で５時間の熱ＣＶＤ処理を行って、３Ｃ−ＳｉＣの多結晶ＳｉＣを堆積し、厚さ５００μｍの多結晶ＳｉＣ基板１１を形成し、ＳｉＣ積層体１５を作製した（図２（ｆ））。このとき、ＳｉＣ積層体１５のＢｏｗ量が＋３．５ｍｍの大きな反りが生じていた。
次いで、このＳｉＣ積層体１５における多結晶ＳｉＣ基板１１の単結晶ＳｉＣ層１２との当接面とは反対面（露出している面）の全面に物理的ダメージ付与としてサンドブラスト加工を行い、その表面にＰｖ値（断面曲線の最大谷深さ（ＪＩＳ Ｂ０６０１：２０１３）が５０μｍの凹凸を形成した（図２（ｇ））。その結果、ＳｉＣ積層体１５’のＢｏｗ量は＋５０μｍに大きく減少した。
続いて、このＳｉＣ積層体１５’の保持基板２１について研削及び研磨を行った。詳しくは、固定砥石の番手を＃１０００、＃２５００、＃４０００の順で順次目の細かい砥石及び細かい遊離砥粒に変えて研削し、次いでＣＭＰ処理により研磨を行った。これにより保持基板２１がほとんどなくなった状態とした。次いで、酸窒化珪素膜の中間層２２をＨＦ水溶液でエッチングして除去して、多結晶ＳｉＣ基板１１’上に表面が極めて平滑かつ清浄な単結晶ＳｉＣ層１２を有するＳｉＣ複合基板１０’を得た（図２（ｈ））。このＳｉＣ複合基板１０’のＢｏｗ量は＋３５μｍと反りが極めて少ない状態であった。
なお、得られたＳｉＣ複合基板１０’を用いて高周波加熱炉にて温度１５５０℃、圧力１ｂａｒ（１×１０5Ｐａ）のＡｒ雰囲気下で１０分間加熱を行い、グラフェン化を行った。得られたグラフェンのラマン分析を行ったところ、Ｇバンド及びＧ’バンドにグラフェンに由来する鋭い特性ピークが観察され、良質のグラフェンの生成を示した。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１０、１０’ ＳｉＣ複合基板
１１、１１’ 多結晶ＳｉＣ基板
１２ 単結晶ＳｉＣ層
１２ｉ イオン注入領域
１２ｓ 単結晶ＳｉＣ基板
１２’ ＳｉＣエピタキシャル層
１３ 貼り合わせ基板
１４、１４’ 単結晶ＳｉＣ層担持体
１５、１５’ ＳｉＣ積層体
２１、２１’ 保持基板
２２ 中間層（介在層）
２２ａ 薄膜

Claims (8)

  1. 多結晶ＳｉＣ基板上に単結晶ＳｉＣ層を有するＳｉＣ複合基板の製造方法であって、Ｓｉからなる保持基板の片面に単結晶ＳｉＣ層を設けて単結晶ＳｉＣ層担持体を作製した後、該単結晶ＳｉＣ層上に物理的又は化学的手段により多結晶ＳｉＣを堆積して保持基板上に単結晶ＳｉＣ層と多結晶ＳｉＣ基板とを積層したＳｉＣ積層体を作製し、その後に上記保持基板を物理的及び／又は化学的に除去することを特徴とするＳｉＣ複合基板の製造方法。
  2. 上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積する前に、上記単結晶ＳｉＣ層担持体における保持基板の単結晶ＳｉＣ層担持面とは反対面に物理的ダメージを加えて、該単結晶ＳｉＣ層担持体に反りを付与することを特徴とする請求項１記載のＳｉＣ複合基板の製造方法。
  3. 上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積した後に、上記ＳｉＣ積層体における多結晶ＳｉＣ基板の単結晶ＳｉＣ層との当接面とは反対面に物理的ダメージを加えることを特徴とする請求項１又は２記載のＳｉＣ複合基板の製造方法。
  4. サンドブラスト加工、研削加工、切削加工、レーザー加工及び放電加工の中から選ばれる少なくとも一つの加工方法により上記物理的ダメージを加えることを特徴とする請求項２又は３記載のＳｉＣ複合基板の製造方法。
  5. 上記保持基板の片面に酸化珪素、窒化珪素又は酸窒化珪素からなる中間層を介して単結晶ＳｉＣ層を設けることを特徴とする請求項１〜４のいずれか１項記載のＳｉＣ複合基板の製造方法。
  6. イオン注入剥離法により単結晶ＳｉＣ基板から剥離させた単結晶ＳｉＣ薄膜を上記保持基板上に転写して上記単結晶ＳｉＣ層を設けることを特徴とする請求項１〜５のいずれか１項記載のＳｉＣ複合基板の製造方法。
  7. 化学気相成長法により上記単結晶ＳｉＣ層上に多結晶ＳｉＣを堆積することを特徴とする請求項１〜６のいずれか１項記載のＳｉＣ複合基板の製造方法。
  8. 請求項１〜７のいずれか１項記載のＳｉＣ複合基板の製造方法によりＳｉＣ複合基板を製造し、該ＳｉＣ複合基板をテンプレートとし、その単結晶ＳｉＣ層上に更にＳｉＣ単結晶をヘテロエピタキシャル成長させ、単結晶ＳｉＣを積層することを特徴とする半導体基板の製造方法。
JP2015179290A 2015-09-11 2015-09-11 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 Active JP6572694B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015179290A JP6572694B2 (ja) 2015-09-11 2015-09-11 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
CN201680049584.9A CN108140540B (zh) 2015-09-11 2016-09-07 SiC复合基板的制造方法和半导体基板的制造方法
PCT/JP2016/076297 WO2017043528A1 (ja) 2015-09-11 2016-09-07 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
RU2018112510A RU2720397C2 (ru) 2015-09-11 2016-09-07 СПОСОБ ИЗГОТОВЛЕНИЯ КОМПОЗИТНОЙ ПОДЛОЖКИ SiC И СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОЙ ПОДЛОЖКИ
EP16844389.3A EP3349237B1 (en) 2015-09-11 2016-09-07 Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
US15/757,879 US10612157B2 (en) 2015-09-11 2016-09-07 Method for manufacturing SiC composite substrate, and method for manufacturing semiconductor substrate
TW105129333A TWI698908B (zh) 2015-09-11 2016-09-09 ＳｉＣ複合基板之製造方法及半導體基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179290A JP6572694B2 (ja) 2015-09-11 2015-09-11 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017055022A true JP2017055022A (ja) 2017-03-16
JP6572694B2 JP6572694B2 (ja) 2019-09-11

Family

ID=58240790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179290A Active JP6572694B2 (ja) 2015-09-11 2015-09-11 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法

Country Status (7)

Country Link
US (1) US10612157B2 (ja)
EP (1) EP3349237B1 (ja)
JP (1) JP6572694B2 (ja)
CN (1) CN108140540B (ja)
RU (1) RU2720397C2 (ja)
TW (1) TWI698908B (ja)
WO (1) WO2017043528A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158085A1 (ja) * 2021-01-25 2022-07-28 ローム株式会社 半導体基板及びその製造方法、及び半導体装置
US11515264B2 (en) 2018-05-25 2022-11-29 Infineon Technologies Ag Method for processing a semiconductor wafer, semiconductor composite structure and support structure for semiconductor wafer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
JP7235456B2 (ja) * 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
CN109678106B (zh) * 2018-11-13 2020-10-30 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
FR3099637B1 (fr) * 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing
TWI780901B (zh) * 2021-09-09 2022-10-11 合晶科技股份有限公司 複合基板及其製造方法
CN114075699B (zh) * 2021-11-21 2024-04-12 苏州晶瓴半导体有限公司 一种双层复合碳化硅衬底及其制备方法
FR3132381A1 (fr) * 2022-01-28 2023-08-04 Soitec Procédé de fabrication d’une plaquette de p-SiC non déformable
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN115188695A (zh) * 2022-09-09 2022-10-14 苏州华太电子技术股份有限公司 半导体器件的制作方法以及半导体器件
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JP3087070B1 (ja) * 1999-08-24 2000-09-11 日本ピラー工業株式会社 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
TWI229897B (en) * 2002-07-11 2005-03-21 Mitsui Shipbuilding Eng Large-diameter sic wafer and manufacturing method thereof
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
RU2521142C2 (ru) * 2012-09-21 2014-06-27 Общество с ограниченной ответственностью "СИКЛАБ" Способ получения гетероэпитаксиальных пленок карбида кремния на кремниевой подложке
US9613849B2 (en) * 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp ＳｉＣ半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515264B2 (en) 2018-05-25 2022-11-29 Infineon Technologies Ag Method for processing a semiconductor wafer, semiconductor composite structure and support structure for semiconductor wafer
WO2022158085A1 (ja) * 2021-01-25 2022-07-28 ローム株式会社 半導体基板及びその製造方法、及び半導体装置

Also Published As

Publication number Publication date
RU2018112510A3 (ja) 2019-12-04
WO2017043528A1 (ja) 2017-03-16
TWI698908B (zh) 2020-07-11
TW201724177A (zh) 2017-07-01
EP3349237A4 (en) 2019-04-10
US10612157B2 (en) 2020-04-07
EP3349237B1 (en) 2021-10-27
CN108140540B (zh) 2022-09-06
CN108140540A (zh) 2018-06-08
US20180334757A1 (en) 2018-11-22
JP6572694B2 (ja) 2019-09-11
EP3349237A1 (en) 2018-07-18
RU2018112510A (ru) 2019-10-14
RU2720397C2 (ru) 2020-04-29

Similar Documents

Publication Publication Date Title
JP6572694B2 (ja) ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
CN108028183B (zh) SiC复合基板及其制造方法
WO2017047508A1 (ja) ＳｉＣ複合基板の製造方法
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP6737378B2 (ja) ＳｉＣ複合基板
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20151008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250