CN110270924A - Cmp研磨方法 - Google Patents

Cmp研磨方法 Download PDF

Info

Publication number
CN110270924A
CN110270924A CN201910698610.6A CN201910698610A CN110270924A CN 110270924 A CN110270924 A CN 110270924A CN 201910698610 A CN201910698610 A CN 201910698610A CN 110270924 A CN110270924 A CN 110270924A
Authority
CN
China
Prior art keywords
central area
fringe region
film thickness
wafer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910698610.6A
Other languages
English (en)
Other versions
CN110270924B (zh
Inventor
刘冲
李儒兴
吴继科
卓明川
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910698610.6A priority Critical patent/CN110270924B/zh
Publication of CN110270924A publication Critical patent/CN110270924A/zh
Application granted granted Critical
Publication of CN110270924B publication Critical patent/CN110270924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供的一种CMP研磨方法包括以下步骤：提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，中心区域位于边缘区域内侧；测量待研磨晶圆的中心区域和边缘区域的膜厚；对待研磨晶圆执行第一次研磨工艺，第一次研磨工艺满足：A＞B；其中，A为中心区域和边缘区域的膜厚较大者的研磨去除率，B为中心区域和边缘区域的膜厚较小者的研磨去除率；对待研磨晶圆执行第二次研磨工艺，第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为中心区域和边缘区域的膜厚较小者的研磨去除率，D为中心区域和边缘区域的膜厚较大者的研磨去除率，以改善了研磨后薄膜厚度的均一性，从而解决了由于研磨后薄膜厚度的均一性较差引起的金属剥离等问题。

Description

CMP研磨方法
技术领域
本发明涉及半导体制造领域，特别涉及一种CMP研磨方法。
背景技术
制造集成电路和其它电子器件时，可以在晶圆表面沉积和去除导体、半导体和介电材料的多个层。可以使用多种沉积技术沉积导体、半导体和介电材料的薄膜。现代晶圆加工中的常见沉积技术包括物理气相沉积(PVD)，也称为溅射；化学气相沉积(CVD)；等离子体增强化学气相沉积(PECVD)和电化学电镀等。常见的去除技术包括湿法和干法各向同性和各向异性刻蚀等。
随着材料层依次沉积和去除，晶圆的最上表面变得不平坦。由于随后的半导体加工(例如金属化)需要晶圆具有平坦的表面，因此晶圆需要被平坦化。平坦化适用于去除非所期望的表面形貌和表面缺陷，如粗糙表面、聚结材料、晶格损坏、刮痕和被污染的层或材料。
化学机械平坦化或化学机械抛光(CMP)是用于平坦化或抛光如晶圆的常见技术。在传统CMP中，晶圆载体或抛光头安装在载体组合件上。抛光头固持晶圆并将晶圆定位成与安装在CMP装置内部的台板或压板上的抛光垫的抛光层接触。载体组合件提供晶圆和抛光垫之间的可控压力。同时，将抛光介质(例如浆液)分配到抛光垫上且吸入晶圆与抛光层之间的间隙中。抛光垫和晶圆相对于彼此旋转以抛光衬底。CMP在进行制品研磨前，需要确定一套研磨工艺参数(包括：流量、压力和转速等)，而这一套研磨参数导致研磨后薄膜的表面形貌特征是固有的，凹面的只能是凹面，凸面的只能是凸面，通过研磨时间的调整是无法改变这一特征的。
为了改善这一问题，采用了局部的研磨参数设定法，例如在薄膜的膜厚较高的区域的研磨去除率较高，在薄膜的膜厚较低的区域的研磨速率较低，这种研磨方法虽然缓解了表面形貌，但是研磨后薄膜厚度的均一性依然较差，例如在晶圆边缘区域局部的膜厚差异较大，在后续的光刻工艺中出现金属线的剥离问题，造成产品良率下降。
发明内容
本发明所要解决的技术问题在于提供一种CMP研磨方法，同时改善研磨后薄膜厚度的均一性，以提高产品的良率。
为了解决上述问题，本发明所述的一种CMP研磨方法，包括以下步骤：
提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧；
测量所述待研磨晶圆的中心区域和边缘区域的膜厚；
对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率；以及
对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。
可选的，所述中心区域的形状为圆形，且所述中心区域的圆心与所述待研磨晶圆的圆心重叠，所述边缘区域的形状为圆环。
进一步的，所述中心区域的半径与所述边缘区域的圆环半径比为2:1～5:1。
更进一步的，测量所述待研磨晶圆的中心区域和边缘区域的膜厚的方法为：
以所述待研磨晶圆的直径为X轴，圆心为原点，在X轴上分别采集所述中心区域和边缘区域中多个不同位置的点的膜厚，以测量所述待研磨晶圆的表面特征整体呈凹面或凸面。
更进一步的，当所述待研磨晶圆的表面特征整体呈凸面时，A为所述中心区域的研磨去除率，B为所述边缘区域的研磨去除率，在所述第一次研磨工艺中，所述中心区域的工艺参数中的压力、转速和研磨时间中的至少一个大于所述边缘区域相对应的工艺参数。
更进一步的，当所述待研磨晶圆的表面特征整体呈凹面时，A为所述边缘区域的研磨去除率，B为所述中心区域的研磨去除率，在所述第一次研磨工艺中，所述边缘区域的工艺参数中的压力、转速和研磨时间中的至少一个大于所述中心区域相对应的工艺参数。
更进一步的，通过降低所述中心区域和边缘区域在所述第二次研磨工艺的工艺参数中的压力、转速、研磨时间中至少一个，使得所述第二次研磨工艺满足：C＞D，C＜A，D＜B。
更进一步的，所述中心区域和边缘区域的膜厚较小者的研磨去除率C满足：C＝(50％-95％)*A。
更进一步的，所述中心区域和边缘区域的膜厚较大者的研磨去除率D满足：D＝(50％-95％)*B。
更进一步的，所述待研磨晶圆包括衬底，以及依次形成于在所述衬底上的金属层和层间介质层，所述层间介质层包括依次形成于所述金属层上的第一子层间介质层和第二子层间介质层，所述第一子介质层的材料为二氧化硅，所述第二子层间介质层的材料氟硅玻璃或无掺杂硅玻璃。
更进一步的，所述CMP工艺方法的研磨对象为所述层间介质层。
与现有技术相比存在以下有益效果：
本发明提供的一种CMP研磨方法，包括以下步骤：提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧；测量所述待研磨晶圆的中心区域和边缘区域的膜厚；对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率；对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。本发明通过两次不同研磨去除率的研磨工艺改善了研磨后薄膜厚度的均一性，从而解决了由于研磨后薄膜厚度的均一性较差引起的金属剥离等问题。
附图说明
图1为本发明一实施例的一种CMP研磨方法的流程示意图。
具体实施方式
以下将对本发明的一种CMP研磨方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费研磨时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种CMP研磨方法，图1为本实施例的一种CMP研磨方法的流程示意图。如图1所示，该方法包括以下步骤：
步骤S10：提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧；
步骤S20：测量所述待研磨晶圆的中心区域和边缘区域的膜厚；
步骤S30：对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率；
步骤S40：对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足关系式：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。
以下对本实施例公开的一种CMP研磨方法进行更详细的介绍。需要说明的是，所述CMP研磨方法的对象可以是低介质的介质层，例如二氧化硅、氟硅玻璃等；也可以为金属层，例如钨、铝、铜等。本实施例的CMP研磨方法以对介质层(例如是层间介质层)进行CMP研磨为例来进行描述。
首先执行步骤S10，提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧。
所述待研磨晶圆包括中心区域和边缘区域，所述中心区域例如是位于所述待研磨晶圆中心的圆形，所述中心区域的圆心与所述待研磨晶圆的圆心重叠，所述边缘区域例如是位于所述中心区域外侧的圆环。所述中心区域的半径与所述边缘区域的圆环半径比为2:1～5:1。在其他实施例中，所述中心区域的形状也可以根据实际情况进行测量，其形状例如为方形，椭圆形等。
作为示例，所述待研磨晶圆包括衬底，以及依次形成于在所述衬底上的金属层和层间介质层，所述金属层的材料例如是金属铝，所述层间介质层包括依次形成于所述金属层上的第一子层间介质层和第二子层间介质层，为了得到均匀无孔的绝缘层，以隔离保护金属层与其上方的其他金属层，所述第一子介质层例如是通过HDP CVD(高密度等离子化学气相沉积)形成的层间介质层，所述第一子介质层的材料例如是二氧化硅，其厚度例如是3000埃-8000埃。所述第二子层间介质层例如是通过化学气相沉积方式沉积低介质材料例如FSG(氟硅玻璃)或USG(无掺杂硅玻璃)，所述第二子层间介质层的厚度例如是6000埃-12000埃，其相对于现有技术中的所述第二子层间介质层的厚度例如是8000-11000埃而言，减少了第二子层间介质层的厚度，从而减少了层间介质层的总厚度，降低了生产成本。
接着执行步骤S20，测量所述待研磨晶圆的中心区域和边缘区域的膜厚。
具体的，以所述待研磨晶圆上直径为X轴，圆心为原点，在X轴上分别采集中心区域和边缘区域中多个不同位置的点的膜厚，以确定所述待研磨晶圆的表面特征例如是整体呈凹面或凸面。也就是说，所述中心区域的膜厚大于边缘区域的膜厚时，所述待研磨晶圆表面整体呈凸面；所述中心区域的膜厚小于边缘区域的膜厚时，所述待研磨晶圆表面整体呈凹面。所述边缘区域的膜厚例如为13000埃，中心区域的膜厚例如为15000埃。
在本实施例中，以所述待研磨晶圆上直径为X轴，圆心为原点，在X轴上分别采集多个不同位置的点的层间介质层的膜厚，测量所述待研磨晶圆中心区域的层间介质层的厚度，以及边缘区域的层间介质层的厚度。
接着执行步骤S30，对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足关系式：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率。
对所述待研磨晶圆执行第一次研磨工艺，当所述待研磨晶圆(例如层间介质层)的表面特征整体呈凸面时，A为所述中心区域的研磨去除率，B为所述边缘区域的研磨去除率，所述中心区域的研磨去除率较所述边缘区域的研磨去除率高，此时，所述第一次研磨工艺中，所述中心区域的工艺参数中的压力、转速和研磨时间中至少一个较所述边缘区域的工艺参数中的压力、转速和研磨时间；当所述层间介质层的表面特征整体呈凹面时，A为所述边缘区域的研磨去除率，B为所述中心区域的研磨去除率，同样的，此时，所述第一次研磨工艺中，所述边缘区域的工艺参数中的压力、转速和研磨时间较较所述中心区域的工艺参数中的压力、转速和研磨时间较高。可知，经过所述第一次研磨工艺，所述层间介质层的表面特征得到缓解，趋于平坦。此时如果结束研磨工艺后直接进行后续的光刻和刻蚀工艺，由于薄膜厚度的均一性的问题引起的不良率高达5％。在本实施例中，第一次研磨工艺后，所述层间介质层的中心区域的厚度为10500埃-11500埃，所述层间介质层的边缘区域的厚度为9500埃-10400埃
接着执行步骤S40，对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。
通过降低所述中心区域和边缘区域在所述第二次研磨工艺中的工艺参数例如压力、转速、研磨时间中至少一个，以降低所述第二次研磨工艺中所述中心区域和边缘区域的研磨去除率，使得在所述第二次研磨工艺中所述中心区域和边缘区域的膜厚较小者的研磨去除率C大于所述中心区域和边缘区域的膜厚较大者的研磨去除率D，同时，所述第二次研磨工艺中的所述中心区域和边缘区域的膜厚较小者的研磨去除率C小于所述第一次研磨工艺中的所述中心区域和边缘区域的膜厚较大者的研磨去除率A，以及，所述第二次研磨工艺中的所述中心区域和边缘区域的膜厚较大者的研磨去除率D小于所述第一次研磨工艺中的所述中心区域和边缘区域的膜厚较小者的研磨去除率B，例如是第二次研磨工艺的所述中心区域和边缘区域的膜厚较小者的研磨去除率C为第一次研磨工艺中的所述中心区域和边缘区域的膜厚较大者的研磨去除率A的50％-95％，即为C＝(50％-95％)*A，例如50％、60％、70％、80％、90％等；所述第二次研磨工艺的所述中心区域和边缘区域的膜厚较大者的研磨去除率D为第一次研磨工艺中的所述中心区域和边缘区域的膜厚较小者的研磨去除率B的50％-95％，即为D＝(50％-95％)*B，例如50％、60％、70％、80％、90％等。可知，在经过第二次研磨工艺后，薄膜厚度的均一性得到了改善，其由于薄膜厚度的均一性的问题引起的不良率降低到1.5％，可见，其改善了研磨后薄膜厚度的均一性，从而提高产品的良率。
在本实施例中，经过第一次研磨工艺和第二次研磨工艺后，所述第一介质层的厚度为4000埃-5000埃，可知，经过了两次研磨工艺，所述第一介质层的平整度得到了大大的改善，改善了研磨后薄膜厚度的均一性，其有利于改善后续在第一介质层上形成其他金属层时出现的金属剥离等由于研磨后薄膜厚度不均一所引起的问题。
综上可知，本发明提供的一种CMP研磨方法包括以下步骤：提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧；测量所述待研磨晶圆的中心区域和边缘区域的膜厚；对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率；对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。本发明通过两次不同研磨去除率的研磨工艺改善了研磨后薄膜厚度的均一性，从而解决了由于研磨后薄膜厚度的均一性较差引起的金属剥离等问题。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种CMP工艺方法，其特征在于，包括以下步骤；
提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，所述中心区域位于所述边缘区域内侧；
测量所述待研磨晶圆的中心区域和边缘区域的膜厚；
对所述待研磨晶圆执行第一次研磨工艺，所述第一次研磨工艺满足：A＞B；其中，A为所述中心区域和边缘区域的膜厚较大者的研磨去除率，B为所述中心区域和边缘区域的膜厚较小者的研磨去除率；以及
对所述待研磨晶圆执行第二次研磨工艺，所述第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为所述中心区域和边缘区域的膜厚较小者的研磨去除率，D为所述中心区域和边缘区域的膜厚较大者的研磨去除率。
2.如权利要求1所述的CMP工艺方法，其特征在于，所述中心区域的形状为圆形，且所述中心区域的圆心与所述待研磨晶圆的圆心重叠，所述边缘区域的形状为圆环。
3.如权利要求2所述的CMP工艺方法，其特征在于，所述中心区域的半径与所述边缘区域的圆环半径比为2:1～5:1。
4.如权利要求3所述的CMP工艺方法，其特征在于，测量所述待研磨晶圆的中心区域和边缘区域的膜厚的方法为：
以所述待研磨晶圆的直径为X轴，圆心为原点，在X轴上分别采集所述中心区域和边缘区域中多个不同位置的点的膜厚，以测量所述待研磨晶圆的表面特征整体呈凹面或凸面。
5.如权利要求4所述的CMP工艺方法，其特征在于，
当所述待研磨晶圆的表面特征整体呈凸面时，A为所述中心区域的研磨去除率，B为所述边缘区域的研磨去除率，在所述第一次研磨工艺中，所述中心区域的工艺参数中的压力、转速和研磨时间中的至少一个大于所述边缘区域相对应的工艺参数。
6.如权利要求4所述的CMP工艺方法，其特征在于，当所述待研磨晶圆的表面特征整体呈凹面时，A为所述边缘区域的研磨去除率，B为所述中心区域的研磨去除率，在所述第一次研磨工艺中，所述边缘区域的工艺参数中的压力、转速和研磨时间中的至少一个大于所述中心区域相对应的工艺参数。
7.如权利要求5或6所述的CMP工艺方法，其特征在于，通过降低所述中心区域和边缘区域在所述第二次研磨工艺的工艺参数中的压力、转速、研磨时间中至少一个，使得所述第二次研磨工艺满足：C＞D，C＜A，D＜B。
8.如权利要求7所述的CMP工艺方法，其特征在于，所述中心区域和边缘区域的膜厚较小者的研磨去除率C满足：C＝(50％-95％)*A。
9.如权利要求8所述的CMP工艺方法，其特征在于，所述中心区域和边缘区域的膜厚较大者的研磨去除率D满足：D＝(50％-95％)*B。
10.如权利要求9所述的CMP工艺方法，其特征在于，所述待研磨晶圆包括衬底，以及依次形成于在所述衬底上的金属层和层间介质层，所述层间介质层包括依次形成于所述金属层上的第一子层间介质层和第二子层间介质层，所述第一子介质层的材料为二氧化硅，所述第二子层间介质层的材料氟硅玻璃或无掺杂硅玻璃。
11.如权利要求10所述的CMP工艺方法，其特征在于，所述CMP工艺方法的研磨对象为所述层间介质层。
CN201910698610.6A 2019-07-31 2019-07-31 Cmp研磨方法 Active CN110270924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910698610.6A CN110270924B (zh) 2019-07-31 2019-07-31 Cmp研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910698610.6A CN110270924B (zh) 2019-07-31 2019-07-31 Cmp研磨方法

Publications (2)

Publication Number Publication Date
CN110270924A true CN110270924A (zh) 2019-09-24
CN110270924B CN110270924B (zh) 2021-07-02

Family

ID=67965856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910698610.6A Active CN110270924B (zh) 2019-07-31 2019-07-31 Cmp研磨方法

Country Status (1)

Country Link
CN (1) CN110270924B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110722692A (zh) * 2019-10-12 2020-01-24 江苏澳洋顺昌集成电路股份有限公司 一种控制研磨产品bow值加工的方法
CN113436960A (zh) * 2021-05-13 2021-09-24 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法
CN113611625A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 一种监控钨cmp工艺出现的晶边钨残留的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
CN101121240A (zh) * 2006-08-09 2008-02-13 上海华虹Nec电子有限公司 控制cmp膜厚面内均一性的方法
US20100261353A1 (en) * 2009-04-09 2010-10-14 Texas Instruments Incorporated Wafer planarity control between pattern levels
CN105140158A (zh) * 2015-09-28 2015-12-09 北京七星华创电子股份有限公司 一种改善晶圆腐蚀非均匀性的装置和方法
CN107052984A (zh) * 2017-06-14 2017-08-18 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 化学机械平坦化工艺中晶圆边缘区域平整度优化方法
CN108122751A (zh) * 2017-11-30 2018-06-05 上海华虹宏力半导体制造有限公司 化学机械研磨方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
CN101121240A (zh) * 2006-08-09 2008-02-13 上海华虹Nec电子有限公司 控制cmp膜厚面内均一性的方法
US20100261353A1 (en) * 2009-04-09 2010-10-14 Texas Instruments Incorporated Wafer planarity control between pattern levels
CN105140158A (zh) * 2015-09-28 2015-12-09 北京七星华创电子股份有限公司 一种改善晶圆腐蚀非均匀性的装置和方法
CN107052984A (zh) * 2017-06-14 2017-08-18 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 化学机械平坦化工艺中晶圆边缘区域平整度优化方法
CN108122751A (zh) * 2017-11-30 2018-06-05 上海华虹宏力半导体制造有限公司 化学机械研磨方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
岳红维: "Cu CMP过程中背压对膜厚一致性影响", 《微纳电子技术》 *
程喜乐: "CMP中抛光垫和晶圆接触状态的研究", 《工程科技Ⅰ辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110722692A (zh) * 2019-10-12 2020-01-24 江苏澳洋顺昌集成电路股份有限公司 一种控制研磨产品bow值加工的方法
CN110722692B (zh) * 2019-10-12 2021-09-07 江苏澳洋顺昌集成电路股份有限公司 一种控制研磨产品bow值加工的方法
CN113436960A (zh) * 2021-05-13 2021-09-24 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法
CN113436960B (zh) * 2021-05-13 2023-02-28 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法
CN113611625A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 一种监控钨cmp工艺出现的晶边钨残留的方法
CN113611625B (zh) * 2021-07-30 2024-02-02 上海华虹宏力半导体制造有限公司 一种监控钨cmp工艺出现的晶边钨残留的方法

Also Published As

Publication number Publication date
CN110270924B (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN110270924A (zh) Cmp研磨方法
KR100304847B1 (ko) 알루미늄의 화학적 폴리싱을 위한 유사 패턴
CN102380817B (zh) 防止晶圆边缘器件良率低的方法
JPH081899B2 (ja) 半導体装置を平坦化する方法
JP2001501545A (ja) 化学機械的研磨の厚さ除去を制御する方法およびシステム
US6589871B2 (en) Processing method, measuring method and producing method of semiconductor devices
CN108369895A (zh) 单晶半导体晶片和用于生产半导体晶片的方法
CN109722652A (zh) 具有多区段厚度控制的化学气相沉积设备及相关联方法
US20020081943A1 (en) Semiconductor substrate and lithographic mask processing
CN106328581A (zh) 晶圆键合方法以及晶圆键合结构
CN110625460B (zh) 一种晶圆级异质结构的平坦化工艺方法
CN112847124A (zh) 一种自动修正双面抛光过程中的晶圆平坦度的方法和系统
US20070082490A1 (en) Apparatus of chemical mechanical polishing and chemical mechanical polishing process
JP2004532510A (ja) 銅−酸化物のダマシン構造の化学機械研磨方法
KR100931787B1 (ko) 양면 연마 공정에서 웨이퍼의 평탄도를 제어하는 방법
CN101620985B (zh) 晶边蚀刻设备及其相关的晶片平坦化方法
TWI687992B (zh) 化學機械研磨方法及其裝置
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
US11850702B2 (en) Chemical mechanical planarization membrane
TWI317536B (en) Method of controlling a polish process
TWM528232U (zh) 化學機械研磨墊結構
US20200171623A1 (en) Wafer backside cleaning apparatus and method of cleaning wafer backside
CN102244033A (zh) 铜互联线大马士革技术中减少铜凹陷的方法
Yuan et al. Research on Improvement of CMP Thickness Uniformity Control on Wafer Edge Defocus Defects
CN106272031A (zh) 一种化学机械研磨方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant