CN113611625A - 一种监控钨cmp工艺出现的晶边钨残留的方法 - Google Patents
一种监控钨cmp工艺出现的晶边钨残留的方法 Download PDFInfo
- Publication number
- CN113611625A CN113611625A CN202110877913.1A CN202110877913A CN113611625A CN 113611625 A CN113611625 A CN 113611625A CN 202110877913 A CN202110877913 A CN 202110877913A CN 113611625 A CN113611625 A CN 113611625A
- Authority
- CN
- China
- Prior art keywords
- wafer
- tungsten
- oxide film
- edge
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 62
- 239000010937 tungsten Substances 0.000 title claims abstract description 62
- 230000008569 process Effects 0.000 title claims abstract description 50
- 238000012544 monitoring process Methods 0.000 title claims abstract description 33
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000000227 grinding Methods 0.000 claims abstract description 33
- 238000005498 polishing Methods 0.000 claims description 78
- 239000000126 substance Substances 0.000 claims description 18
- 238000007517 polishing process Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 238000002161 passivation Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 123
- 239000010408 film Substances 0.000 description 53
- 230000009471 action Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
本发明提供一种监控钨CMP工艺出现的晶圆边缘钨残留的方法，包括以下步骤：提供检测晶圆，在检测晶圆的表面形成氧化物膜层，氧化物膜层覆盖中心区域和边缘区域的表面；对氧化物膜层执行钨CMP工艺，并测试晶圆边缘区域处对氧化物膜层的研磨速率；以及根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。本发明通过上述步骤可以通过在线监控氧化物膜层的研磨速率来替代在线监控钨膜层的研磨速率来监控钨CMP工艺出现的晶边钨残留状况，实现提前预防由于钨残留导致钝化层蚀刻制程出现金属线容易被电流击穿并焦化的问题以及电性测试时出现的“烧针”现象造成的晶圆报废和测试设备的损伤。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种监控钨CMP工艺出现的晶边钨残留的方法。
背景技术
化学机械抛光(CMP)的研磨过程是化学作用与机械作用的共同结果，其中，化学作用主要由研磨浆(Slurry)提供；而机械作用则与机台施加于研磨头上的压力、Wafer与研磨平台的相对运动、Slurry中的研磨颗粒有关。晶圆在其边缘区域具有晶圆边界曝光(WEE，Wafer Edge Exposure)区域和清边(EBR)区域。所述WEE区域及EBR区域相对于晶圆的中心区域呈类似于凹陷状的图形，使得WEE区域及EBR区域在CMP工艺过程中受到的机械力度相对较弱，实际研磨速率相对较低，钨CMP工艺完成后容易在晶边出现钨残留(如图1a所示)。
以AMAT的Mirra_Ontrak(或Mirra_Mesa)机台以及EBARA的F*REX200机台分别进行钨CMP工艺。传统的钨CMP一般采用沉积有钨薄膜的空白片来测试研磨机台的研磨速率和研磨均匀性，对于200mm钨CMP工艺，研磨速率测试的坐标为沿直径方向-95mm至95mm区间(21pts linescan)。在本专利的测试对象中，Mirra_Ontrak与F*REX200机台的平均研磨速率相当，Mirra_Ontrak机台的95mm位置处的钨研磨速率为3100埃/分钟，而F*REX200机台95mm位置处的研磨速率为2900埃/分钟，比前者略低。但事实上，产品晶圆在使用F*REX200机台进行钨CMP之后边缘没有钨残留，反而Mirra_Ontrak机台在钨CMP工艺之后边缘处存在严重的钨残留。这表明传统的研磨速率测试方法无法表征产品晶圆在边缘处的钨残留情况。这是因为产品的WEE和EBR一般在97mm以外，传统的用于钨CMP研磨速率测试的空白晶圆在沉积金属(例如钨)薄膜时，在晶圆97mm以外(即距离晶圆中心点的距离97mm外)的金属薄膜的厚度非常薄，并且晶圆的边缘处的研磨速率受研磨浆的化学作用更强，使得该处的金属薄膜在测试研磨速率时会被完全去除。因此直接测试晶圆的边缘97mm以外的钨研磨速率不可行且效用有限，传统的95mm研磨速率监控对于晶圆的边缘97mm外的研磨速率几乎没有参考意义。
而该钨残留使得后续的钝化层的蚀刻工艺会出现金属线容易被电流击穿并焦化的问题(如图1b所示)以及电性测试(例如Cp test)时出现的“烧针”现象。
发明内容
本发明的目的在于，提供一种监控钨CMP工艺出现的晶边钨残留的方法，可以在日常测机时有效监控钨CMP机台的状况，避免在机台状态恶化或不合格时继续作业从而导致产品晶圆在边缘处出现大量的钨残留，以避免在钝化层的蚀刻工艺出现金属线容易被电流击穿并焦化以及电性测试时出现的“烧针”现象。
为了解决上述问题，本发明提供一种监控钨CMP工艺出现的晶边钨残留的方法，包括以下步骤：
提供检测晶圆，在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心区域的表面以及所述边缘区域的表面；
对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆的边缘区域处对所述氧化物膜层的研磨速率；以及
根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。
可选的，所述氧化物膜层均匀覆盖在所述检测晶圆的中心区域的表面以及所述边缘区域的表面。
提供所述检测晶圆，所述检测晶圆的表面为平面；
进一步的，所述检测晶圆为空白晶圆。
进一步的，所述边缘区域包括与所述检测晶圆的中心点距离为90mm～99mm的区域。
在所述检测晶圆的表面沉积氧化物膜层，所述氧化物膜层以均匀厚度分布在所述检测晶圆的各位置处。
进一步的，所述氧化物膜层的厚度不小于
可选的，对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆的边缘区域处对所述氧化物膜层的研磨速率，包括：
对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆与所述检测晶圆圆心距离90mm～99mm区域的研磨速率。
进一步的，以不同的机械作用力对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并在线监控所述检测晶圆与所述检测晶圆圆心距离90mm～99mm区域的研磨速率。
可选的，根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留，包括：
根据氧化物膜层的研磨速率，以及所述晶圆边缘的钨残留的状况，得出最终的研磨压力区间并优化研磨工艺；
在优化研磨工艺后，根据检测晶圆边缘的氧化物膜层的研磨速率来监控钨CMP机台的状态，据此判断在所述CMP机台执行CMP工艺的产品晶圆的晶圆边缘区域是否存在大量的钨残留的风险。
与现有技术相比，本发明的有效效果如下：
本发明提供一种监控CMP工艺出现的晶边钨残留的方法，包括以下步骤：提供检测晶圆，在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心区域的表面以及所述边缘区域的表面；对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并测试所述检测晶圆的边缘区域处对所述氧化物膜层的研磨速率；根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。本发明通过上述步骤可以通过监控氧化物膜层的研磨速率来替代监控钨膜层的研磨速率来监控钨CMP工艺出现的晶边钨残留状况，实现提前预防由于钨残留导致钝化层蚀刻制程出现金属线容易被电流击穿并焦化的问题以及电性测试(例如Cp test)时出现的“烧针”现象造成的晶圆报废和测试设备的损伤。
附图说明
图1a为现有的钨CMP在晶边出现的钨残留的示意图；
图1b为钨CMP在晶边的钨残留引起的钝化层蚀刻时的金属线容易被电流击穿并焦化的现象；
图2为本发明一实施例的监控钨CMP工艺出现的晶边钨残留的方法的流程示意图；
图3为本发明一实施例的mirra机台的结构示意图；
图4为本发明一实施例的同一个检测晶圆在不同机械作用力下的研磨速率的线性示意图；
图5为本发明一实施例的钨残留状况示意图。
具体实施方式
如背景技术所述，Mirra机台(包括其它研磨头结构类似的机台)用于金属CMP(例如钨CMP)制程时晶圆边缘(即晶边)的WEE区域以及EBR区域容易有较严重的钨残留，从而导致后续的钝化层蚀刻制程出现金属线容易被电流击穿并焦化的问题以及电性测试(例如Cptest)时出现的“烧针”现象。但目前业界对于钨CMP的研磨速率的监控都是采用在空白晶圆上形成钨膜层，并对该钨膜层进行CMP工艺，其无法有效通过Offline Monitor(在线监控)来判断晶圆边缘99mm处的表现；而且线上的Defect Scan(缺陷扫描)或金属厚度量测也无法有效表征该问题；而通过人工加检的方式也不可能用于量产。
为了解决上述问题，本发明提供一种监控钨CMP工艺出现的晶边钨残留的方法，即用氧化膜层替代钨膜层来间接测试金属CMP制程在90mm-99mm区域的研磨速率，可以有效表征线上产品的晶圆边缘的WEE区域以及EBR区域的钨残留宽度，实现提前预防由于钨残留导致钝化层蚀刻制程出现金属线容易被电流击穿并焦化的问题以及电性测试(例如Cp test)时出现的“烧针”现象造成的晶圆报废和测试设备的损伤。
以下将对本发明的一种监控钨CMP工艺出现的晶边钨残留的方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的一种监控钨CMP工艺出现的晶边钨残留的方法的流程示意图。如图2所示，本实施例提供一种监控钨CMP工艺出现的晶边钨残留的方法，包括以下步骤：
步骤S1：提供检测晶圆，在所述检测晶圆的表面沉积氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心以及所述边缘区域的表面，并根据晶圆厂的WEE或EBR的设计定义边缘量测点，如97-99mm；
步骤S2：对氧化物膜层执行钨CMP工艺，并测试晶圆边缘区域处对氧化物膜层的研磨速率；
步骤S3：根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。
以下结合图2-5对本实施例的一种监控CMP工艺出现的晶边钨残留的方法进行详细说明。
首先执行步骤S1，提供检测晶圆，在所述检测晶圆的表面沉积氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心以及所述边缘区域的表面。
本步骤包括：
首先，提供所述检测晶圆，所述检测晶圆为测试用的空白晶圆，仅包括硅衬底，并没有形成器件结构或者形成有图案的晶圆，其表面为平面。
接着，在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层以均匀厚度分布在所述检测晶圆的各位置处，所述氧化物膜层的厚度不小于
示例所用氧化物膜层的厚度约为
量测研磨前的厚度(沿直径分布的多个量测点，如-99mm-99mm，根据晶圆厂的WEE或EBR的设计定义边缘量测点，如97-99mm)。
接着执行步骤S2，对氧化物膜层执行钨CMP工艺，并测试晶圆边缘区域处对氧化物膜层的研磨速率。
首先，对所述检测晶圆的氧化物膜层执行化学机械抛光工艺；
接着，并量测钨CMP工艺后氧化物膜层的厚度，量测点与前值一一对应，并计算各点的研磨速率即(前值-后值)/研磨时间。
具体的，对所述检测晶圆的硅化物膜层执行化学机械抛光工艺，并量测研磨前后的氧化膜厚度，计算所述检测晶圆各位置处的研磨速率，特别是所述检测晶圆与所述检测晶圆圆心距离90mm～99mm区域的研磨速率。
在CMP的研磨机理上，由于研磨垫为弹性垫，晶圆的凹陷处(边缘区域)的研磨速率与研磨垫在压力下的形变有关。在本实施例中，EBARA的F*REX200机台使用Guide Ring，在研磨时Ring(定位环)的表面高度低于晶圆表面，不会直接作用于研磨垫而造成额外的形变，研磨头施加于晶圆的压力不会由于研磨垫的形变而抵消，反而由于晶圆对研磨垫施加的压力导致研磨垫在与晶圆边缘接触处接触更加充分，研磨速率反而更高。而Mirra机台的Retaining Ring(定位环1)表面则高于晶圆表面，其施加的压力导致的研磨垫形变会造成研磨垫与晶圆边缘产生“分离”的作用，该形变区的位置会随着Retaining的压力的变化而变化，作用于晶圆边缘的“有效”压力则是研磨头施加的压力与研磨垫的形变程度与位置的叠加。而对于产品晶圆的钨CMP工艺来说，晶圆边缘处的钨残留更多的取决于研磨过程的机械力是否能够有效的作用于该区域。对于氧化物膜层，其研磨速率主要决定于研磨的机械作用，因此更能反映机械力的作用大小和位置。
如图3所示，通过调节定位环1的压力来改变机械压力，可以影响研磨垫的形变程度和位置，使得机械压力的变化对所述检测晶圆与所述检测晶圆圆心距离为90mm～99mm的区域，特别是所述检测晶圆与所述检测晶圆圆心距离为95mm～99mm的区域的氧化物膜层的研磨速率有很显著的影响，其中，在所述检测晶圆与所述检测晶圆圆心距离为99mm处的研磨速率并非随着机械压力的增大而变快。
图4为本实施例的不同机械作用力下的研磨速率的线性示意图。如图3所示，图3为Mirra机台上执行CMP工艺时，在线监控同一个检测晶圆在不同机械作用力下的研磨速率的线性示意图，横轴为距离检测晶圆的中心点的距离(单位：mm)，纵轴为归一化的研磨速率，曲线①～⑦分别为不同的机械作用力在检测晶圆上的研磨速率曲线，其中，①在机械压力为4.9PSI下的研磨速率曲线，②为在机械压力为5.2PSI下的研磨速率曲线，③在机械压力为5.5PSI下的研磨速率曲线，④在机械压力为5.8PSI下的研磨速率曲线，⑤在机械压力为6.1PSI下的研磨速率曲线，⑥在机械压力为7.0PSI下的研磨速率曲线，⑦在机械压力为7.8PSI下的研磨速率曲线。
需要说明的是，图3和图4并非一一对应的，图3和图4包括了不同个数的机械作用力，但是，其不影响步骤2和步骤3之间的衔接。
因此，接着执行步骤S3，接着执行步骤S3，根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。
首先，根据不同的机械作用力与不同的CMP机台和不同的耗材使用时间得到的氧化物膜层(例如二氧化硅薄膜)的研磨速率，结合晶圆的边缘区域在钨CMP工艺时的钨残留状况，得出最终研磨压力区间(即最佳研磨压力区间)并优化研磨程式(即研磨工艺)，从而改善钨CMP产品晶圆钨残留的整体水平。
接着，在优化制程整体水平后，根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆在此机台状况下是否会有晶圆边缘区域存在大量的钨残留的风险。
在本实施例中，取边缘处各点的研磨速率均值(如97-99mm区域各点的研磨速率均值)减去除边缘点之外的各点的研磨速率均值，该研磨速率之差除以除边缘点之外的各点的研磨速率均值，得到一个速率偏差百分比。当该偏差处在一定范围内时，我们可以判定该机台状况下不会有晶圆边缘区域存在大量的钨残留的风险。
图5为机械作用力与钨残留宽度之间的示意图。如图5所示，图中横轴为机械作用力Retain ring压力，其单位为PSI，纵轴为距离检测晶圆的钨残留宽度，其单位为um，图中的a1～a7分别为在不同的机械作用力下的钨残留宽度的范围，a11～a71分别为在不同的机械作用力下的钨残留宽度的均值。在本实施例中，通过获得多个检测晶圆的在线监控，可以获得多组的数据，对这些数据进行处理，可以获得不同机械力对应的钨残留宽度范围，从而获得生产用晶圆的边缘区域在钨CMP工艺时的钨残留最佳状况。此处图案晶圆的边缘区域出现的钨残留的宽度对应的机械压力最佳压力与实验的最佳压力有所差异，该差异来自WEE和EBR区域的负载效应，但是其趋势是一致的。
综上所述，一种本发明提供一种监控CMP工艺出现的晶边钨残留的方法，包括以下步骤：提供检测晶圆，在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心区域的表面以及所述边缘区域的表面；对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆的边缘区域处对所述氧化物膜层的研磨速率；以及根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。本发明通过上述步骤可以通过监控硅氧化物膜层的研磨速率来替代在线监控钨膜层的研磨速率来监控CMP工艺出现的晶边钨残留状况，实现提前预防由于钨残留导致钝化层蚀刻制程出现金属线容易被电流击穿并焦化的问题以及电性测试(例如Cp test)时出现的“烧针”现象造成的晶圆报废和测试设备的损伤。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种监控钨CMP工艺出现的晶边钨残留的方法，其特征在于，包括以下步骤：
提供检测晶圆，在所述检测晶圆的表面沉积氧化物膜层，所述氧化物膜层覆盖所述检测晶圆的中心以及所述边缘区域的表面；
对氧化物膜层执行钨CMP工艺，并测试晶圆边缘区域处对氧化物膜层的研磨速率；以及
根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留。
2.如权利要求1所述的方法，其特征在于，提供检测晶圆，在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层均匀覆盖在所述检测晶圆的中心区域的表面以及所述边缘区域的表面，包括：
提供所述检测晶圆，所述检测晶圆的表面为平面；
在所述检测晶圆的表面形成氧化物膜层，所述氧化物膜层以均匀厚度分布在所述检测晶圆的各位置处。
3.如权利要求2所述的方法，其特征在于，所述检测晶圆为空白晶圆。
4.如权利要求2所述的方法，其特征在于，所述边缘区域包括与所述检测晶圆的中心点距离为90mm～99mm的区域。
5.如权利要求2所述的方法，其特征在于，所述氧化物膜层的厚度不小于
6.如权利要求1所述的方法，其特征在于，对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆的边缘区域处对所述氧化物膜层的研磨速率，包括：
对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并测试所述检测晶圆与所述检测晶圆圆心距离90mm～99mm区域的研磨速率。
7.如权利要求6所述的方法，其特征在于，以不同的机械作用力对所述检测晶圆的氧化物膜层执行化学机械抛光工艺，并监控所述检测晶圆与所述检测晶圆圆心距离90mm～99mm区域的研磨速率。
8.如权利要求1所述的方法，其特征在于，根据检测晶圆边缘氧化层研磨速率来监控钨CMP机台的状态，据此判断产品晶圆是否会在边缘区域存在大量的钨残留，包括：
根据氧化物膜层的研磨速率，以及所述晶圆边缘的钨残留的状况，得出最终的研磨压力区间并优化研磨工艺；
在优化研磨工艺后，根据检测晶圆边缘的氧化物膜层的研磨速率来监控钨CMP机台的状态，据此判断在所述CMP机台执行CMP工艺的产品晶圆的晶圆边缘区域是否存在大量的钨残留的风险。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110877913.1A CN113611625B (zh) | 2021-07-30 | 2021-07-30 | 一种监控钨cmp工艺出现的晶边钨残留的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110877913.1A CN113611625B (zh) | 2021-07-30 | 2021-07-30 | 一种监控钨cmp工艺出现的晶边钨残留的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611625A true CN113611625A (zh) | 2021-11-05 |
| CN113611625B CN113611625B (zh) | 2024-02-02 |
Family
ID=78338971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110877913.1A Active CN113611625B (zh) | 2021-07-30 | 2021-07-30 | 一种监控钨cmp工艺出现的晶边钨残留的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611625B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW462907B (en) * | 1999-07-09 | 2001-11-11 | Applied Materials Inc | Closed-loop control of wafer polishing in a chemical mechanical polishing system |
| CN1340210A (zh) * | 1999-10-13 | 2002-03-13 | 皇家菲利浦电子有限公司 | 半导体晶片磨光的方法和系统 |
| TW200507092A (en) * | 2003-08-13 | 2005-02-16 | Promos Technologies Inc | Method for controlling cmp process |
| US20050245169A1 (en) * | 2004-04-30 | 2005-11-03 | Toshihiro Morisawa | Method of polishing semiconductor wafer |
| CN1809444A (zh) * | 2003-06-18 | 2006-07-26 | 株式会社荏原制作所 | 基片抛光设备和基片抛光方法 |
| TW200725715A (en) * | 2005-12-21 | 2007-07-01 | United Microelectronics Corp | Method of controlling a polish process |
| CN101722469A (zh) * | 2008-10-13 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 对晶圆进行化学机械研磨工艺的方法 |
| CN102463521A (zh) * | 2010-11-16 | 2012-05-23 | 无锡华润上华半导体有限公司 | 研磨方法及装置 |
| CN108942639A (zh) * | 2018-06-11 | 2018-12-07 | 上海华力微电子有限公司 | 一种制程工艺参数的反馈控制方法 |
| CN110270924A (zh) * | 2019-07-31 | 2019-09-24 | 上海华虹宏力半导体制造有限公司 | Cmp研磨方法 |
| CN112366134A (zh) * | 2021-01-15 | 2021-02-12 | 晶芯成(北京)科技有限公司 | 化学机械研磨方法 |
-
2021
- 2021-07-30 CN CN202110877913.1A patent/CN113611625B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW462907B (en) * | 1999-07-09 | 2001-11-11 | Applied Materials Inc | Closed-loop control of wafer polishing in a chemical mechanical polishing system |
| CN1340210A (zh) * | 1999-10-13 | 2002-03-13 | 皇家菲利浦电子有限公司 | 半导体晶片磨光的方法和系统 |
| CN1809444A (zh) * | 2003-06-18 | 2006-07-26 | 株式会社荏原制作所 | 基片抛光设备和基片抛光方法 |
| TW200507092A (en) * | 2003-08-13 | 2005-02-16 | Promos Technologies Inc | Method for controlling cmp process |
| US20050245169A1 (en) * | 2004-04-30 | 2005-11-03 | Toshihiro Morisawa | Method of polishing semiconductor wafer |
| TW200725715A (en) * | 2005-12-21 | 2007-07-01 | United Microelectronics Corp | Method of controlling a polish process |
| CN101722469A (zh) * | 2008-10-13 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 对晶圆进行化学机械研磨工艺的方法 |
| CN102463521A (zh) * | 2010-11-16 | 2012-05-23 | 无锡华润上华半导体有限公司 | 研磨方法及装置 |
| CN108942639A (zh) * | 2018-06-11 | 2018-12-07 | 上海华力微电子有限公司 | 一种制程工艺参数的反馈控制方法 |
| CN110270924A (zh) * | 2019-07-31 | 2019-09-24 | 上海华虹宏力半导体制造有限公司 | Cmp研磨方法 |
| CN112366134A (zh) * | 2021-01-15 | 2021-02-12 | 晶芯成(北京)科技有限公司 | 化学机械研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611625B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100792774B1 (ko) | 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼 | |
| US8772177B2 (en) | Semiconductor wafer and method of producing the same | |
| CN104428882B (zh) | 半导体晶片的评价方法及制造方法 | |
| US7957827B2 (en) | Method of controlling statuses of wafers | |
| US8952496B2 (en) | Semiconductor wafer and method of producing same | |
| US7899571B2 (en) | Predictive method to improve within wafer CMP uniformity through optimized pad conditioning | |
| CN113611625B (zh) | 一种监控钨cmp工艺出现的晶边钨残留的方法 | |
| US6335286B1 (en) | Feedback control of polish buff time as a function of scratch count | |
| EP1868235A1 (en) | Method and apparatus for evaluating semiconductor wafer and semiconductor wafer manufacturing method | |
| KR102515998B1 (ko) | 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들 | |
| US7810383B2 (en) | Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer | |
| EP1863077B1 (en) | Substrate inspecting method and methods of manufacturing an element and a substrate | |
| JP6443520B1 (ja) | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 | |
| Liew et al. | Poly CMP Process Challenges for Embedded Array Devices | |
| KR20200051595A (ko) | 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 제조방법 | |
| JP7078005B2 (ja) | シリコンウェーハの平坦化加工方法 | |
| US11222780B2 (en) | Method for evaluating silicon wafer and method for manufacturing silicon wafer | |
| CN114667594A (zh) | 晶片的研磨方法及硅晶片 | |
| JP5194516B2 (ja) | 化学機械研磨装置の管理方法 | |
| CN113766994B (zh) | 单面抛光方法 | |
| US20230050442A1 (en) | Systems and methods for processing semiconductor wafers using front-end processed wafer global geometry metrics | |
| JP4693188B2 (ja) | シリコンウェハのエッチング方法 | |
| TW202133007A (zh) | 半導體晶圓的評定方法、半導體晶圓的選別方法及元件的製造方法 | |
| KR100607763B1 (ko) | 두 단계의 절연막 연마 공정을 포함하는 반도체 제조 방법 | |
| CN112992708A (zh) | 一种半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |