JPH01154537A - 半導体装置基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁基板上に薄膜の半導体層を有する５ｏｌ（
シリコン・オン・インシュレーター）基板等の半導体装
置用基板の製造方法に関する。

〔発明の概要〕

本発明は、絶縁基板上に薄膜の半導体層を有する半導体
装置用基板の製造方法において、第１および第２の絶縁
層を選択的に形成して、半導体基板表面に段差を形成す
ると共に絶縁層表面を平坦化し、支持体の形成後に絶縁
層の露出まで研磨することにより、素子形成に適した平
坦な面を有する半導体装置用基板を容易に製造するため
の方法である。

〔従来の技術〕

絶縁基板（層）上に薄膜の半導体層を有し、その半導体
層に素子を形成するＳｏｌ構造の半導体装置が知られて
いる。

ところで、このＳｏｌ構造の半導体装置用基板の製造技
術としては、ウェハ上の絶縁層同士を接着させる貼り合
わせ技術がある。第３図ａ〜第３図ｄは、その貼り合わ
せ技術と選択ポリッシング技術を用いて絶縁層上に薄膜
の半導体層を形成する工程をそれぞれ示しており、ここ
で、第３図ａ〜第３図ｄを参照しながら、その工程につ
いて簡単に説明する。

まず、第３図ａに示すように、シリコン基板等の１ぢ導
体基板２０上に選択酸化等によりフィールド酸化膜２１
を形成する。そして、全面に平滑化のためのレジスト膜
或いは５ＯＧ（スピン・オン・グラス）膜等の平滑化膜
２２を形成する。この平滑化膜２２の表面は平滑とされ
る。

次に、第３図すに示すように、全面をエッチバックして
、略平滑な面が得られるように上記平滑化膜２２とフィ
ールド酸化膜２１の一部を除去する。そのエツチングは
、フィールド酸化膜２１を半分はど削ったところで止め
られる。

次に、得られた面を半導体基板２０ごと裏返しして、第
３図Ｃに示すように、支持体２５上に酸化膜２４を存し
てなる基体を貼り合わせる。上記フィールド酸化膜２１
と上記酸化膜２４とは、熱を与えることで貼り合わされ
ることになる。

そして、最後に、第３図ｄに示すように、上記半導体基
板２０側から選択ポリッシング法を用いて研にして行く
。この選択ポリッシング法は、半導体基板２０と酸化膜
２１の加工特性の相違から、フィールド酸化膜２１が露
出したところで半導体基板２０の研磨を止められる。そ
して、フィールド酸化膜２１の間で臨む半導体基板２０
を半導体層とし、その半導体層に素子を形成し得る半導
体装置用基板が完成する。なお、上述のような選択ポリ
ッシング技術に関しては、電子通信学会技術研究報告、
５ＳＤ８６−６３．ｒ選択ポリッシングを用いたデバイ
ストランスファＳ○■の形成」。

（１９８６年８月２７日１社団法人　電子通信学会、３
７〜４２頁）にも、その技術が記載されている。

〔発明が解決しようとする問題点〕

しかしながら、第３図ａ〜第３図ｄに示すような工程を
以て、半導体装置用基板を製造した場合には、平坦な表
面を得ることが容易ではなく、貼り合わせ時に、空隙部
を生じ易い等の問題点を有している。

すなわち、第３図すに示すように、平滑化膜２２をエッ
チハックして行くが、例えば微妙なエツチングレートの
制御は困難である。このため、そのエッチハックによっ
ては同じ表面でも厚い半導体基板の部分２３ａと薄い半
導体基板の部分２３ｂが形成されることになる。

そして、このように膜厚差が生じた状態で半導体基板２
０を裏返し、支持体２５上の酸化膜２４と貼り合わせた
場合には、薄い方の半導体基板の部分２３ｂ側では空隙
部２７が生ずる。貼り合わせ時には熱処理が行われるが
、その空隙部２７の存在からクランク等が生じる。従っ
て、安定して半導体装置用基板を製造することが容易で
なく、平坦な半導体層の表面２６を得ることが困難とな
っている。

そこで、本発明は上述の問題点に鑑み、平坦な半導体層
の表面を有する半導体装置用基板を容易に製造するよう
な方法を提供することを目的とすｃ問題点を解決するた
めの手段〕 本発明の半導体装置用基板の製造方法は、上述の問題点
を解決するために、半導体基板表面に選択的に第１の絶
縁層を形成し、その第１の絶縁石の間に該第１の絶縁層
よりも膜厚の薄い第２の絶縁層を形成して上記第１及び
第２の絶縁層表面を平坦にする。次に第１及び第２の絶
縁層側に支持体を形成し、上記半導体基板を上記第１の
絶縁層が露出するまで研磨する。

ここで、上記第１及び第２の絶縁層の形成は、例えば被
酸化物を被着しこれをパターニングして酸化しても良く
、或いは窒化膜等の耐酸化膜を利用して選択酸化法によ
って形成しても良い。

〔作用］ 半導体基板表面に選択的に第１の絶縁層を形成し、それ
より薄い膜厚で第２の絶縁層を形成すると共に両絶縁層
の表面を平坦にすることで、半導体基板表面には所要の
パターンとなる半導体装置第２の絶キ（層の下部の第１
の絶縁層間で形成される。これら絶縁層は、基板裏面側
からみた場合、段差を有するような形状となる。これら
両絶縁層の表面は平坦とされており、第１及び第２の絶
縁面側に支持体はそれだけ確実に接着される。そして、
基板裏面側から研磨して行く際に、その各絶縁層の上記
段差から所要のパターンの半導体層が残されることにな
る。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例の半導体装置用基板の製造方法は、被酸化物と
しての多結晶シリコン層を被着し、これを利用しながら
、第１及び第２の絶縁層を形成する方法となっている。

以下、本実施例を第１図ａ〜第１図ｅを参照しながら説
明する。

（ａ）　　まず、第１図ａに示すように、半導体基板と
してのシリコン基板１上に薄い酸化膜２を形成し、この
酸化膜２上に多結晶シリコン居３を被着する。

ここで、上記酸化膜２の膜厚は例えば１００λ程度であ
り、上記多結晶シリコン層３の膜厚は例えば６００λ程
度である。これらの膜厚は、酸化処理後の表面を平坦化
するためにそれぞれ正確に制御される。すなわち、酸化
処理後の膜厚を考慮した膜厚でそれぞれ形成される。

（ｂ）　　次に、第１図すに示すように、上記酸化膜２
上の多結晶シリコン層３を選択的に除去し、その一部を
残存させる。その選択的な除去はフォトリソグラフィー
技術を用いて行うことができる。

このようにパターニングされた多結晶シリコン層３の残
存したパターンは、後述するように、絶縁層上の半導体
層に対応したものとなる。

（Ｃ）　　多結晶シリコン層３のパターニングの後、第
１図Ｃに示すように、酸化膜１を行う。この酸化処理に
よっＴ膜厚の厚い第１の絶縁層９を形成すると共に膜厚
の薄い第２の絶縁層８からなる絶縁層４を形成する。す
なわち、上記多結晶シリコン層３は、酸化処理によって
その層目体が酸化して酸化膜となって行くと共に、下部
のシリコン基板１に対する酸化処理のマスクとしても機
能する。

このため、上記多結晶シリコン層３のパターンのところ
では、絶縁層が成長せず薄い膜厚の第２の絶縁層８が得
られる。一方、このような多結晶シリコン層３の除去さ
れた領域では、酸化処理により酸化膜２の膜厚が増大し
、膜厚の厚い第１の絶縁層９が得られる。そして、その
結果として、多結晶シリコン層３が酸化した領域の第２
の絶縁層８の膜厚と、上記第１の絶縁層９の膜厚が等し
くなり、その表面が平坦な面となる。−例として、上記
第１の絶縁層９の膜厚は０．２５μｍ程度であり、上記
第２の絶縁層８の膜厚は０．１０μｍ程度である。また
、その表面の平坦性はウェハの厚みのばらつき程度のも
のとされる。

上記第２の絶縁層８の下部には、上記多結晶シリコン層
３のパターンに対応するシリコン基板１の一部の凸部５
が形成される。

（ｄ）　　このように、第１及び第２の絶縁Ｎ８．９か
らなる表面が平坦とされ、且つ凸部５が形成されている
シリコン基板１を裏返し、第１１１１Ｊｄに示すように
、その主面に絶縁Ｎ６が形成されている支持体７に上記
シリコン基板１を両絶縁層８．９側から貼り合わせる。

この貼り合わせは、特に接着剤等は不要であり、熱処理
によって接着することになる。この貼り合わせの際には
、両絶縁層８゜９の面および上記絶縁層６の表面は略平
坦とされており、従って、従来のように空隙部が生ずる
ような問題はない。

（ｅ）　　次に、選択ポリッシング法を用いて、上記シ
リコン基板Ｉを研磨して行く。この研磨によって上記シ
リコン基板１の厚みは徐々に薄くなって行くが、上記第
１の絶縁層９が露出したところで、その選択ポリッシン
グは停止される。すると、その第１の絶縁層９の間で上
記凸部５に対応したシリコン基板１の一部が残存する。

そして、第１図ｅに示すような上記凸部５に素子を形成
して好適な半導体装置用基板が製造されることになる。

このような本実施例の半導体装置用基板の製造方法は、
第１および第２の絶ｓ＆層８．９からなる略平坦な面と
、上記支持体７の主面に形成される略平坦な絶縁層６の
面とが、貼り合わせられるため、従来のように空隙部が
生じて、クランク等が発生するような問題は生しない。

また、第１の絶縁Ｎ９と第２の絶縁層９の膜厚差に応し
て凸部５を形成しているため、素子が形成される半導体
層となる凸部５の厚みは制御性の優れたものとなり、さ
らに選択ポリッシング法を用いることから全体としての
平坦性にも優れることになる。

第２の実施例 本実施例の半導体装置用基板の製造方法は、第２図ａ〜
第２図Ｃに示すように、窒化膜を用いて選択的な酸化処
理を行う例である。以下、その工程に従って説明する。

（ａ）　　まず、第２図ａに示すように、シリコン基板
１１上に、酸化膜１２を形成し、この酸化膜１２上に窒
化膜１３を形成する。そして、この窒化膜１３上に多結
晶シリコン層１４を被着する。ここで、窒化膜１３の膜
厚は、例えば１００人程変波ある。また、これら各膜の
膜厚等は、酸化処理後の形状を考慮して、適宜設定し得
る。

次に、図中、破線で示すところで、上記多結晶シリコン
層１４および上記窒化膜１３を所定のパターンに切断す
る。後述するように、そのパターンの領域が半導体装置
用基板の素子を形成すべき半導体層にされる。

ら）次に、第２図すに示すように、酸化処理を施す。こ
れは第１の実施例の工程（Ｃ）と同様であり、この酸化
処理によって膜厚の厚い第１の絶縁層１５を形成すると
共に膜厚の薄い第２の絶縁層１０からなる絶縁層を形成
する０本実施例では、上記多結晶シリコン層１４は、酸
化処理によってその層自体が酸化して酸化膜となって行
（。そして、シリコン基板ｌのマスクとしては、その多
結晶シリコン層１４のみならずバターニングされ且つ耐
酸化膜として機能する窒化膜１６もマスクとして機能す
る。このため、上記多結晶シリコン層１４および窒化膜
１６のパターンのところでは、絶縁層が成長せず薄い膜
厚の第２の絶縁層１０が得られ、絶縁層１０の中途にバ
ターニングされた窒化膜１６が存在するような積層構造
となる。一方、窒化膜１６のない領域では、酸化処理に
より酸化膜１２の膜厚が増大し、膜厚の厚い第１の絶縁
層１５が得られる。

そして、上記第２の絶縁層ｌＯの膜厚と上記第１の絶縁
層１５の膜厚は等しいものとされ、その表面が平坦な面
とされる。このため、次の工程では容易な貼り合わせが
なされることになる。この状態で、これら絶縁層１０．
１５は、基板裏面側からみた場合、段差を有するような
形状とされ、第２の絶縁層１０の下部領域の凸部１７が
素子形成領域となる。

（Ｃ）　　次に、第１の実施例の工程（ｄ）と同様に、
絶縁層１０．１５と支持体１９上の絶縁層１８の貼り合
わせを行う。このとき、絶縁層１０．１５側は略平坦と
されており、空隙部等の問題は生しない。

そして、第２図Ｃに示すように、選択ポリッシングによ
り上記シリコン基板１１を研磨して行き、上記厚い膜厚
の第１の絶縁ＪＷ１５が露出したところで選択ポリッシ
ングを止める。これにより、平坦な面を有する半導体層
となる凸部１７が絶縁層１０上に残され、半導体装置用
基板が製造されることになる。

本実施例の半導体装置用基板の製造方法では、空隙部等
の形成が防止され、より平坦性の高い半導体装置用基板
が得られる他、耐酸化膜である窒化膜１６を用いている
ことから、各膜厚の制御をさらに正確に行うことが可能
とされる。

なお、耐酸化膜としては、窒化膜に限定されず他の材料
層を用いることも可能である。

〔発明の効果］ 本発明の半導体装置用基板の製造方法は、第１及び第２
の絶縁層の膜厚差を選択的な研磨に利用させ、平坦性の
高い基板を得ることが可能である。

そして、製造工程の途中で、その第１及び第２の絶縁層
の表面は略平坦とされ、このため貼り合わせ技術を用い
た場合の空隙部の問題も解決されることになる。

【図面の簡単な説明】

第１図ａ〜第１図ｅは本発明の半導体装置用基板の製造
方法の第１の実施例にかかるそれぞれ工程断面図、第２
図ａ〜第２図Ｃは本発明の半導体装置用基板の製造方法
の第２の実施例にかかるそれぞれ工程断面図、第３図ａ
〜第３図ｄは従来の半導体装置用基板の製造方法の一例
を説明するためのそれぞれ工程断面図である。 １．１１・・・シリコン基板 ２．１２・・・酸化膜 ３．１４・・・多結晶シリコン層 １３．１６・・・窒化膜 ９．１５・・・第１の絶縁層 ８．１０・・・第２の絶縁層 特許出願人　　　ソニー株式会社 代理人弁理士　小池　晃（他２名） 第１図ａ 第１図す 第１図Ｃ 第１図ｄ 第１図θ 第２図Ｃ 第２図す 第２図Ｃ

Claims (1)

1. 【特許請求の範囲】 　半導体基板表面に選択的に第１の絶縁層を形成し、該
   第１の絶縁層間にこれより膜厚の薄い第２の絶縁層を形
   成して上記第１及び第２の絶縁層表面を平坦にする工程
   と、上記第１及び第２の絶縁層側に支持体を形成する工
   程と、 上記半導体基板を上記第１の絶縁層が露出するまで研磨
   する工程とを有する半導体装置用基板の製造方法。