TWI409869B - 拋光半導體晶圓之方法 - Google Patents

拋光半導體晶圓之方法 Download PDF

Info

Publication number
TWI409869B
TWI409869B TW098128992A TW98128992A TWI409869B TW I409869 B TWI409869 B TW I409869B TW 098128992 A TW098128992 A TW 098128992A TW 98128992 A TW98128992 A TW 98128992A TW I409869 B TWI409869 B TW I409869B
Authority
TW
Taiwan
Prior art keywords
cmp
semiconductor wafer
polishing
material removal
micrometers
Prior art date
Application number
TW098128992A
Other languages
English (en)
Other versions
TW201013770A (en
Inventor
Clemens Zapilko
Makoto Tabata
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201013770A publication Critical patent/TW201013770A/zh
Application granted granted Critical
Publication of TWI409869B publication Critical patent/TWI409869B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

拋光半導體晶圓之方法
本發明係關於一種以化學機械拋光(CMP)來拋光一半導體晶圓之方法。
CMP是一種常用來降低半導體晶圓正面之粗糙度的單面拋光。因此，CMP亦可稱為鏡面拋光。在CMP過程中，係透過一旋轉拋光頭，將半導體晶圓待拋光之表面壓在一旋轉拋光布上，並於所提供之拋光劑存在下平滑化。拋光過程中所引起之材料去除，尤其取決於將半導體晶圓壓在拋光布上的壓力。亦可在不同區選擇不同的拋光壓力，從而引起一沿著半導體晶圓之直徑方向觀之具有一不均勻輪廓的材料去除。可藉助於例如壓力室或壓力環來建立壓力區。在例如US 5,916,016中描述了一種具有一使壓力區能夠細分之載具的拋光頭。因此，CMP還可用來針對性地影響半導體晶圓的幾何形狀，即描述局部和總體平整度之半導體晶圓參數。
除了CMP之外，雙面拋光(DSP)同樣在半導體晶圓之拋光中扮演重要角色。DSP一般包括多個同時被拋光的半導體晶圓。在DSP過程中，半導體晶圓係位於載具之鏤空部分(cutout)中設置有拋光布的兩個拋光板之間，並且藉助於所提供之拋光劑來對兩面進行拋光。DSP尤其具有消除在經半導體晶圓之粗磨(lapping)及/或研磨(grinding)的成形機械加工後殘留在表面區域中之損害的任務。在DSP的情況中之材料去除通常係明顯高於CMP之情況，通常具有一10微米至30微米的總去除。因此，DSP通常亦稱為一次拋光(stock removal polishing)。標準參數係適用於半導體晶圓幾何形狀的定量表徵。此亦可應用於半導體晶圓之正面的邊緣區域，正面通常係指作為集成電子元件之基礎的半導體晶圓之一面。
電子元件的製造業者亦致力於將邊緣區域盡可能地包含在可用區域品質保證區域(Fixed Quality Area，FQA)中。因此，指定允許的邊緣排除(Edge Exclusion，EE)變得更小。目前，所要求之規格僅僅允許1毫米之邊緣排除。
不均勻度可由參數SFQR來描述。SFQR係表示在具有例如20毫米×20毫米面積之特定尺寸之測量區中的局部平整度，更精確言之，係指相對於具有相同尺寸之參考面，以測量區域中半導體晶圓正面之最大高度偏差的形式來表示的局部平整度，其係藉由誤差平方最小化所獲得。部分位置為邊緣區域中的測量區，其不再完全為FQA部分，但其中心仍然位於FQA中。參數PSFQR與參數ESFQR一樣，係表示部分位置的局部平整度。後者係基於更廣泛的母體(metric)。
除了局部平整度，亦必須考慮半導體晶圓正面的整體平整度。GBIR及與該值關聯之SBIR為用於描述整體平整度的標準參數。兩個參數都表示半導體晶圓正面相對於假定為理想平面之背面的最大高度偏差，假設背面是理想地平整，區別在於在GBIR的情況中，係使用FQA來計算，而在SBIR的情況中，係使用限於測量區內的範圍來計算。
上述參數之定義以及用於測量該等參數之方法的說明係包含在相關的SEMI標準中，尤其係包含在M1、M67和M1530標準中。
以DSP拋光之半導體晶圓的厚度通常會朝向邊緣顯著地減少。此邊緣下降(edge roll-off)可能削弱整體平整度及部分位置上之局部平整度。因此，盡可能地將邊緣下降限制到邊緣排除之區域係所欲的。
為了減少邊緣下降，US 2003/0022495 A1提議首先拋光半導體晶圓的背面以產生一參考平面。為此目的，正面係吸附於一硬質載具上，並在背面上進行較佳總計為3微米至8微米之材料去除。然後，對半導體晶圓之正面進行拋光。
本發明之目的在於提出一種拋光半導體晶圓之方法，該方法可獲致整體平整度和局部平整度的顯著改善，尤其是在半導體晶圓正面的邊緣區域。
本發明係關於一種拋光一具有一正面和一背面之半導體晶圓之方法，包含：以化學機械拋光(CMP)來拋光該半導體晶圓之背面，該拋光包括以沿著該半導體晶圓之直徑之一輪廓來產生一材料去除，根據該輪廓，該背面之中心區域的材料去除係比該背面之邊緣區域的材料去除要來的多；以及以CMP來拋光該半導體晶圓之正面，該拋光包括以沿著該半導體晶圓之直徑之一輪廓來產生一材料去除，根據該輪廓，該正面之中心區域的材料去除係比該正面之邊緣區域的材料去除要來的少。
背面之CMP直接導致邊緣幾何形狀之改善，尤其是參數PSFQR和ESFQR之改善，其係以使該中心區域比該邊緣區域去除更多材料之方式來執行。然而，由於半導體晶圓中心區域和邊緣區域間之厚度差因不均勻的材料去除而增加，所以亦將導致整體幾何形狀惡化，尤其是參數GBIR和SBIR。後續之正面CMP主要具有在不損害邊緣幾何形狀的情況下，使整體幾何形狀再次變好的效果，其係以使該中心區域比該邊緣區域去除更少材料之方式來執行，獲致所有參數改善之結果，例如GBIR、SBIR、ESFQR和PSFQR。即使在要求僅1毫米之邊緣排除時，也能夠達到藉由該方法來實現半導體晶圓之幾何形狀改善的目的。
該中心區域包含該半導體晶圓之中心和一半徑為該半導體晶圓半徑之至少50%的圓形區域。該邊緣區域係從該半導體晶圓之邊緣開始往該半導體晶圓之中心方向上延伸，且寬度總計為該半導體晶圓半徑之至少5%。
較佳地，在以CMP拋光該半導體晶圓之背面時所產生之材料去除的輪廓具有一軌跡，其相對於在以CMP拋光該半導體晶圓之正面時所產生之材料去除之輪廓的軌跡係鏡像反轉的。為達此目的，在以CMP拋光該半導體晶圓之背面後，決定一目標輪廓是有利的，該目標輪廓描述了在以CMP拋光該正面時所試圖獲得之材料去除。在該背面之CMP之後，藉由沿著該半導體晶圓之直徑，測量該背面與一平面的高度偏差，並使該高度偏差之軌跡與該目標輪廓之軌跡一致來決定該目標輪廓。在後續該正面之CMP過程中，該目標輪廓係藉由壓力區來達成，該等壓力區係在該正面之CMP期間對該晶圓施加不同的壓力，以產生一具有與該目標輪廓相符之輪廓的材料去除。
CMP之材料去除總計(該背面之去除和該正面之去除)不超過1.5微米。因此，該方法亦是非常經濟的。在該背面之CMP過程中，該背面之中心區域的材料去除較佳為0.2微米至0.8微米，該背面之邊緣區域的材料去除較佳係少0.02微米至0.2微米。在該正面之CMP過程中，該正面之中心區域的材料去除較佳為0.2微米至0.8微米，該正面之邊緣區域的材料去除較佳係多0.02微米至0.2微米。
在以CMP拋光該背面時所產生之材料去除的輪廓較佳係具有一凸面軌跡，且在以CMP拋光該正面時所產生之材料去除的輪廓較佳係具有一凹面軌跡。該材料去除之輪廓不必分別為嚴格的凸面或嚴格的凹面。因此，舉例言之，一在到達半導體晶圓的邊緣前已經達到材料去除之最大化的軌跡，或一僅在背面或正面之一區域中達到材料去除顯著增加或顯著降低的軌跡亦是可能的，該區域與半導體晶圓中心之距離為半導體晶圓半徑的至少55%。
根據本發明之方法較佳係利用已先經DSP處理之半導體晶圓來執行。此外，為了拋光背面及/或正面，還可以進行另外的CMP步驟。對半導體晶圓之正面進行至少一另外的CMP係尤佳的，其係在正面的第一CMP之後進行，目的在於降低正面的粗糙度。
本發明的成功之處係基於以下實施例和比較例而示出：
實施例：
在DSP之後，首先對一直徑為300毫米之由矽組成的半導體晶圓進行背面的CMP，接著進行正面的CMP。可透過美國應用材料公司所製造之Reflexion LK CMP型拋光機來進行CMP。
對於背面的CMP，選擇一具有趨於凸面之輪廓的材料去除。中心之材料去除為0.65微米，而在距離邊緣2毫米位置處之邊緣區域中的材料去除為0.55微米。
對於正面的CMP，選擇一具有趨於凹面之輪廓的材料去除。中心之材料去除為0.25微米，而在距離邊緣2毫米位置處之邊緣區域中的材料去除為0.35微米。
所測量之去除輪廓係如第5圖所示。
考慮到1毫米之邊緣排除，幾何形狀參數ESFQRavq 、PSFQRmax 、SBIRmax 、GBIR和SFQRmax 係匯整如下表1所示。具體值(specified value，Δ)係表示在背面的CMP前後各個參數的變化以及在背面的CMP和正面的CMP前後各個參數的變化。
背面的CMP導致平均ESFQR顯著改善44奈米，參數PSFQR改善23奈米。相比之下，SBIR和GBIR降低，即分別減少3奈米和56奈米。在背面和正面的CMP之後，所考慮之所有幾何形狀參數均得到改善。
比較例1：
為了比較，首先對經進一步DSP拋光之半導體晶圓進行背面的CMP，接著進行正面的CMP。對於背面的CMP，選擇一具有趨於凸面之輪廓的材料去除。中心之材料去除為0.65微米，而在距離邊緣2毫米位置處之邊緣區域中的材料去除為0.58微米。對於正面的CMP，選擇一具有同樣趨於凸面之輪廓的材料去除，其具有與在背面的CMP過程中獲得之相同特性。
幾何形狀測量之結果係匯整如下表2所示：
實務上，無法以所選擇之半導體晶圓之背面及正面之CMP的結構形，來達到實現幾何形狀參數的改善。當在背面和正面的CMP均選擇一具有趨於凹面之輪廓的材料去除時，對於該實驗中經修改之構形亦是如此。
比較例2：
為了比較，首先對經進一步DSP拋光之半導體晶圓進行背面的CMP，接著進行正面的CMP。對於背面的CMP，選擇一0.4微米之區域的均勻材料去除，使得輪廓實質上係平坦的。對於正面的CMP，選擇一於0.45微米之區域內具有一趨於凸面之輪廓的材料去除。
幾何形狀測量之結果係匯整如下表3所示：
具有0.4微米之材料去除和平坦輪廓之背面的CMP對於半導體晶圓的幾何形狀幾乎不具有任何影響。參數變動係少於10奈米。
第1圖至第4圖所示為在所有情況下之去除輪廓的兩個例子，更精確而言，係顯示正面CMP之具有趨於凹面(第1圖和第2圖)之軌跡的輪廓及背面CMP之具有趨於凸面(第3圖和第4圖)之軌跡的輪廓；以及
第5圖所示為所測量之去除輪廓。

Claims (8)

  1. 一種拋光一具有一正面和一背面之半導體晶圓之方法，包含：以化學機械拋光(CMP)來拋光該半導體晶圓之背面，該拋光包括以沿著該半導體晶圓之直徑之一輪廓來產生一材料去除，根據該輪廓，該背面之中心區域的材料去除係比該背面之邊緣區域的材料去除要來的多；以及以CMP來拋光該半導體晶圓之正面，該拋光包括以沿著該半導體晶圓之直徑之一輪廓來產生一材料去除，根據該輪廓，該正面之中心區域的材料去除係比該正面之邊緣區域的材料去除要來的少。
  2. 如請求項1所述之方法，其中該背面之中心區域的材料去除為0.2微米至0.8微米，且該背面之邊緣區域的材料去除係少0.02微米至0.2微米。
  3. 如請求項1所述之方法，其中該正面之中心區域的材料去除為0.2微米至0.8微米，且該正面之邊緣區域的材料去除係多0.02微米至0.2微米。
  4. 如請求項1至3中任一項所述之方法，其中在以CMP拋光該半導體晶圓之背面時所產生之材料去除的輪廓具有一軌跡，其相對於在以CMP拋光該半導體晶圓之正面時所產生之材料去除之輪廓的軌跡係鏡像反轉的。
  5. 如請求項1至3中任一項所述之方法，其中在以CMP拋光該半導體晶圓之背面後，係藉由沿著該半導體晶圓之直徑，測量該背面與一平面的高度偏差，並使該高度偏差之軌跡與該目標輪廓之軌跡一致，來決定以CMP拋光該正面之材料去除的目標輪廓。
  6. 如請求項1至3中任一項所述之方法，其中在以CMP拋光該背面時所產生之材料去除的輪廓係具有一凸面軌跡，且在以CMP拋光該正面時所產生之材料去除的輪廓係具有一凹面軌跡。
  7. 如請求項1所述之方法，包含對該半導體晶圓之正面進行至少一次另外的CMP，藉此降低該正面的粗糙度。
  8. 如請求項1所述之方法，包含以雙面拋光(DSP)來拋光該半導體晶圓，其中係在該半導體晶圓之背面的CMP之前進行該DSP。
TW098128992A 2008-09-03 2009-08-28 拋光半導體晶圓之方法 TWI409869B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008045534A DE102008045534B4 (de) 2008-09-03 2008-09-03 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW201013770A TW201013770A (en) 2010-04-01
TWI409869B true TWI409869B (zh) 2013-09-21

Family

ID=41650655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128992A TWI409869B (zh) 2008-09-03 2009-08-28 拋光半導體晶圓之方法

Country Status (7)

Country Link
US (2) US8157617B2 (zh)
JP (1) JP5322856B2 (zh)
KR (1) KR101032932B1 (zh)
CN (1) CN101670546B (zh)
DE (1) DE102008045534B4 (zh)
SG (1) SG159465A1 (zh)
TW (1) TWI409869B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN102814725B (zh) * 2011-06-08 2015-11-25 无锡华润上华科技有限公司 一种化学机械研磨方法
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018202059A1 (de) 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR20200090361A (ko) 2019-01-21 2020-07-29 명용일 자가 정화 및 관수기능을 갖는 화분
DE102019216267A1 (de) 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN111079889B (zh) * 2019-12-13 2022-07-05 吉林大学 改进的基于分解的多目标粒子群规划螺旋线抛光轨迹方法
EP3940124B1 (de) 2020-07-14 2024-01-03 Siltronic AG Kristallstück aus monokristallinem silizium
CN113436960B (zh) * 2021-05-13 2023-02-28 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379378B (en) * 1997-04-23 2000-01-11 Ibm CMP wafer carrier for preferential polishing of a wafer
TW407312B (en) * 1997-11-12 2000-10-01 Lam Res Corp Method and apparatus for polishing semiconductor wafers
TW426584B (en) * 1999-02-12 2001-03-21 Memc Electronic Materials Method of polishing semiconductor wafers
TW495417B (en) * 2000-05-11 2002-07-21 Wacker Siltronic Halbleitermat Process for the double-side polishing of semiconductor wafers and carrier for carrying out the process
TW200531789A (en) * 2004-03-31 2005-10-01 Fujikoshi Machinery Corp Method of sucking water and water sucking device
TW200815153A (en) * 2006-09-20 2008-04-01 Siltronic Ag Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193614A (ja) * 1984-10-15 1986-05-12 Nec Corp 半導体単結晶基板
JPH06224164A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 半導体ウエハの製造方法
JPH09262762A (ja) * 1996-03-28 1997-10-07 Naoetsu Seimitsu Kako Kk 薄板の面加工方法および面加工装置
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
US5916016A (en) * 1997-10-23 1999-06-29 Vlsi Technology, Inc. Methods and apparatus for polishing wafers
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
KR20010017439A (ko) * 1999-08-11 2001-03-05 윤종용 화학적 기계적 연마 장치
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP4333466B2 (ja) * 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP5233111B2 (ja) * 2006-11-30 2013-07-10 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉウェーハの製造方法
KR100901019B1 (ko) * 2007-08-13 2009-06-04 주식회사 실트론 양면 연마기 및 이를 이용한 연마 방법
JP2009262762A (ja) 2008-04-25 2009-11-12 Nippon Seiki Co Ltd 車両用オドメータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379378B (en) * 1997-04-23 2000-01-11 Ibm CMP wafer carrier for preferential polishing of a wafer
TW407312B (en) * 1997-11-12 2000-10-01 Lam Res Corp Method and apparatus for polishing semiconductor wafers
TW426584B (en) * 1999-02-12 2001-03-21 Memc Electronic Materials Method of polishing semiconductor wafers
TW495417B (en) * 2000-05-11 2002-07-21 Wacker Siltronic Halbleitermat Process for the double-side polishing of semiconductor wafers and carrier for carrying out the process
TW200531789A (en) * 2004-03-31 2005-10-01 Fujikoshi Machinery Corp Method of sucking water and water sucking device
TW200815153A (en) * 2006-09-20 2008-04-01 Siltronic Ag Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method

Also Published As

Publication number Publication date
JP5322856B2 (ja) 2013-10-23
CN101670546B (zh) 2012-02-15
SG159465A1 (en) 2010-03-30
USRE44986E1 (en) 2014-07-01
KR20100027960A (ko) 2010-03-11
DE102008045534B4 (de) 2011-12-01
KR101032932B1 (ko) 2011-05-06
CN101670546A (zh) 2010-03-17
US8157617B2 (en) 2012-04-17
TW201013770A (en) 2010-04-01
JP2010062561A (ja) 2010-03-18
US20100056027A1 (en) 2010-03-04
DE102008045534A1 (de) 2010-03-11

Similar Documents

Publication Publication Date Title
TWI409869B (zh) 拋光半導體晶圓之方法
US9991110B2 (en) Method for manufacturing semiconductor wafer
US7077726B2 (en) Semiconductor wafer with improved local flatness, and method for its production
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
TWI336280B (en) Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
WO2014125759A1 (ja) 両面研磨装置用キャリアの製造方法およびウエーハの両面研磨方法
KR102041240B1 (ko) 반도체 웨이퍼의 매엽식 편면 연마 방법 및 반도체 웨이퍼의 매엽식 편면 연마 장치
JP6252098B2 (ja) 角形金型用基板
KR20180067657A (ko) 웨이퍼 연마 방법
US11969856B2 (en) Wafer manufacturing method and wafer
CN112218737A (zh) 晶片的镜面倒角方法、晶片的制造方法及晶片
JP5870960B2 (ja) ワークの研磨装置
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR102515998B1 (ko) 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
CN107851579A (zh) 用于处理具有多晶磨光的半导体晶片的方法
JP5167207B2 (ja) 半導体ウェハの製造方法
WO2003107402A1 (ja) 半導体ウエーハ
WO2017125987A1 (ja) ウェーハの研磨方法、バックパッドの製造方法、バックパッド、及びそのバックパッドを具備する研磨ヘッド
WO2023095503A1 (ja) テンプレートアセンブリ、研磨ヘッド及びウェーハの研磨方法