CN107851579A - 用于处理具有多晶磨光的半导体晶片的方法 - Google Patents

用于处理具有多晶磨光的半导体晶片的方法 Download PDF

Info

Publication number
CN107851579A
CN107851579A CN201680030931.3A CN201680030931A CN107851579A CN 107851579 A CN107851579 A CN 107851579A CN 201680030931 A CN201680030931 A CN 201680030931A CN 107851579 A CN107851579 A CN 107851579A
Authority
CN
China
Prior art keywords
silicon layer
pad
polishing
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680030931.3A
Other languages
English (en)
Other versions
CN107851579B (zh
Inventor
G·D·张
M·S·克鲁克斯
T·M·拉根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Priority to CN202111316707.XA priority Critical patent/CN114102269A/zh
Publication of CN107851579A publication Critical patent/CN107851579A/zh
Application granted granted Critical
Publication of CN107851579B publication Critical patent/CN107851579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

一种处理半导体晶片的方法包括在半导体晶片上沉积硅层。所述硅层具有基本均匀的厚度。所述硅层被抛光以平滑化所述硅层，以使得所述厚度在抛光后基本均匀。

Description

用于处理具有多晶磨光的半导体晶片的方法
相关申请的交叉引用
本申请要求2015年5月29日提交的编号为62/168,247的美国临时专利申请的优先权，通过引用将其全部公开内容并入本文中。
技术领域
本公开一般地涉及处理半导体晶片，更特别地，本公开涉及用于处理包括半导体晶片的抛光表面的半导体晶片的系统和方法。
背景技术
半导体晶片被用于诸如集成电路(IC)芯片、绝缘体上硅(SOI)晶片和射频SOI(RF-SOI)晶片的半导体器件的生产。典型地，半导体晶片包括高电阻率衬底，该高电阻率衬底可导致形成高导电性反转(inversion)累积层，这妨碍了半导体器件的性能。
在一些工艺中，诸如多晶硅层的层被沉积到半导体晶片的表面上以提供密度电荷陷阱，从而抑制高导电性反转累积层的形成。例如，该层可被沉积到形成高电阻率衬底与掩埋氧化物层(BOX)之间的界面的表面上，以阻碍电荷跨该界面的移动。一旦沉积，该层倾向于在半导体晶片上形成粗糙的表面。因此，半导体晶片的粗糙表面需要被进一步处理，以具有满足用于诸如IC芯片、SOI晶片和RF-SOI晶片的半导体器件的生产的严格参数的特性。
典型地，半导体晶片的表面被抛光以改善包括多晶层粗糙度和微缺陷的表面特性。抛光半导体晶片的一种方式被称为化学机械抛光(CMP)。CMP工艺通常使用安装在转盘上以围绕垂直轴驱动旋转的圆形抛光垫，以及用于保持晶片并迫使晶片接触抛光垫的机构。抛光垫旋转，并且借由抛光头使晶片与抛光垫接触并压在抛光垫上。然而，抛光垫会随着时间而劣化，并且抛光垫的抛光表面变得不平坦。这种垫磨损会影响抛光后的表面特性，这可能导致晶片不能令人满意或需要额外的处理。
CMP工艺还可以显著改变半导体晶片的形状，这是因为半导体晶片的部分以不等的量被去除，并且晶片的厚度于是发生变化。因此，晶片的部分可具有厚于或薄于所需的或最佳的情况的材料区域。这些变化可能会造成浪费和低效。
因此，需要一种使用改进的垫磨损工艺并且基本上不改变半导体晶片的形状的抛光半导体晶片的方法。这些方法应该提高用于高质量半导体器件(例如IC芯片、SOI晶片和RF-SOI晶片)的晶片的质量。
该背景技术部分旨在向读者介绍可能与以下描述和/或要求保护的本公开的各个方面有关的技术的各个方面。相信该论述有助于向读者提供背景信息以便于更好地理解本公开的各个方面。相应地，应该理解，这些陈述应当从此意义上来阅读，而不是作为现有技术的承认。
发明内容
在一方面，一种处理半导体晶片的方法包括在所述半导体晶片上沉积硅层。所述硅层具有基本均匀的厚度。抛光所述硅层以平滑化所述硅层，以使得所述厚度在抛光后基本均匀。
在另一方面，一种处理半导体晶片的方法包括在所述半导体晶片上沉积硅层。所述硅层包括面向所述半导体晶片的内表面和与所述内表面相反的外表面。所述硅层具有界定(define)在所述内表面与所述外表面之间的第一厚度。所述第一厚度在整个所述硅层中基本均匀。将所述半导体晶片定位在抛光装置中。所述抛光装置包括具有垫表面的抛光垫。所述垫表面界定中心区域和边缘区域。基于所述半导体晶片的晶片轮廓修整(dress)所述垫表面的所述中心区域和所述边缘区域中的至少一者。使所述硅层的所述外表面与所述垫表面接触。将浆料施加到所述硅层的所述外表面上。所述方法进一步包括在所述垫表面与所述硅层的所述外表面接触的同时使所述垫旋转，以使得所述硅层的一部分被去除以提供所述硅层的平滑表面。第二厚度界定在所述内表面与所述平滑表面之间。所述第二厚度在整个所述硅层中基本均匀。
存在针对上述各方面所描述的特征的各种细化。进一步的特征也可以并入上述方面中。这些细化和附加特征可以单独存在或以任何组合的形式存在。例如，下面针对任何所示例的实施例论述的各种特征可以单独或以任何组合的形式并入上述方面的任一方面中。
附图说明
图1是晶片抛光系统的一个实施例的侧视图。
图2是被定位用于修整抛光垫的边缘的修整系统的一个实施例的侧视图。
图3是被定位用于修整抛光垫的中心的图2所示的修整系统的侧视图。
图4是示出处理半导体晶片的方法的一个实施例的流程图。
图5是示出由于修整抛光垫的边缘而导致的晶片形状的改变的图示。
图6是示出由于修整抛光垫的中心而导致的晶片形状的改变的图示。
图7A-C是示出根据本公开的抛光前和抛光后的晶片轮廓形状的一系列横截面图。
图8是示出抛光半导体晶片的方法的一个实施例的流程图；以及
图9是图8所示的方法的图表，其将抛光处理时间与抛光垫的压力和浆料浓度进行比较。
各个附图中相同的参考标号指示相同的元件。
具体实施方式
现在参考附图，特别地，参考图1，晶片抛光系统的一个实施例的整体大体上由参考标号100表示。晶片抛光系统100包括安装在可枢转基座104上的抛光垫102以及具有用于将半导体晶片110安装在抛光垫102上的可旋转头108的晶片安装装置106。晶片安装装置106保持晶片110并在晶片110和抛光垫102二者都旋转时使晶片110与抛光垫102接触。抛光垫102通过摩擦且利用可被施加到抛光垫102的表面的化学物来抛光晶片110的表面112。
抛光垫102的抛光表面114用于在许多抛光工艺中抛光多个晶片，并且在持续使用期间可变得磨损，这会不利地影响晶片110的被抛光表面。图2和图3所示的晶片抛光系统100的垫修整系统120被构造用于修整(即，研磨和压缩)抛光垫102的抛光表面114，以促使抛光晶片110具有平滑的被抛光表面和所需的抛光后形状。
在该示例性实施例中，修整系统120包括修整部件118。修整部件118在抛光垫102旋转时接触抛光垫102以修整抛光表面114的部分。修整部件118可以孕镶(impregnate)金刚石。合适的修整部件包括由台湾的Kinik公司制造。在一个实施例中，修整部件118的修整表面117可以具有在约30mm与约10mm之间(例如约20mm)的直径。小修整表面提供了对抛光垫102的更精确的修整，以便于抛光垫102产生具有所需的抛光后形状的更平滑和/或更均匀的经抛光晶片。
从图1可以看出，抛光表面114具有比晶片110大的直径。因此，仅仅抛光表面114的功能部分抛光晶片110。在示例性实施例中，抛光表面114的直径(例如，约546.1mm(21.5英寸))大于晶片110的直径(例如，约200mm(7.87英寸))的两倍。因此，修整系统120不需要修整整个抛光表面114，并且可以被配置为仅修整抛光表面114的功能部分。
因此，修整系统120被配置为通过定位修整部件118来选择性修整抛光表面114。图2和3示出了这样的修整系统120：其中，修整部件118被定位用于修整抛光表面114的不同部分。在图2中，修整部件118被定位用于修整抛光垫102的边缘区域122。在图3中，修整部件118被定位用于修整抛光垫102的中心区域124。
诸如微控制器的控制器126控制修整系统120以修整抛光垫102，例如，控制器126根据预编程配方(recipe)中给出的指令，通过修整部件118调整被施加到抛光垫102的各个径向区域的力的量。控制器126还可以控制抛光垫102(例如，抛光垫的可旋转底座)和晶片安装装置113(例如，安装装置的可旋转头)的运动。
图4是处理半导体晶片的示例性方法200的流程图。方法200大体上包括：检查202晶片110的表面112以基于该检查确定晶片厚度轮廓；基于晶片轮廓判定是否修整204抛光垫102的边缘区域122和中心区域124中的一者；以及抛光206晶片110。
在一些实施例中，检查202可以至少部分地由操作员执行或者可以完全自动地执行。如下面更详细论述的，晶片轮廓可以是平坦的(图7A)，碟形的(图7B)，圆顶形(图7C)的或任何其它合适的形状。被检查的晶片可以是未经抛光的晶片，其用于确定将为晶片的预期磨光(finish)形状提供基础的初始形状。或者，被检查的晶片可以是经抛光的晶片，其被检查以确定与预期磨光形状的偏差。该偏差可以指示需要校正性调节的垫磨损和/或垫上的积累(buildup)。
在一些实施例中，检查202包括检查晶片110以确定初始晶片轮廓。宽泛地，操作员或控制器126可以对晶片形状轮廓分类并相应地修整抛光垫102。例如，如果初始晶片轮廓被确定为碟形(图7B)，则抛光垫102可以在边缘区域122中被修整，以使较少的边缘区域122被去除。结果，抛光后的晶片轮廓将基本呈碟形，因此与初始晶片轮廓相匹配。或者，如果初始晶片轮廓被确定为圆顶形(图7C)，则抛光垫102可以在中心区域124中被修整，以使较少的中心区域124被去除。结果，抛光后的晶片轮廓将基本呈圆顶形，因此与初始晶片轮廓相匹配。
在一些实施例中，将检查经抛光的晶片以确定抛光后的晶片轮廓。将抛光后的晶片轮廓与初始晶片轮廓进行比较以确定轮廓之间的变化。或者，可以将抛光后的晶片轮廓与所存储的目标晶片轮廓进行比较。基于抛光后的晶片轮廓与初始晶片轮廓或目标晶片轮廓之间的变化，可以修整垫表面114的中心区域124和边缘区域122中的一者。如果抛光后的晶片轮廓与初始晶片轮廓或目标晶片轮廓之间的变化指示晶片110在中心区域124中磨损太多，则应该在中心区域124中修整抛光垫102。如果这些变化指示晶片110在边缘区域122中磨损太多，则应该在边缘区域122中修整抛光垫102。
方法200的一些实施例进一步包括使用诸如ADE UltraGage 9700的晶片测量装置(未示出)，该装置测量取样晶片的厚度，以帮助确定抛光前或抛光后的晶片轮廓。遍及360度外推晶片的厚度，以获得取样晶片的平均径向二维轮廓。用于获得先前抛光的晶片的平均径向轮廓的取样率可以是从每25个抛光的晶片中取样约1个晶片。可以理解，在取样之间，可以抛光更多数量的晶片，或者在取样之间，可以抛光更少的晶片。而且，在抛光垫的寿命期间，取样率可改变。
在方法200中，晶片110，而非抛光垫102的抛光表面114，被分析以确定用于抛光垫102的适当修整工艺。一般认为基于取样晶片导出修整工艺比基于抛光垫102的抛光表面114导出修整工艺更容易且更有效。晶片的径向轮廓可以被容易且精确地测量，并且可以分析该径向轮廓以确定抛光垫的哪些区域需要修整，以及需要将特定区域修整到何种程度。可以基于诸如抛光垫上的观测到的磨损和/或晶片形状改变的严重程度的因素，来确定抛光垫的修整频率。可以构想该方法的任何部分或整个过程可被自动化，因此控制器126测量经抛光的晶片，分析取样的经抛光晶片的径向轮廓和/或基于所取样的经抛光晶片的径向轮廓而选择适当的修整配方。
在检查之后，在一些实施例中，选择抛光垫的所需区域进行修整，例如抛光垫102的中心区域124或边缘区域122。根据选择，修整部件118被适当地定位以修整抛光垫102的边缘区域(图2)、中心区域(图3)和/或其它合适的区域。
图5和图6是示出由于修整抛光垫102的边缘区域122或中心区域124而导致的晶片形状的改变的图示。如图5所示，在操作员或用于自动处理的控制器126确定需要去除较少边缘区域(例如，经检查的晶片指示抛光垫正在去除晶片的太多边缘区域)时，可以修整抛光垫102的边缘区域122。抛光垫的边缘区域122对应于当晶片110在抛光期间振荡时晶片110的边缘所到达之处。因此，边缘区域122的尺寸将取决于待抛光的晶片110的尺寸以及抛光垫102的整体尺寸。在示例性实施例中，边缘区域122从抛光垫102的外边缘径向延伸约2.5cm(1英寸)到约5cm(2英寸)之间。
如图6所示，在操作员或用于自动处理的控制器126确定需要去除较少的边缘区域(例如，经检查的晶片指示抛光垫正在去除晶片的太多中心区域)时，可以修整抛光垫102的中心区域124。当晶片110在抛光期间振荡时，抛光垫102的中心区域124接触晶片110的中间部分。因此，中心区域124的尺寸将取决于晶片110的尺寸和抛光垫102的整体尺寸。在示例性实施例中，中心区域124从抛光垫102的外边缘径向向内间隔开约15cm(6英寸)到约20cm(8英寸)之间。
基于晶片轮廓修整抛光表面114的不同区域是制造具有基本均匀的厚度的经抛光晶片的精确方式。因此，所描述的抛光方法提供了“形状匹配抛光”，其中晶片110被抛光，以使得抛光后的晶片轮廓与初始晶片轮廓基本上匹配。在一个实施例中，形状匹配抛光大体上包括抛光沉积在晶片110上的硅层128以平滑化晶片110，以跨晶片110基本均匀地去除硅层128，即，在整个晶片110中基本均匀地去除一定厚度的硅层128。由于硅层128以基本均匀的厚度沉积在晶片110上，因此在形状匹配抛光之后，硅层128仍将具有基本均匀的厚度。
因此，晶片110在抛光后将具有与抛光前的形状相同的形状。另外，晶片110在抛光后将具有减小的厚度和增强的表面特性，例如平滑度。而且，通过保持硅层128的均匀厚度，形状匹配抛光减少了半导体晶片处理期间的浪费。例如，在一些实施例中，形状匹配抛光期间去除的材料少于典型的半导体晶片处理期间去除的材料。在示例性实施例中，在形状匹配抛光期间，去除约0.2微米到约2微米之间的材料厚度。
图7A-C示例出形状匹配抛光前和形状匹配抛光后的一些半导体晶片形状。图7A示出了平坦形状的晶片300，其跨顶面302基本平坦。图7B示出了碟形晶片400，其周边402附近的厚度较大，径向朝向其中心404厚度逐渐减小。因此，碟形晶片400的表面406大致是凹形的。图7C示出了圆顶形晶片500，其周边502附近较薄，在其中心504处厚度逐渐增大。因此，圆顶形晶片500的表面506大致是凸形的。
晶片300、400、500各自分别包括硅层304、408、508，硅层304、408、508基本覆盖晶片300、400、500的整个前表面。在一些实施例中，作为一个例子，硅层304、408、508具有约1微米到约5微米之间的厚度。在其它实施例中，硅层304、408、508可具有任何合适的厚度，并覆盖晶片300、400、500的任何部分。
虽然晶片300、400、500和硅层304、408、508的平均厚度在形状匹配抛光期间改变，但诸如平坦度的其它特性保持基本恒定。因此，晶片300、400、500具有与其初始形状基本类似的抛光后的形状。
在示例性实施例中，晶片300、400、500上的硅层304、408、508是多晶硅层，其主要用作电子电荷陷阱。
图8是抛光半导体晶片的示例性方法600的流程图。方法600大体上包括：使晶片110与抛光垫102接触602，将第一浆料施加604到晶片110上，使与晶片110接触的抛光垫102旋转606，以及以第一压力将抛光垫102压606在晶片110上。该方法还包括以第二压力将抛光垫102压610在晶片110上，并且当抛光垫102被以第二压力压在晶片110上时将第二浆料施加612到晶片110上。该方法进一步包括以第三压力将抛光垫102压614在晶片110上，并且当抛光垫102被以第三压力压在晶片110上时将水和稀释的浆料施加616到晶片110上。
图9是示出与抛光垫102的压力和浆料浓度相比的抛光处理时间的方法600的图。如图9所示，在初始阶段，抛光垫102被以约0psi到约5psi之间的第一压力压在晶片110上。在第二阶段，抛光垫102被以约5psi到约15psi之间的第二压力压在晶片110上。在第三阶段，抛光垫102被以约0psi到约5psi之间的第三压力压在晶片110上。具体地说，在所示例的实施例中，第一压力为约1psi，第二压力为约7psi，第三压力为约1psi。在备选实施例中，抛光垫102可以被以任何合适的压力压在晶片110上。
抛光垫102可以持续任何合适量的时间压在晶片110上。在示例性实施例中，抛光垫102持续约5秒到约20秒之间的时间段被以第一压力压在晶片110上。抛光垫102持续约100秒到约300秒之间的时间段被以第二压力压在晶片110上。抛光垫102持续约10秒到约100秒之间的时间段被以第三压力压在晶片110上。
在方法600的示例性实施例中，包含磨粒的第一浆料被施加在抛光垫102与晶片110之间以帮助抛光晶片110的表面112。在一些实施例中，第一浆料包含直径在约100纳米到约160纳米之间的颗粒。在一些实施例中，第一浆料包含强碱剂，例如但不限于氢氧化钾和氢氧化钠。常规的浆料(例如，伊利诺伊州Naperville的Nalco公司制造的NalcoDVSTS029)适合用于方法600。当抛光垫102被以第二压力压在晶片110上时，抛光垫将浆料抵着晶片110的表面112作用，以同时且均匀地从晶片110的表面112去除材料并帮助改善晶片110的整体平滑度。当晶片110的表面112被抛光时，通过浆料的研磨作用，硅被去除并且在表面112上产生一些轻微的损伤。作为李哥例子，中间抛光操作优选地从晶片110的表面112去除小于约1微米的材料。随后在最终抛光中去除由表面112上的抛光浆料产生的轻微损伤。
在方法600中，包含磨粒的第二浆料被施加在抛光垫102与晶片110之间以帮助进一步抛光晶片110的表面112。在一些实施例中，第二浆料包含直径在约10纳米到约100纳米之间的颗粒。更优选地，颗粒具有约20纳米到约80纳米之间的直径。最优选地，颗粒具有约40纳米到约60纳米之间的直径。在一个实施例中，被施加到第二晶片上的第二浆料包括弱碱剂，例如但不限于氢氧化铵、四甲基氢氧化铵和胺。氨稳定的胶体二氧化硅浆料是Glanzox 3900，其从日本的Fujimi Incorporated of Aichi Pref.452商业可得。Glanzox3900具有约8％到约10％的二氧化硅含量和约0.025微米到约0.035微米的粒度。
在方法600中，抛光垫被以第三压力压在晶片110上，并且水被施加到晶片110上以提供最终的“触碰(touch)”或“闪动(flash)”抛光操作，以改善亚微米粗糙度并且基本上消除残留在晶片110的表面112上的细微缺陷。最终的抛光还保持晶片的平坦度，同时向晶片110的表面112赋予平滑的镜面磨光，这对于经抛光的晶片是典型的并且是许多装置制造商所期望的。这种类型的最终抛光通常从晶片110的表面112去除小于约1微米的材料，优选地去除约0.25微米到约0.5微米之间的材料。在添加水时，水稀释浆料。在一些实施例中，浆料被稀释至大约1份二氧化硅浆料比大约10份去离子水。
与现有的方法和系统相比，所描述的方法和系统的实施例可以更有效地制造具有改善的表面特性的半导体晶片。例如，所描述的系统和方法提供了一种改进的抛光系统，这种抛光系统减少了晶片抛光期间的浪费并提高了效率。更具体地说，所描述的实施例涉及抛光晶片，以使得初始晶片轮廓与抛光后的晶片轮廓相匹配。这些实施例减少了抛光期间去除的材料，并在抛光晶片中保持均匀厚度的层。
另外，在一些实施例中，抛光垫在其中心区域和边缘区域中被选择性地修整。这样，减少了在抛光垫磨损和获得积累时来自抛光垫上的变化的影响。而且，选择性地修整抛光垫的边缘区域或中心区域便于将半导体晶片抛光成一致的晶片轮廓形状。
此外，与常规方法相比，该方法可以减小多晶晶界。例如，当以2x2微米视场在原子力显微镜下观察时，多晶晶界较不明显。较少的晶界有许多好处，包括更佳的表面粗糙度，下游工艺中较少的再生粗糙度、以及改进的度量。
当介绍本发明或其实施例的要素时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或多个所述要素。术语“包括”、“包含”和“具有”旨在是包含性的，并且意味着存在除了所列出的要素之外的其它要素。
因为在不脱离本发明的范围的情况下可以在上述构造和方法中进行各种改变，所以在上述说明书中包含的并在附图中示出的所有事项应被解释为示例性的，而非限制意义上的。

Claims (20)

1.一种处理半导体晶片的方法，包括：
在所述半导体晶片上沉积硅层，所述硅层具有基本均匀的厚度；
抛光所述硅层以平滑化所述硅层，以使得所述厚度在抛光后基本均匀。
2.根据权利要求1所述的方法，其中，所述硅层是多晶硅层，所述层在抛光后具有降低的粗糙度，并且多晶晶界通过抛光而减小。
3.根据权利要求1所述的方法，其中，使用具有垫表面的抛光垫来抛光所述硅层，所述方法进一步包括基于所述半导体晶片的晶片轮廓修整所述垫表面的中心区域和边缘区域中的至少一者。
4.根据权利要求3所述的方法，其中，所述边缘区域被修整，所述垫表面具有圆形形状，并且所述边缘区域从所述抛光垫的外边缘径向延伸约2.5cm到约5cm。
5.根据权利要求3所述的方法，其中，所述中心区域被修整，所述垫表面具有圆形形状，并且所述中心区域从所述抛光垫的外边缘径向向内间隔开约15cm到约20cm。
6.根据权利要求1所述的方法，进一步包括将浆料施加到所述硅层的外表面，所述浆料包括磨粒和碱。
7.根据权利要求1所述的方法，进一步包括将所述半导体晶片定位在抛光装置中，所述抛光装置包括具有垫表面的抛光垫，所述垫表面界定中心区域和边缘区域。
8.根据权利要求7所述的方法，进一步包括在抛光所述硅层之前，检查所述半导体晶片以确定初始晶片轮廓。
9.根据权利要求8所述的方法，进一步包括基于所述半导体晶片的所述初始晶片轮廓修整所述垫表面的所述中心区域和所述边缘区域中的至少一者。
10.根据权利要求9所述的方法，进一步包括在去除所述硅层的一部分之后，检查所述半导体晶片以确定抛光后的晶片轮廓。
11.根据权利要求10所述的方法，进一步包括将所述初始晶片轮廓与所述抛光后的晶片轮廓进行比较以确定所述轮廓之间的变化。
12.根据权利要求11所述的方法，其中，基于所述初始晶片轮廓与所述抛光后的晶片轮廓之间的变化来修整所述垫表面的所述中心区域和所述边缘区域中的一者。
13.一种处理半导体晶片的方法，包括：
在所述半导体晶片上沉积硅层，所述硅层包括面向所述半导体晶片的内表面和与所述内表面相反的外表面，所述硅层具有界定在所述内表面与所述外表面之间的第一厚度，所述第一厚度在整个所述硅层中基本均匀；
将所述半导体晶片定位在抛光装置中，所述抛光装置包括具有垫表面的抛光垫，所述垫表面界定中心区域和边缘区域；
基于所述半导体晶片的晶片轮廓修整所述垫表面的所述中心区域和所述边缘区域中的至少一者；
使所述硅层的所述外表面与所述垫表面接触；
将浆料施加到所述硅层的所述外表面；以及
在所述垫表面与所述硅层的所述外表面接触的同时使所述垫旋转，以使得所述硅层的一部分被去除以提供所述硅层的平滑表面，第二厚度界定在所述内表面与所述平滑表面之间，所述第二厚度在整个所述硅层中基本均匀。
14.根据权利要求13所述的方法，其中，基于初始晶片轮廓修整所述中心区域和所述边缘区域中的一者，以使得经修整的垫表面抛光所述半导体晶片以匹配所述初始晶片轮廓。
15.根据权利要求13所述的方法，进一步包括在使所述硅层的所述外表面与所述垫表面接触之前，检查所述半导体晶片以确定初始晶片轮廓。
16.根据权利要求15所述的方法，进一步包括在去除所述硅层的一部分之后，检查所述半导体晶片以确定抛光后的晶片轮廓。
17.根据权利要求16所述的方法，进一步包括将所述初始晶片轮廓与所述抛光后的晶片轮廓进行比较以确定所述轮廓之间的变化。
18.根据权利要求17所述的方法，其中，基于所述初始晶片轮廓与所述抛光后的晶片轮廓之间的变化来修整所述垫表面的所述中心区域和所述边缘区域中的一者。
19.根据权利要求13所述的方法，其中，所述边缘区域被修整，所述垫表面具有圆形形状，并且所述边缘区域从所述抛光垫的外边缘径向延伸约2.5cm到约5cm。
20.根据权利要求13所述的方法，其中，所述中心区域被修整，所述垫表面具有圆形形状，并且所述中心区域从所述抛光垫的外边缘径向向内间隔开约15cm到约20cm。
CN201680030931.3A 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法 Active CN107851579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111316707.XA CN114102269A (zh) 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562168247P 2015-05-29 2015-05-29
US62/168,247 2015-05-29
PCT/US2016/034428 WO2016196216A1 (en) 2015-05-29 2016-05-26 Methods for processing semiconductor wafers having a polycrystalline finish

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111316707.XA Division CN114102269A (zh) 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法

Publications (2)

Publication Number Publication Date
CN107851579A true CN107851579A (zh) 2018-03-27
CN107851579B CN107851579B (zh) 2021-11-09

Family

ID=56108731

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680030931.3A Active CN107851579B (zh) 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法
CN202111316707.XA Pending CN114102269A (zh) 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111316707.XA Pending CN114102269A (zh) 2015-05-29 2016-05-26 用于处理具有多晶磨光的半导体晶片的方法

Country Status (6)

Country Link
US (2) US10699908B2 (zh)
EP (2) EP3576136A1 (zh)
JP (2) JP6613470B2 (zh)
CN (2) CN107851579B (zh)
TW (2) TWI742938B (zh)
WO (1) WO2016196216A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110497303A (zh) * 2018-05-16 2019-11-26 长鑫存储技术有限公司 化学机械研磨制程方法及系统
CN110497303B (zh) * 2018-05-16 2024-06-07 长鑫存储技术有限公司 化学机械研磨制程方法及系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732382B2 (ja) * 2016-10-12 2020-07-29 株式会社ディスコ 加工装置及び被加工物の加工方法
JP7258443B2 (ja) * 2019-10-02 2023-04-17 株式会社ディスコ ドレッシング工具

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07285069A (ja) * 1994-04-18 1995-10-31 Shin Etsu Handotai Co Ltd 枚葉式研磨におけるウェーハのテーパ自動除去研磨方法と装置
EP1017090A1 (en) * 1996-09-20 2000-07-05 Speedfam Co., Ltd. Semiconductor wafer polishing device
JP2002200552A (ja) * 2000-10-24 2002-07-16 Ebara Corp ポリッシング装置
US6517419B1 (en) * 1999-10-27 2003-02-11 Strasbaugh Shaping polishing pad for small head chemical mechanical planarization
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6568290B1 (en) * 2000-08-10 2003-05-27 Nanometrics Incorporated Method of measuring dishing using relative height measurement
JP2004014780A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 平坦化処理の評価方法および半導体装置の製造方法
JP2004022839A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の研磨方法およびその装置
US20060046371A1 (en) * 2004-09-01 2006-03-02 Moon Jae Y Methods of forming gate electrodes in semiconductor devices
JP2008284645A (ja) * 2007-05-17 2008-11-27 Tokyo Seimitsu Co Ltd 研磨装置および研磨方法
JP2009515335A (ja) * 2005-11-04 2009-04-09 チェイル インダストリーズ インコーポレイテッド 多結晶シリコン膜を研磨するための化学機械研磨用スラリー組成物およびその製造方法
JP2009526240A (ja) * 2006-02-09 2009-07-16 ケーエルエー−テンカー テクノロジィース コーポレイション ウエハの特性決定のための方法とシステム
JP2010115779A (ja) * 2002-08-06 2010-05-27 Qed Technologies Internatl Inc 磁気レオロジー仕上げにより形成された均一な薄膜
JP2012235045A (ja) * 2011-05-09 2012-11-29 Hitachi Chem Co Ltd シリコン膜用ｃｍｐスラリー
US20120315829A1 (en) * 2011-06-08 2012-12-13 Mutsumi Tanikawa Method and apparatus for conditioning a polishing pad
US20140287653A1 (en) * 2013-02-25 2014-09-25 Ebara Corporation Method of adjusting profile of a polishing member used in a polishing apparatus, and polishing apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW375556B (en) 1997-07-02 1999-12-01 Matsushita Electric Ind Co Ltd Method of polishing the wafer and finishing the polishing pad
TW495416B (en) 2000-10-24 2002-07-21 Ebara Corp Polishing apparatus
US6837774B2 (en) * 2001-03-28 2005-01-04 Taiwan Semiconductor Manufacturing Co., Ltd Linear chemical mechanical polishing apparatus equipped with programmable pneumatic support platen and method of using
JP2002337046A (ja) * 2001-05-11 2002-11-26 Sony Corp 研磨装置、研磨方法および半導体装置の製造方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP2004047876A (ja) * 2002-07-15 2004-02-12 Tokyo Seimitsu Co Ltd 研磨装置及び研磨方法
JP2004074385A (ja) * 2002-08-09 2004-03-11 Success:Kk 半導体ウエハの製造方法
JP5390750B2 (ja) * 2007-03-30 2014-01-15 ラムバス・インコーポレーテッド 研磨装置、および研磨パッド再生処理方法
JP2010141155A (ja) * 2008-12-12 2010-06-24 Sony Corp ウェーハ研磨装置及びウェーハ研磨方法
CN103871869B (zh) * 2012-12-18 2016-11-16 上海华虹宏力半导体制造有限公司 非感光性聚酰亚胺钝化层的制作方法
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
US20150107619A1 (en) * 2013-10-22 2015-04-23 Taiwan Semiconductor Manufacturing Company Limited Wafer particle removal

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07285069A (ja) * 1994-04-18 1995-10-31 Shin Etsu Handotai Co Ltd 枚葉式研磨におけるウェーハのテーパ自動除去研磨方法と装置
EP1017090A1 (en) * 1996-09-20 2000-07-05 Speedfam Co., Ltd. Semiconductor wafer polishing device
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6517419B1 (en) * 1999-10-27 2003-02-11 Strasbaugh Shaping polishing pad for small head chemical mechanical planarization
US6568290B1 (en) * 2000-08-10 2003-05-27 Nanometrics Incorporated Method of measuring dishing using relative height measurement
JP2002200552A (ja) * 2000-10-24 2002-07-16 Ebara Corp ポリッシング装置
JP2004014780A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 平坦化処理の評価方法および半導体装置の製造方法
JP2004022839A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の研磨方法およびその装置
JP2010115779A (ja) * 2002-08-06 2010-05-27 Qed Technologies Internatl Inc 磁気レオロジー仕上げにより形成された均一な薄膜
US20060046371A1 (en) * 2004-09-01 2006-03-02 Moon Jae Y Methods of forming gate electrodes in semiconductor devices
JP2009515335A (ja) * 2005-11-04 2009-04-09 チェイル インダストリーズ インコーポレイテッド 多結晶シリコン膜を研磨するための化学機械研磨用スラリー組成物およびその製造方法
JP2009526240A (ja) * 2006-02-09 2009-07-16 ケーエルエー−テンカー テクノロジィース コーポレイション ウエハの特性決定のための方法とシステム
JP2008284645A (ja) * 2007-05-17 2008-11-27 Tokyo Seimitsu Co Ltd 研磨装置および研磨方法
JP2012235045A (ja) * 2011-05-09 2012-11-29 Hitachi Chem Co Ltd シリコン膜用ｃｍｐスラリー
US20120315829A1 (en) * 2011-06-08 2012-12-13 Mutsumi Tanikawa Method and apparatus for conditioning a polishing pad
US20140287653A1 (en) * 2013-02-25 2014-09-25 Ebara Corporation Method of adjusting profile of a polishing member used in a polishing apparatus, and polishing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110497303A (zh) * 2018-05-16 2019-11-26 长鑫存储技术有限公司 化学机械研磨制程方法及系统
CN110497303B (zh) * 2018-05-16 2024-06-07 长鑫存储技术有限公司 化学机械研磨制程方法及系统

Also Published As

Publication number Publication date
US20200312671A1 (en) 2020-10-01
EP3576136A1 (en) 2019-12-04
US20180151384A1 (en) 2018-05-31
JP2020025110A (ja) 2020-02-13
EP3304580A1 (en) 2018-04-11
TWI742938B (zh) 2021-10-11
US10699908B2 (en) 2020-06-30
TW201705254A (zh) 2017-02-01
JP2018518050A (ja) 2018-07-05
CN107851579B (zh) 2021-11-09
JP6955537B2 (ja) 2021-10-27
EP3304580B1 (en) 2019-07-10
US11355346B2 (en) 2022-06-07
WO2016196216A8 (en) 2017-12-14
JP6613470B2 (ja) 2019-12-04
TWI714591B (zh) 2021-01-01
CN114102269A (zh) 2022-03-01
WO2016196216A1 (en) 2016-12-08
TW202113960A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
US6884154B2 (en) Method for apparatus for polishing outer peripheral chamfered part of wafer
US9293318B2 (en) Semiconductor wafer manufacturing method
TWI409869B (zh) 拋光半導體晶圓之方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
KR101624151B1 (ko) 반도체 웨이퍼의 가공 프로세스
US11948789B2 (en) Wafer production method
US20190193245A1 (en) Chemical-mechanical planarization (cmp) pad conditioner brush-and-abrasive hybrid for multi-step, preparation- and restoration-conditioning process of cmp pad
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
TW509991B (en) Method of manufacturing semiconductor wafer
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
TWI729712B (zh) 研削裝置及研削方法
CN114667594A (zh) 晶片的研磨方法及硅晶片
US9193025B2 (en) Single side polishing using shape matching
TWI771276B (zh) 用於處理具有多晶修整之半導體晶圓之方法
JP2013123763A (ja) 被研磨物の研磨方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190926

Address after: Taiwan, China Hsinchu Science Park industrial two East Road, No. 8

Applicant after: GLOBAL WAFERS CO., LTD.

Address before: Singapore City

Applicant before: SUNEDISON INC

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant