JP6955537B2 - 多結晶仕上げを有する半導体ウエハを処理する方法 - Google Patents

多結晶仕上げを有する半導体ウエハを処理する方法 Download PDF

Info

Publication number
JP6955537B2
JP6955537B2 JP2019186978A JP2019186978A JP6955537B2 JP 6955537 B2 JP6955537 B2 JP 6955537B2 JP 2019186978 A JP2019186978 A JP 2019186978A JP 2019186978 A JP2019186978 A JP 2019186978A JP 6955537 B2 JP6955537 B2 JP 6955537B2
Authority
JP
Japan
Prior art keywords
wafer
polishing
pad
silicon layer
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019186978A
Other languages
English (en)
Other versions
JP2020025110A (ja
Inventor
グオチャン・ディ・ジャン
マーク・エス・クルックス
トレイシー・エム・レイガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2020025110A publication Critical patent/JP2020025110A/ja
Application granted granted Critical
Publication of JP6955537B2 publication Critical patent/JP6955537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Description

［関連出願の相互参照］
本願は、米国仮特許出願（第６２／１６８２４７号、２０１５年５月２９日出願）の優先権を主張しており、この開示は参照により全体としてここに組み込まれる。
本開示は、一般に半導体ウエハの処理に関し、詳細には半導体ウエハの研磨面を含む半導体ウエハを処理するためのシステムおよび方法に関する。
半導体ウエハは、例えば、集積回路（ＩＣ）チップ、シリコン・オン・インシュレータ（ＳＯＩ）ウエハ、高周波−ＳＯＩ（ＲＦ−ＳＯＩ）ウエハなどの半導体デバイスの生産で使用される。典型的には、半導体ウエハは、高伝導度反転蓄積層の形成を生じさせる高抵抗基板を含み、これは半導体デバイスの性能を妨げる。
幾つかのプロセスにおいて、例えば、多結晶シリコン層などの層が、半導体ウエハの表面に堆積され、密度電荷トラップを提供し、これにより高伝導度反転蓄積層の形成を抑制する。例えば、この層は、高抵抗基板と埋め込み酸化物（ＢＯＸ）との間の界面を形成する表面に堆積でき、界面を横切る電荷の移動を妨げる。いったん堆積されると、層は、半導体ウエハ上に粗い表面を形成する傾向がある。従って、半導体ウエハの粗い表面は、ＩＣチップ、ＳＯＩウエハ、ＲＦ−ＳＯＩウエハなどの半導体デバイスの生産のための厳密なパラメータを満たす特性を有するようにさらに処理する必要がある。
典型的には、半導体ウエハの表面は、多結晶層粗さおよび微小欠陥を含む表面特性を改善するように研磨される。半導体ウエハを研磨する１つの方法は、化学機械研磨（ＣＭＰ）と称される。ＣＭＰプロセスは、しばしば垂直軸周りの従動回転のためのターンテーブル上に搭載された円形研磨パッド、およびウエハを保持し、それを研磨パッドに接触させるための機構を使用する。パッドは回転し、ウエハは、研磨ヘッドによってパッドに接触して付勢される。しかしながら、研磨パッドは、時間とともに劣化し、パッドの研磨面は平坦でなくなる。こうしたパッド摩耗は、研磨後の表面特性に影響し、これはウエハを不満足なものとし、または追加の処理を要求する。
ＣＭＰプロセスはまた、半導体ウエハの形状を著しく変化でき、半導体ウエハの部分が不均等な量で除去され、ウエハの厚さが変動を有する。従って、ウエハの部分は、必要または最適なものより厚いまたは薄い材料のエリアを有することがある。これらの変動は、廃棄および非効率性を生じさせる。
従って、改善したパッド摩耗プロセスを使用して、半導体ウエハの形状を実質的に変化させることなく、半導体ウエハを研磨する方法についてニーズがある。この方法は、ＩＣチップ、ＳＯＩウエハ、ＲＦ−ＳＯＩウエハなどの高品質半導体デバイスでの使用のためにウエハの品質を増加させるはずである。
この背景セクションは、以下に説明及び／又は権利請求する本開示の種々の態様に関連し得る技術の種々の態様を読者に紹介することを意図している。この議論は、読者に背景情報を提供して、本開示の種々の態様のより良い理解を促進するのに役立つと考える。従って、これらの記述は、この観点で読むべきであり、先行技術の承認としてではないと理解すべきである。
一態様において、半導体ウエハを処理する方法は、シリコン層を半導体ウエハに堆積することを含む。シリコン層は、実質的に均等な厚さを有する。シリコン層は、研磨され、シリコン層を平滑化し、その結果、厚さは、研磨後に実質的に均等である。
他の態様において、半導体ウエハを処理する方法は、シリコン層を半導体ウエハ上に堆積することを含む。シリコン層は、半導体ウエハに面する内側表面と、内側表面とは反対の外側表面とを含む。シリコン層は、内側表面と外側表面との間に定義される第１厚さを有する。第１厚さは、シリコン層全体に渡って実質的に均等である。半導体ウエハは、研磨装置に位置決めされる。研磨装置は、パッド表面を有する研磨パッドを含む。パッド表面は、中心エリアおよびエッジエリアを定義する。パッド表面の中心エリアおよびエッジエリアの少なくとも一方が、半導体ウエハのウエハプロファイルに基づいてドレッシングされる。シリコン層の外側表面は、パッド表面と接触する。スラリーが、シリコン層の外側表面に塗布される。方法はさらに、パッド表面がシリコン層の外側表面に接触しつつ、パッドを回転させることを含み、その結果、シリコン層の一部が除去され、シリコン層の滑らかな表面を提供する。第２厚さが、内側表面と滑らかな表面との間に定義される。第２厚さは、シリコン層全体に渡って実質的に均等である。
上述した態様に関連して記述した特徴について種々の改良が存在する。更なる特徴を、上述した態様に組み込んでもよい。これらの改良および追加の特徴は、個別にまたは任意の組合せで存在してもよい。例えば、図示した実施形態の何れかに関連して後述する種々の特徴が、上述した態様の何れかに、単独または任意の組合せで組み込んでもよい。
ウエハ研磨システムの一実施形態の側面図である。 研磨パッドのエッジをドレッシングするために位置決めされたドレッシングシステムの一実施形態の側面図である。 研磨パッドの中心をドレッシングするために位置決めされた、図２に示すドレッシングシステムの側面図である。 半導体ウエハを処理する方法の一実施形態を示すフロー図である。 研磨パッドのエッジのドレッシングに起因したウエハ形状の変化を示す図である。 研磨パッドの中心のドレッシングに起因したウエハ形状の変化を示す図である。 図７Ａ〜Ｃは、本開示に係る研磨の前後でのウエハプロファイル形状を示す一連の断面図である。 半導体ウエハを研磨する方法の一実施形態を示すフロー図である。 研磨プロセス時間を研磨パッドの圧力およびスラリー濃度と比較する、図８に示す方法のチャートである。
種々の図面での同様な参照符号は、同様な要素を示す。
ここで図面、特に図１を参照して、ウエハ研磨システムの一実施形態が、参照符号１００によって全体に全般的に指定される。ウエハ研磨システム１００は、旋回可能な基台１０４上に搭載された研磨パッド１０２と、半導体ウエハ１１０を研磨パッド１０２の上に搭載するための回転可能ヘッド１０８を有するウエハマウント装置１０６とを含む。ウエハマウント装置１０６は、ウエハ１１０および研磨パッド１０２の両方が回転すると、ウエハ１１０を保持し、ウエハ１１０を研磨パッド１０２に接触させる。研磨パッド１０２は、摩耗により、そして研磨パッド１０２の表面に塗布できる薬品とともにウエハ１１０の表面１１２を研磨する。
研磨パッド１０２の研磨表面が、多くの研磨プロセスについて複数のウエハを研磨するために使用され、連続使用の際に摩耗することがあり、これはウエハ１１０の研磨した表面に悪影響を与えることがある。図２と図３に示す、ウエハ研磨システム１００のパッドドレッシングシステム１２０は、研磨パッド１０２の研磨表面１１４をドレッシング（即ち、摩耗して圧縮する）するために構成され、滑らかな研磨表面および所望の研磨後形状を有するようにウエハ１１０の研磨を促進する。
例示の実施形態において、ドレッシングシステム１２０は、ドレッシング部材１１８を含む。研磨パッド１０２が回転して研磨表面１１４の部分をドレッシングすると、ドレッシング部材１１８は、研磨パッド１０２と接触する。ドレッシング部材１１８は、含浸したダイヤモンドでもよい。適切なドレッシング部材１１８は、台湾のキニック(Kinik)社によって製造される。一実施形態において、ドレッシング部材１１８のドレッシング表面１１７は、約３０ｍｍ〜約１０ｍｍ、例えば、２０ｍｍの直径を有してもよい。小さいドレッシング表面は、研磨パッド１０２のより正確なドレッシングを提供し、研磨パッド１０２が、所望の研磨後形状を有するより滑らかで及び／又はより均等な研磨ウエハを生産するのを促進する。
図１で見えるように、研磨表面１１４は、ウエハ１１０より大きい直径を有する。従って、研磨表面１１４の機能部分だけが、ウエハ１１０を研磨する。例示の実施形態において、研磨表面１１４の直径（例えば、約５４６．１ｍｍ（２１．５インチ）は、ウエハ１１０の直径（例えば、約２００ｍｍ（７．８７インチ）の２倍より大きい。その結果、ドレッシングシステム１２０は、研磨表面１１４全体をドレッシングする必要がなく、研磨表面１１４の機能部分だけをドレッシングように構成できる。
従って、ドレッシングシステム１２０は、ドレッシング部材１１８を位置決めすることによって、研磨表面１１４を選択的にドレッシングように構成される。図２と図３は、研磨表面１１４の異なる部分をドレッシングするために位置決めされたドレッシング部材１１８を備えたドレッシングシステム１２０を示す。図２において、ドレッシング部材１１８は、研磨パッド１０２のエッジエリア１２２をドレッシングするために位置決めされる。図３において、ドレッシング部材１１８は、研磨パッド１０２の中心エリア１２４をドレッシングするために位置決めされる。
コントローラ１２６、例えば、マイクロコントローラは、ドレッシングシステム１２０を制御して、研磨パッド１０２をドレッシングし、例えば、コントローラ１２６は、予めプログラムされたレシピで与えられた命令に従って、ドレッシング部材１１８によって研磨パッド１０２の個々の半径ゾーンに印加される力の量を調整する。コントローラ１２６はまた、研磨パッド１０２（例えば、研磨パッドの回転可能な基台）およびウエハマウント装置１１３（例えば、マウント装置の回転可能ヘッド）の動きを制御してもよい。
図４は、半導体ウエハを処理する例示の方法２００のフローチャートである。方法２００は、一般に、ウエハ１１０の表面１１２を検査して（２０２）、検査に基づいて、ウエハ厚さプロファイルを判断し、ウエハプロファイルに基づいて、研磨パッド１０２のエッジエリア１２２および中心エリア１２４の一方をドレッシングする（２０４）かを判断し、ウエハ１１０を研磨する（２０６）ことを含む。
幾つかの実施形態において、検査（２０２）は、少なくとも部分的にオペレータによって実施してもよく、または完全に自動化してもよい。より詳細に後述するように、ウエハプロファイルは、平坦（図７Ａ）、凹面状（図７Ｂ）、ドーム形状（図７Ｃ）またはいずれか他の適切な形状でもよい。検査したウエハは、ウエハの意図した仕上げ形状のための基礎を提供する初期形状を判断するために使用される未研磨ウエハとすることができる。代替として、検査したウエハは、意図した仕上げ形状からの偏差を判断するために検査された研磨したウエハとすることができる。偏差は、パッドの摩耗及び／又はパッド上の積み上げを示すことができ、これらは正しいコンディショニングを必要とする。
幾つかの実施形態において、検査（２０２）は、ウエハ１１０を検査して、初期のウエハプロファイルを判断することを含む。広くは、オペレータまたはコントローラ１２６は、ウエハ形状プロファイルを分類し、相応に研磨パッド１０２をドレッシングする。例えば、もし初期ウエハプロファイルが皿形状（図７Ｂ）であると判断した場合、研磨パッド１０２は、エッジエリア１２２でドレッシングでき、そのためエッジエリア１２２はそれほど除去されない。その結果、研磨後ウエハプロファイルは、実質的に皿形状になり、初期ウエハプロファイルと一致するようになる。代替として、もし初期ウエハプロファイルがドーム形状（図７Ｃ）であると判断した場合、研磨パッド１０２は、中心エリア１２４でドレッシングでき、そのため中心エリア１２４はそれほど除去されない。その結果、研磨後ウエハプロファイルは、実質的にドーム形状になり、初期ウエハプロファイルと一致するようになる。
幾つかの実施形態において、研磨したウエハは検査され、研磨後ウエハプロファイルを判断することになる。研磨後ウエハプロファイルは、初期ウエハプロファイルと比較され、プロファイル間の変動を判断する。代替として、研磨後ウエハプロファイルは、保存した目標ウエハプロファイルに対して比較できる。研磨後ウエハプロファイルと初期ウエハプロファイルまたは目標ウエハプロファイルとの間の変動に基づいて、パッド表面１１４の中心エリア１２４およびエッジエリア１２２の一方がドレッシングできる。もし研磨後ウエハプロファイルと目標ウエハプロファイルの初期ウエハプロファイルとの間の変動が、ウエハ１１０が中心エリア１２４で摩耗し過ぎたことを示す場合、研磨パッド１０２は中心エリア１２４でドレッシングすべきである。もし変動が、ウエハ１１０がエッジエリア１２２で摩耗し過ぎたことを示す場合、研磨パッド１０２はエッジエリア１２２でドレッシングすべきである。
方法の幾つかの実施形態はさらに、サンプリングしたウエハの厚さを測定するウエハ測定装置（不図示）、例えば、ＡＤＥ ＵｌｔｒａＧａｇｅ ９７００を使用することを含み、研磨の前または後でウエハプロファイルを判断するのを支援する。ウエハの厚さは、３６０度を通じて外挿され、サンプリングしたウエハの平均半径２次元プロファイルを取得する。前回研磨したウエハの平均半径プロファイルを取得するためのサンプリングレートは、研磨した２５個のウエハごとから約１つのウエハでもよい。より多くの数のウエハがサンプリング間で研磨してもよく、または代替として、より少ないウエハがサンプリング間で研磨してもよいことが理解される。さらに、サンプリングレートは、研磨パッドの寿命の間に変化してもよい。
方法２００において、ウエハ１００は、研磨パッド１０２の研磨表面１１４ではなく、研磨パッド１０２のための適切なドレッシングプロセスを判断するために解析される。一般に、サンプリングしたウエハに基づいてドレッシングプロセスを導出することは、研磨パッド１０２の研磨表面１１４に基づいてドレッシングプロセスを導出するより容易でより効率的であると考えられる。ウエハの半径プロファイルは、容易に正確に測定でき、半径プロファイルは、研磨パッドのどのエリアがドレッシングする必要があるか、特定エリアがどの程度までドレッシングする必要があるか、を判断するために解析できる。研磨パッドのドレッシングの頻度は、研磨パッドでの観察された摩耗及び／又はウエハ形状の変化の重大性などの要因に基づいて判断できる。方法のいずれかの部分または全体手順が自動化でき、そしてコントローラ１２６が研磨したウエハを測定し、サンプリングした研磨ウエハの半径プロファイルを解析し、及び／又は、サンプリングした研磨ウエハの半径プロファイルに基づいて適切なドレッシングレシピを選択することは想定される。
検査後、幾つかの実施形態において、研磨パッドの所望のエリア、例えば、研磨パッド１０２の中心エリア１２４またはエッジエリア１２２のいずれかがドレッシングされるのが選択される。選択によれば、ドレッシング部材１１８は、研磨パッド１０２のエッジエリア（図２）、中心エリア（図３）及び／又は他の適切なエリアをドレッシングするために適切に位置決めされる。
図５および図６は、研磨パッド１０２のエッジエリア１２２または中心エリア１２４のいずれかをドレッシングするのに起因したウエハ形状の変化を示す図である。図５に示すように、オペレータまたは自動化プロセスのためのコントローラ１２６がより少ないエッジエリア除去が望ましいと判断した場合、例えば、検査したウエハが、研磨パッドがウエハのエッジエリアを過大に除去していることを示す場合、研磨パッド１０２のエッジエリア１２２はドレッシングできる。研磨パッドのエッジエリア１２２は、ウエハ１１０が研磨時に振動する場合、ウエハ１１０のエッジが到達する場所に対応している。従って、エッジエリア１２２のサイズは、研磨されるウエハのサイズおよび研磨パッド１０２の全体サイズに依存するようになる。例示の実施形態において、エッジエリア１２２は、研磨パッド１０２の外側エッジから約２．５ｃｍ（１インチ）と約５ｃｍ（２インチ）の間に放射状に延びている。
図６に示すように、オペレータまたは自動化プロセスのためのコントローラ１２６がより少ない中心エリア除去が望ましいと判断した場合、例えば、検査したウエハが、研磨パッドがウエハの中心エリアを過大に除去していることを示す場合、研磨パッド１０２の中心エリア１２４はドレッシングできる。研磨パッド１０２の中心エリア１２４は、ウエハ１１０が研磨時に振動する場合、ウエハ１１０の中間部分と接触する。従って、中心エリア１２４のサイズは、ウエハ１１０のサイズおよび研磨パッド１０２の全体サイズに依存するようになる。例示の実施形態において、中心エリア１２４は、研磨パッド１０２の外側エッジから約１５ｃｍ（６インチ）と約２０ｃｍ（８インチ）の間に内向きに放射状に間隔を空けている。
ウエハプロファイルに基づいて研磨表面１１４の異なるエリアをドレッシングすることは、実質的に均等な厚さを備えた研磨ウエハを生産する正確な方法である。従って、説明した研磨方法は、「形状一致研磨」を提供し、ウエハ１１０は、研磨後ウエハプロファイルが初期ウエハプロファイルに実質的に一致するように研磨される。一実施形態において、形状一致研磨は、一般にウエハ１１０上に堆積したシリコン層１２８を研磨して、ウエハ１１０を円滑化することを含み、そのためシリコン層１２８がウエハ１１０に渡って実質的に均等に除去され、即ち、シリコン層１２８の厚さは、ウエハ１１０全体に渡って実質的に均等に除去される。シリコン層１２８がウエハ１１０上に実質的に均等な厚さで堆積されるため、シリコン層１２８は、形状一致研磨の後、実質的に均等な厚さを有することになる。
従って、ウエハ１１０は、研磨前にそうであったように、研磨後に同じ形状を有するようになる。さらに、ウエハ１１０は、研磨後、減少した厚さおよび増強した表面特性、例えば、平滑性を有するようになる。さらに、シリコン層１２８の均等な厚さを維持することによって、形状一致研磨は、半導体ウエハ処理時の廃棄を低減する。例えば、幾つかの実施形態において、典型的な半導体ウエハ処理時よりも形状一致研磨時により少ない材料が除去されることになる。例示の実施形態において、材料の厚さの約０．２マイクロメータ〜約２マイクロメータが、形状一致研磨の際に除去される。
図７Ａ〜図７Ｃは、形状一致研磨の前後における幾つかの半導体ウエハ形状を示す。図７Ａは、平坦形状のウエハ３００を示し、これは上面３０２に渡って実質的に水平である。図７Ｂは、皿形状ウエハ４００を示し、これはその周辺４０２に隣接してより大きい厚さを有し、その中心４０４に向かって半径方向に厚さが徐々に減少する。こうして皿形状ウエハ４００の表面４０６が、全体的に凹面である。図７Ｃは、ドーム形状ウエハ５００を示し、これはその周辺４０２に隣接してより薄く、その中心５０４で厚さが徐々に増加する。こうしてドーム形状ウエハ５００の表面５０６は全体的に凸面である。
ウエハ３００，４００，５００は、それぞれシリコン層３０４，４０８，５０８を含み、これはウエハ３００，４００，５００の前面全体を実質的に被覆する。幾つかの実施形態において、シリコン層３０４，４０８，５０８は、例として、約１マイクロメータ〜約５マイクロメータの厚さを有する。他の実施形態において、シリコン層３０４，４０８，５０８は、任意の適切な厚さを有してもよく、ウエハ３００，４００，５００の任意の部分を被覆してもよい。
ウエハ３００，４００，５００およびシリコン層３０４，４０８，５０８の平均厚さは、形状一致研磨の際に変化するとともに、他の特性、例えば、平坦度が実質的に一定のままである。従って、ウエハ３００，４００，５００は、その初期形状に実質的に類似する研磨後形状を有する。
例示の実施形態において、ウエハ３００，４００，５００上のシリコン層３０４，４０８，５０８は、多結晶シリコン層であり、これは電子電荷トラップとして主に使用される。
図８は、半導体ウエハを研磨する例示の方法６００のフローチャートである。方法６００は、一般に、ウエハ１１０を研磨パッド１０２に接触させること（６０２）、第１スラリーをウエハ１１０に塗布すること（６０４）、ウエハ１１０に接触した研磨パッド１０２を回転すること（６０６）、および研磨パッド１０２をウエハ１１０に対して第１圧力で押圧すること（６０８）を含む。方法はまた、研磨パッド１０２をウエハ１１０に対して第２圧力で押圧すること（６１０）、および研磨パッド１０２がウエハ１１０に対して第２圧力で押圧されつつ、第２スラリーをウエハ１１０に塗布すること（６１２）を含む。方法はさらに、研磨パッド１０２をウエハ１１０に対して第３圧力で押圧すること（６１４）、および研磨パッド１０２がウエハ１１０に対して第３圧力で押圧されつつ、水および希釈スラリーをウエハ１１０に塗布すること（６１６）を含む。
図９は、研磨パッド１０２の圧力およびスラリー濃度と比較した研磨プロセス時間を示す方法６００の図である。図９に示すように、初期段階において、研磨パッド１０２は、ウエハ１１０に対して約０ｐｓｉ〜約５ｐｓｉの第１圧力で押圧される。第２段階において、研磨パッド１０２は、ウエハ１１０に対して約５ｐｓｉ〜約１５ｐｓｉの第２圧力で押圧される。第３段階において、研磨パッド１０２は、ウエハ１１０に対して約０ｐｓｉ〜約５ｐｓｉの第３圧力で押圧される。詳細には、例示の実施形態において、第１圧力は約１ｐｓｉ、第２圧力は約７ｐｓｉ、第３圧力は約１ｐｓｉである。代替の実施形態において、研磨パッド１０２は、ウエハ１１０に対して任意の適切な圧力で押圧してもよい。
研磨パッド１０２は、ウエハ１１０に対して任意の適切な時間で押圧できる。例示の実施形態において、研磨パッド１０２は、ウエハ１１０に対して第１圧力で約５〜約２０秒の時間、押圧される。研磨パッド１０２は、ウエハ１１０に対して第２圧力で約１００〜約３００秒の時間、押圧される。研磨パッド１０２は、ウエハ１１０に対して第３圧力で約１０〜約１００秒の時間、押圧される。
方法６００の例示の実施形態において、研磨粒子を含む第１スラリーが、研磨パッド１０２とウエハ１１０との間に塗布され、ウエハ１１０の表面１１２を研磨するのを支援する。幾つかの実施形態において、第１スラリーは、約１００ナノメータ〜約１６０ナノメータの直径を有する粒子を含む。幾つかの実施形態において、第１スラリーは、強い塩基(base)薬剤、例えば、限定なしで水酸化カリウム、水酸化ナトリウムなど含む。従来のスラリー、例えば、イリノイ州ネーパービルのナルコ社によって製造されたＮａｌｃｏ ＤＶＳＴＳ０２９は、方法６００での使用に適している。研磨パッド１０２が研磨粒子を含むに対して第２圧力で押圧された場合、研磨パッドは、スラリーをウエハ１１０の表面１１２に対して作用させ、ウエハ１１０の表面１１２から材料を同時にかつ均等に除去し、ウエハ１１０の全体平滑性を改善するのを支援する。ウエハ１１０の表面１１２が研磨されると、シリコンが除去され、スラリーの研磨作用によって表面１１２上にある小さな損傷が生成される。例として、中間研磨操作は、好ましくは、ウエハ１１０の表面１１２から約１マイクロメータ未満の材料を除去する。続いて表面１１２での研磨スラリーによって生成される小さな損傷は、最終研磨において除去される。
方法６００において、研磨粒子を含む第２スラリーが研磨パッド１０２とウエハ１１０との間に塗布され、ウエハ１１０の表面１１２をさらに研磨するのを支援する。幾つかの実施形態において、第２スラリーは、約１０ナノメータ〜約１００ナノメータの直径を有する粒子を含む。より好ましくは、粒子は、約２０ナノメータ〜約８０ナノメータの直径を有する。最も好ましくは、粒子は、約４０ナノメータ〜約６０ナノメータの直径を有する。一実施形態において、第２ウエハに塗布される第２スラリーは、弱い塩基薬剤、例えば、限定なしで水酸化アンモニウム、水酸化テトラメチルアンモニウム、アミンなど含む。アンモニア安定化コロイドシリカスラリーは、グランゾックス(Glanzox)３９００であり、これは日本の愛知県のフジミ社から市販されている。グランゾックス３９００は、約８〜約１０％のシリカ含量を有し、約０．０２５〜約０．０３５マイクロメータの粒子サイズを有する。
方法６００において、パッドは、ウエハ１１０に対して第３圧力で押圧され、水がウエハ１１０に印加され、最終「タッチ」または「フラッシュ」研磨操作を提供し、サブマイクロメータ粗さを改善し、ウエハ１１０の表面１１２上に残留する微小欠陥を実質的に除去する。最終研磨はまた、ウエハ平坦性を維持しつつ、滑らかな鏡面仕上げをウエハ１１０の表面１１２に付与し、典型的には研磨ウエハについて多くのデバイス製造によって望まれるものである。このタイプの最終研磨は、一般に材料の約１マイクロメータ未満を除去し、好ましくは材料の約０．２５マイクロメータ〜約０．５マイクロメータをウエハ１１０の表面１１２から除去する。水が追加されると、水はスラリーを希釈する。幾つかの実施形態において、スラリーは、約１部のシリカスラリー対約１０部の脱イオン水に希釈される。
説明した方法およびシステムの実施形態は、先行する方法およびシステムと比較して改善された表面特性を有する半導体ウエハをより効率的に生産できる。例えば、説明したシステムおよび方法は、ウエハ研磨時に廃棄を低減し、効率を増加させる改善された研磨システムを提供する。より詳細には、説明した実施形態は、初期ウエハプロファイルが研磨後ウエハプロファイルに一致するようにウエハの研磨を提供する。実施形態は、研磨時に除去される材料を低減し、研磨ウエハでの層の均等な厚さを維持する。
さらに幾つかの実施形態において、研磨パッドは、その中心エリアおよびエッジエリアにおいて選択的にドレッシングされる。こうして研磨パッドが摩耗し、積み上げを取得する際に研磨パッドでの変動からの影響が減少する。また研磨パッドのエッジエリアまたは中心エリアを選択的にドレッシングすることは、半導体ウエハを一貫したウエハプロファイル形状に研磨するのを促進する。
さらに、方法は、従来の方法と比較してポリ粒子境界を低減できる。例えば、原子間力顕微鏡で２×２ミクロン視野で観察した場合、ポリ粒子境界は目立たなくなる。より少ない粒子境界は、より良好な表面粗さ、下流プロセスでのより少なく再生される粗さ、改善された計測学を含む、多数の利点を有する。
本発明またはその実施形態の要素を導入する場合、冠詞（"a", "an", "the", "said"）は、１つ以上の要素が存在することを意味すると意図している。用語「備える(comprising)、含む(including)、有する(having)」は、包括的であって、列挙した要素以外の追加の要素が存在してもよいことを意味すると意図している。
上述の構造および方法において、本発明の範囲を逸脱することなく、種々の変更が可能であるが、上記記載に含まれ、添付図面に示される全ての事項が、例示として解釈すべきであり、限定する趣旨として解釈すべきでないことを意図している。

Claims (14)

  1. シリコン層を有する半導体ウエハを研磨する方法であって、
    シリコン層の外側表面を研磨パッドと接触させる前に、半導体ウエハを検査して、初期ウエハプロファイルを判断するステップと、
    半導体ウエハを研磨装置に位置決めするステップであって、研磨装置は、パッド表面を有する研磨パッドを含み、パッド表面は、中心エリアおよびエッジエリアを定義する、ステップと、
    シリコン層の外側表面をパッド表面と接触させるステップと、
    スラリーをシリコン層の外側表面に塗布するステップと、
    パッド表面がシリコン層の外側表面に接触しつつ、該パッドを回転させるステップであって、その結果、シリコン層の一部が除去され、シリコン層の滑らかな表面を提供し、厚さが、シリコンウエハの内側表面と滑らかな表面との間に定義され、厚さは、シリコン層全体に渡って実質的に均等である、ステップと、
    シリコン層の一部の除去後、半導体ウエハを検査して、研磨後ウエハプロファイルを判断するステップと、
    初期ウエハプロファイルを研磨後ウエハプロファイルと比較して、プロファイル間の変動を判断し、初期ウエハプロファイルと研磨後ウエハプロファイルとの間の変動に基づいて、パッド表面の中心エリアおよびエッジエリアの一方がドレッシングされる 、その結果、ドレッシングされたパッド表面は、初期ウエハプロファイルと研磨後ウエハプロファイルとの間の変動が減少するように他の半導体ウエハを研磨する、ステップとを含む、方法。
  2. 半導体ウエハの初期ウエハプロファイルに基づいて、パッド表面の中心エリアおよびエッジエリアの少なくとも一方をドレッシングするステップをさらに含む請求項１記載の方法。
  3. 中心エリアおよびエッジエリアの一方が、初期ウエハプロファイルに基づいてドレッシングされ、ドレッシングされたパッド表面は、初期ウエハプロファイルに一致するように半導体ウエハを研磨する請求項２記載の方法。
  4. エッジエリアは、ドレッシングされ、
    パッド表面は、円形形状を有し、
    エッジエリアは、研磨パッドの外側エッジから２．５ｃｍと５ｃｍの間で内向きに放射状に延びている、請求項１〜３のいずれかに記載の方法。
  5. 中心エリアは、ドレッシングされ、
    パッド表面は、円形形状を有し、
    中心エリアは、研磨パッドの外側エッジから１５ｃｍと２０ｃｍの間に内向きに放射状に間隔を空けている、請求項１〜４のいずれかに記載の方法。
  6. シリコン層は、多結晶シリコン層であり、
    該層は、研磨後に減少した粗さを有し、
    多結晶粒子境界は、研磨によって減少している、請求項１〜５のいずれかに記載の方法。
  7. スラリーは、研磨粒子および塩基を含む、請求項１〜６のいずれかに記載の方法。
  8. 中心エリアおよびエッジエリアを定義するパッド表面を含む研磨パッドをドレッシングする方法であって、
    シリコン層の外側表面を研磨パッドと接触させる前に、シリコン層を含む半導体ウエハを検査して、初期ウエハプロファイルを判断するステップと、
    パッド表面を用いてシリコン層の外側表面を研磨するステップと、
    シリコン層の一部の除去後、半導体ウエハを検査して、研磨後ウエハプロファイルを判断するステップと、
    初期ウエハプロファイルを研磨後ウエハプロファイルと比較して、プロファイル間の変動を判断するステップと、
    初期ウエハプロファイルと研磨後ウエハプロファイルとの間の変動に基づいて、パッド表面の中心エリアおよびエッジエリアの少なくとも一方をドレッシング部材と接触させる 、その結果、ドレッシングされたパッド表面は、初期ウエハプロファイルと研磨後ウエハプロファイルとの間の変動が減少するように他の半導体ウエハを研磨する、ステップとを含む、方法。
  9. 半導体ウエハの初期ウエハプロファイルに基づいて、パッド表面の中心エリアおよびエッジエリアの少なくとも一方をドレッシング部材と接触させるステップをさらに含む請求項８記載の方法。
  10. 中心エリアおよびエッジエリアの一方が、初期ウエハプロファイルに基づいてドレッシング部材と接触し、ドレッシングされたパッド表面は、初期ウエハプロファイルに一致するように半導体ウエハを研磨する請求項９記載の方法。
  11. エッジエリアは、ドレッシング部材と接触し、
    パッド表面は、円形形状を有し、
    エッジエリアは、研磨パッドの外側エッジから２．５ｃｍと５ｃｍの間で内向きに放射状に延びている、請求項８〜１０のいずれかに記載の方法。
  12. 中心エリアは、ドレッシング部材と接触し、
    パッド表面は、円形形状を有し、
    中心エリアは、研磨パッドの外側エッジから１５ｃｍと２０ｃｍの間に内向きに放射状に間隔を空けている、請求項８〜１１のいずれかに記載の方法。
  13. ドレッシング部材は、ダイヤモンド含浸ドレッシング部材である、請求項８〜１２のいずれかに記載の方法。
  14. ドレッシング部材は、３０ｍｍと１０ｍｍの間の直径を有するドレッシング表面を含む、請求項８〜１３のいずれかに記載の方法。
JP2019186978A 2015-05-29 2019-10-10 多結晶仕上げを有する半導体ウエハを処理する方法 Active JP6955537B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562168247P 2015-05-29 2015-05-29
US62/168,247 2015-05-29
JP2017559654A JP6613470B2 (ja) 2015-05-29 2016-05-26 多結晶仕上げを有する半導体ウエハを処理する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017559654A Division JP6613470B2 (ja) 2015-05-29 2016-05-26 多結晶仕上げを有する半導体ウエハを処理する方法

Publications (2)

Publication Number Publication Date
JP2020025110A JP2020025110A (ja) 2020-02-13
JP6955537B2 true JP6955537B2 (ja) 2021-10-27

Family

ID=56108731

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017559654A Active JP6613470B2 (ja) 2015-05-29 2016-05-26 多結晶仕上げを有する半導体ウエハを処理する方法
JP2019186978A Active JP6955537B2 (ja) 2015-05-29 2019-10-10 多結晶仕上げを有する半導体ウエハを処理する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017559654A Active JP6613470B2 (ja) 2015-05-29 2016-05-26 多結晶仕上げを有する半導体ウエハを処理する方法

Country Status (6)

Country Link
US (2) US10699908B2 (ja)
EP (2) EP3304580B1 (ja)
JP (2) JP6613470B2 (ja)
CN (2) CN107851579B (ja)
TW (2) TWI742938B (ja)
WO (1) WO2016196216A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732382B2 (ja) * 2016-10-12 2020-07-29 株式会社ディスコ 加工装置及び被加工物の加工方法
CN110497303A (zh) * 2018-05-16 2019-11-26 长鑫存储技术有限公司 化学机械研磨制程方法及系统
JP7258443B2 (ja) * 2019-10-02 2023-04-17 株式会社ディスコ ドレッシング工具

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07285069A (ja) * 1994-04-18 1995-10-31 Shin Etsu Handotai Co Ltd 枚葉式研磨におけるウェーハのテーパ自動除去研磨方法と装置
JPH1098016A (ja) * 1996-09-20 1998-04-14 Speedfam Co Ltd 半導体ウェハ研磨装置
TW375556B (en) 1997-07-02 1999-12-01 Matsushita Electric Ind Co Ltd Method of polishing the wafer and finishing the polishing pad
US6559040B1 (en) 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6517419B1 (en) * 1999-10-27 2003-02-11 Strasbaugh Shaping polishing pad for small head chemical mechanical planarization
US6568290B1 (en) * 2000-08-10 2003-05-27 Nanometrics Incorporated Method of measuring dishing using relative height measurement
JP4349752B2 (ja) 2000-10-24 2009-10-21 株式会社荏原製作所 ポリッシング方法
TW495416B (en) 2000-10-24 2002-07-21 Ebara Corp Polishing apparatus
US6837774B2 (en) * 2001-03-28 2005-01-04 Taiwan Semiconductor Manufacturing Co., Ltd Linear chemical mechanical polishing apparatus equipped with programmable pneumatic support platen and method of using
JP2002337046A (ja) * 2001-05-11 2002-11-26 Sony Corp 研磨装置、研磨方法および半導体装置の製造方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP2004014780A (ja) 2002-06-06 2004-01-15 Renesas Technology Corp 平坦化処理の評価方法および半導体装置の製造方法
JP3985223B2 (ja) 2002-06-17 2007-10-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の研磨方法およびその装置
JP2004047876A (ja) * 2002-07-15 2004-02-12 Tokyo Seimitsu Co Ltd 研磨装置及び研磨方法
US6746310B2 (en) 2002-08-06 2004-06-08 Qed Technologies, Inc. Uniform thin films produced by magnetorheological finishing
JP2004074385A (ja) * 2002-08-09 2004-03-11 Success:Kk 半導体ウエハの製造方法
KR100596880B1 (ko) 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
KR100643628B1 (ko) 2005-11-04 2006-11-10 제일모직주식회사 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
SG170805A1 (en) * 2006-02-09 2011-05-30 Kla Tencor Tech Corp Methods and systems for determining a characteristic of a wafer
JP5390750B2 (ja) * 2007-03-30 2014-01-15 ラムバス・インコーポレーテッド 研磨装置、および研磨パッド再生処理方法
JP2008284645A (ja) * 2007-05-17 2008-11-27 Tokyo Seimitsu Co Ltd 研磨装置および研磨方法
JP2010141155A (ja) * 2008-12-12 2010-06-24 Sony Corp ウェーハ研磨装置及びウェーハ研磨方法
JP5957802B2 (ja) 2011-05-09 2016-07-27 日立化成株式会社 シリコン膜用ｃｍｐスラリー
JP5898420B2 (ja) * 2011-06-08 2016-04-06 株式会社荏原製作所 研磨パッドのコンディショニング方法及び装置
CN103871869B (zh) * 2012-12-18 2016-11-16 上海华虹宏力半导体制造有限公司 非感光性聚酰亚胺钝化层的制作方法
JP5964262B2 (ja) 2013-02-25 2016-08-03 株式会社荏原製作所 研磨装置に使用される研磨部材のプロファイル調整方法、および研磨装置
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
US20150107619A1 (en) * 2013-10-22 2015-04-23 Taiwan Semiconductor Manufacturing Company Limited Wafer particle removal

Also Published As

Publication number Publication date
TWI714591B (zh) 2021-01-01
JP2018518050A (ja) 2018-07-05
JP2020025110A (ja) 2020-02-13
EP3576136A1 (en) 2019-12-04
US10699908B2 (en) 2020-06-30
US20200312671A1 (en) 2020-10-01
TWI742938B (zh) 2021-10-11
WO2016196216A1 (en) 2016-12-08
US20180151384A1 (en) 2018-05-31
CN107851579A (zh) 2018-03-27
CN107851579B (zh) 2021-11-09
TW201705254A (zh) 2017-02-01
EP3304580B1 (en) 2019-07-10
WO2016196216A8 (en) 2017-12-14
CN114102269A (zh) 2022-03-01
EP3304580A1 (en) 2018-04-11
TW202113960A (zh) 2021-04-01
JP6613470B2 (ja) 2019-12-04
US11355346B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
JP6955537B2 (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
TW567109B (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
KR20120101146A (ko) 반도체 웨이퍼 및 그 제조 방법
US7899571B2 (en) Predictive method to improve within wafer CMP uniformity through optimized pad conditioning
KR20010089245A (ko) 반도체웨이퍼의 제조방법
US9339912B2 (en) Wafer polishing tool using abrasive tape
WO2014185003A1 (ja) ワークの研磨装置
US6609946B1 (en) Method and system for polishing a semiconductor wafer
US6335286B1 (en) Feedback control of polish buff time as a function of scratch count
JP2018518050A5 (ja)
US6599174B1 (en) Eliminating dishing non-uniformity of a process layer
KR101767059B1 (ko) 화학 기계적 기판 연마장치
WO2017098696A1 (ja) 研磨方法
US20170040285A1 (en) Wafer planarization method
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP2021106226A (ja) 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム
TWI771276B (zh) 用於處理具有多晶修整之半導體晶圓之方法
Vasilev et al. Pad roughness effects on the planarization and material removal rate in CMP processes
KR101581469B1 (ko) 웨이퍼 연마방법
JP2013144359A (ja) 研磨パッドのドレッシング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211001

R150 Certificate of patent or registration of utility model

Ref document number: 6955537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150