TW201705254A - 用於處理具有多晶磨光之半導體晶圓之方法 - Google Patents

用於處理具有多晶磨光之半導體晶圓之方法 Download PDF

Info

Publication number
TW201705254A
TW201705254A TW105116794A TW105116794A TW201705254A TW 201705254 A TW201705254 A TW 201705254A TW 105116794 A TW105116794 A TW 105116794A TW 105116794 A TW105116794 A TW 105116794A TW 201705254 A TW201705254 A TW 201705254A
Authority
TW
Taiwan
Prior art keywords
wafer
polishing
pad
layer
semiconductor wafer
Prior art date
Application number
TW105116794A
Other languages
English (en)
Other versions
TWI714591B (zh
Inventor
國強 張
馬可Ｓ 科魯克斯
翠西Ｍ 雷根
Original Assignee
太陽愛迪生半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽愛迪生半導體有限公司 filed Critical 太陽愛迪生半導體有限公司
Publication of TW201705254A publication Critical patent/TW201705254A/zh
Application granted granted Critical
Publication of TWI714591B publication Critical patent/TWI714591B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

一種處理一半導體晶圓之方法包含於該半導體晶圓上沈積一矽層。該矽層具有一實質上均勻厚度。該矽層經拋光以使該矽層變光滑，使得該厚度在拋光之後實質上均勻。

Description

用於處理具有多晶磨光之半導體晶圓之方法 相關申請案之交叉參考
本申請案主張2015年5月29日申請之美國臨時專利申請案第62/168,247號之優先權，其揭示內容之全文特此以引用的方式併入。
本發明大體上係關於處理半導體晶圓，且更特定言之係關於用於處理半導體晶圓之包含拋光半導體晶圓之表面之系統及方法。
半導體晶圓用於半導體裝置(諸如積體電路(IC)晶片、絕緣體上矽(SOI)晶圓及射頻-SOI(RF-SOI)晶圓)之生產中。通常，半導體晶圓包含一高電阻率基板，該高電阻率基板可導致形成一高導電率反轉累積層，此妨礙半導體裝置之效能。
在一些程序中，將一層(諸如一多晶矽層)沈積至半導體晶圓之一表面上以提供一密度電荷陷阱，且藉此抑制高導電率反轉累積層之形成。例如，可將層沈積至形成高電阻率基板與一埋藏氧化物(BOX)之間的介面之一表面上，以妨礙電荷跨該介面之移動。一旦經沈積，該層便趨於形成半導體晶圓上之一粗糙表面。因此，半導體晶圓之粗糙表面需要經進一步處理以具有符合用於半導體裝置(諸如IC晶片、SOI晶圓及RF-SOI晶圓)之生產的嚴格參數之特性。
通常，半導體晶圓之表面經拋光以改良表面特性，包含多晶層 粗糙度及微觀缺陷。拋光一半導體晶圓之一方式稱為化學機械拋光(CMP)。CMP程序通常使用安裝於一轉盤上以驅動繞一垂直軸之旋轉之一圓形拋光墊及用於固持晶圓且迫使其接觸該拋光墊之一機構。使墊旋轉且藉由拋光頭使晶圓與墊接觸並使其壓抵於該墊。然而，拋光墊隨時間而劣化且墊之拋光表面變得不平坦。此墊磨損影響拋光之後之表面特性，此可能導致晶圓不令人滿意或需要額外處理。
CMP程序亦可顯著改變半導體晶圓之形狀，此係因為以不等量移除半導體晶圓之部分且接著晶圓之厚度具有變動。因此，晶圓之部分可具有比必需或最佳更厚或更薄之材料區域。此等變動可導致浪費及低效。
因此，需要一種使用經改良墊磨損程序且在實質上未改變半導體晶圓之形狀之情況下拋光半導體晶圓之方法。方法應提高晶圓之品質以用於高品質半導體裝置(諸如IC晶片、SOI晶圓及RF-SOI晶圓)中。
此先前技術部分意欲向讀者介紹可與下文描述及/或主張之本發明之各種態樣相關之此項技術之各種態樣。據信此論述有助於為讀者提供背景資訊以促進本發明之各種態樣之更佳理解。因此，應瞭解，此等陳述應在此意義上閱讀且不作為先前技術之認可。
在一態樣中，一種處理一半導體晶圓之方法包含於該半導體晶圓上沈積矽層。該矽層具有一實質上均勻厚度。該矽層經拋光以使該矽層變光滑，使得該厚度在拋光之後實質上均勻。
在另一態樣中，一種處理一半導體晶圓之方法包含於該半導體晶圓上沈積矽層。該矽層包含面向該半導體晶圓之一內表面及與該內表面相對之一外表面。該矽層具有界定於該內表面與該外表面之間的一第一厚度。該第一厚度在整個該矽層內實質上均勻。將該半導體晶 圓定位於一拋光設備中。該拋光設備包含具有一墊表面之一拋光墊。該墊表面界定一中心區域及一邊緣區域。基於該半導體晶圓之一晶圓輪廓修整該墊表面之該中心區域及該邊緣區域之至少一者。使該矽層之該外表面與該墊表面接觸。將漿料施敷於該矽層之該外表面。該方法進一步包含在該墊表面與該矽層之該外表面接觸的同時，使該墊旋轉，使得移除該矽層之一部分以提供該矽層之一光滑表面。一第二厚度界定於該內表面與該光滑表面之間。該第二厚度在整個該矽層內實質上均勻。
存在針對上述態樣所述之特徵的各種細化。而且進一步特徵亦可併入於上述態樣中。此等細化及額外特徵可個別或以任何組合存在。例如，下文針對所繪示實施例之任一者論述之各種特徵可單獨或以任何組合併入至上述態樣之任一者中。
100‧‧‧晶圓拋光系統
102‧‧‧拋光墊
104‧‧‧可樞轉基底
106‧‧‧晶圓安裝裝置
108‧‧‧可旋轉頭
110‧‧‧半導體晶圓
112‧‧‧表面
114‧‧‧拋光表面/墊表面
117‧‧‧修整表面
118‧‧‧修整部件
120‧‧‧墊修整系統
122‧‧‧邊緣區域
124‧‧‧中心區域
126‧‧‧控制器
128‧‧‧矽層
200‧‧‧方法
202‧‧‧檢測
204‧‧‧修整
206‧‧‧拋光
300‧‧‧晶圓
302‧‧‧頂部表面
304‧‧‧矽層
400‧‧‧晶圓
402‧‧‧周邊
404‧‧‧中心
406‧‧‧表面
408‧‧‧矽層
500‧‧‧晶圓
502‧‧‧周邊
504‧‧‧中心
506‧‧‧表面
508‧‧‧矽層
600‧‧‧方法
602‧‧‧接觸
604‧‧‧施敷
606‧‧‧旋轉
608‧‧‧壓
610‧‧‧壓
612‧‧‧施敷
614‧‧‧壓
616‧‧‧施敷
圖1係一晶圓拋光系統之一項實施例之一側視圖。
圖2係經定位用於修整一拋光墊之邊緣的一修整系統之一項實施例之一側視圖。
圖3係圖2中所示之經定位用於修整拋光墊之中心的修整系統之一側視圖。
圖4係展示處理一半導體晶圓之一方法之一項實施例之一流程圖。
圖5係展示歸因於修整一拋光墊之邊緣的晶圓形狀之改變之一圖。
圖6係展示歸因於修整一拋光墊之中心的晶圓形狀之改變之一圖。
圖7A至圖7C係展示根據本發明之在拋光之前及之後的晶圓輪廓形狀之一系列橫截面。
圖8係展示拋光一半導體晶圓之一方法之一項實施例之一流程圖；及 圖9係比較拋光程序時間與拋光墊之壓力及漿料濃度之圖8中所示之方法之一曲線圖。
在各個圖式中，相同元件符號指示相同元件。
現參考圖且特定言之參考圖1，一晶圓拋光系統之一項實施例整體大體上由元件符號100標示。晶圓拋光系統100包含安裝於一可樞轉基底104上之一拋光墊102及具有一可旋轉頭108之用於將一半導體晶圓110安裝於拋光墊102上之一晶圓安裝裝置106。晶圓安裝裝置106固持晶圓110且在晶圓110及拋光墊102兩者旋轉時，使晶圓110與拋光墊102接觸。拋光墊102透過研磨且用可施敷於拋光墊102之表面之化學物來拋光晶圓110之一表面112。
拋光墊102之一拋光表面114用以在許多拋光程序內拋光多個晶圓，且在持續使用期間可變得磨損，此可不利地影響晶圓110之經拋光表面。晶圓拋光系統100之一墊修整系統120(圖2及圖3中所示)經構造用於修整(即，研磨且壓縮)拋光墊102之拋光表面114以促進拋光晶圓110具有一光滑經拋光表面及一所要拋光後形狀。
在該實例實施例中，修整系統120包含一修整部件118。修整部件118在拋光墊102旋轉至拋光表面114之修整部分時接觸拋光墊102。修整部件118可孕鑲金剛石。適合修整部件係由台灣之Kinik公司製造。在一項實施例中，修整部件118之一修整表面117可具有介於約30mm與約10mm之間，例如，約20mm之一直徑。一小的修整表面提供對拋光墊102之更精確修整以促進拋光墊102產生具有一所要拋光後形狀之更光滑及/或更均勻的經拋光晶圓。
如圖1中可見，拋光表面114具有大於晶圓110之一直徑。因此， 僅拋光表面114之一功能部分拋光晶圓110。在該實例實施例中，拋光表面114之直徑(例如，約546.1mm(21.5吋))係晶圓110之直徑(例如，約200mm(7.87吋))之兩倍以上。因此，修整系統120無需修整整個拋光表面114且可經組態以僅修整拋光表面114之功能部分。
因此，修整系統120經組態以藉由定位修整部件118而選擇性地修整拋光表面114。圖2及圖3展示具有經定位用於修整拋光表面114之不同部分之修整部件118之修整系統120。在圖2中，修整部件118經定位用於修整拋光墊102之一邊緣區域122。在圖3中，修整部件118經定位用於修整拋光墊102之一中心區域124。
一控制器126(諸如一微控制器)控制修整系統120以修整拋光墊102，例如，控制器126根據一預程式化配方中給出之指令調整由修整部件118施加至拋光墊102之個別徑向區之力的量。控制器126亦可控制拋光墊102(例如，拋光墊之可旋轉基底)及晶圓安裝裝置106(例如，安裝裝置之可選擇頭)之運動。
圖4係處理半導體晶圓之一例示性方法200之一流程圖。方法200大體上包含：檢測202晶圓110之表面112以基於該檢測判定晶圓厚度輪廓；基於晶圓輪廓判定是否修整204拋光墊102之邊緣區域122及中心區域124之一者；及拋光206晶圓110。
在一些實施例中，檢測202可至少部分由一操作者執行或可完全自動化。如下文更詳細論述，晶圓輪廓可為平坦(圖7A)、碟形(圖7B)、圓頂狀(圖7C)或任何其他適合形狀。所檢測之晶圓可為一未經拋光晶圓，其用以判定將為晶圓之一預期磨光形狀提供一基礎之一初始形狀。替代地，所檢測之晶圓可為一經拋光晶圓，其經檢測以判定與預期磨光形狀之偏差。偏差可指示墊之一磨損及/或墊上之積聚，其需要校正性調節。
在一些實施例中，檢測202包含檢測晶圓110以判定一初始晶圓輪 廓。廣義地，操作者或控制器126可將晶圓形狀輪廓分類且相應地修整拋光墊102。例如，若初始晶圓輪廓被判定為碟形(圖7B)，則拋光墊102可在邊緣區域122中修整，使得較少邊緣區域122被移除。因此，拋光後晶圓輪廓將為大致碟形且因此匹配初始晶圓輪廓。替代地，若初始晶圓輪廓被判定為圓頂形(圖7C)，則拋光墊102在中心區域124中修整，使得較少中心區域124被移除。因此，拋光後晶圓輪廓將為大致圓頂形且因此匹配初始晶圓輪廓。
在一些實施例中，一經拋光晶圓將經檢測以判定拋光後晶圓輪廓。比較拋光後晶圓輪廓與初始晶圓輪廓以判定輪廓之間的變動。替代地，可比較拋光後晶圓輪廓與一經儲存目標晶圓輪廓。基於拋光後晶圓輪廓與初始晶圓輪廓或目標晶圓輪廓之間的變動，可修整墊表面114之中心區域124及邊緣區域122之一者。若拋光後晶圓輪廓與初始晶圓輪廓或目標晶圓輪廓之間的變動指示晶圓110在中心區域124中磨損過多，則拋光墊102應在中心區域124中被修整。若變動指示晶圓110在邊緣區域122中磨損過多，則拋光墊102應在邊緣區域122中被修整。
方法200之一些實施例進一步包含使用量測一所取樣晶圓之厚度之一晶圓量測裝置(未展示)(諸如一ADE UltraGage 9700)來幫助判定拋光之前或之後的晶圓輪廓。遍及360度外推晶圓之厚度以獲得所取樣晶圓之一平均徑向二維輪廓。獲得一先前拋光之晶圓之平均徑向輪廓之取樣速率可為約每拋光25個晶圓之1個晶圓。應瞭解，在取樣之間可拋光更大數目個晶圓，或替代地在取樣之間可拋光更少晶圓。此外，取樣速率在拋光墊之壽命期間可改變。
在方法200中，晶圓110(非拋光墊102之拋光表面114)經分析以判定用於拋光墊102之一適當修整程序。一般而言，據信與基於拋光墊102之拋光表面114導出一修整程序相比，基於所取樣晶圓導出一修整 程序更容易且更高效。可容易地且準確地量測一晶圓之徑向輪廓，且徑向輪廓可經分析以判定拋光墊之哪些區域需要修整及特定區域需修整至什麼程度。可基於諸如拋光墊上之經觀測磨損及/或晶圓形狀改變之嚴重程度之因素判定拋光墊之修整之頻率。設想方法之任何部分或整個程序可自動化，因而控制器126量測一經拋光晶圓，分析所取樣的經拋光晶圓之徑向輪廓及/或基於所取樣的經拋光晶圓之徑向輪廓選取適當修整配方。
在一些實施例中，在檢測之後，選擇拋光墊之一所要區域以進行修整，例如，拋光墊102之中心區域124或邊緣區域122。根據該選擇，修整部件118經適當定位以修整拋光墊102之邊緣區域(圖2)、中心區域(圖3)及/或其他適合區域。
圖5及圖6係展示歸因於修整拋光墊102之邊緣區域122或中心區域124之晶圓形狀之改變之圖。如圖5中所示，當一自動化程序之一操作者或控制器126判定期望較少邊緣區域移除(例如，經檢測晶圓指示拋光墊移除晶圓之過多邊緣區域)時，可修整拋光墊102之邊緣區域122。拋光墊之邊緣區域122對應於當晶圓110在拋光期間振盪時晶圓110之一邊緣所到達之處。因此，邊緣區域122之大小將取決於待拋光之晶圓110之大小及拋光墊102之總大小。在該實例實施例中，邊緣122自拋光墊102之外邊緣徑向延伸介於約2.5cm(1英吋)與約5cm(2英吋)之間。
如圖6中所示，當一自動化程序之一操作者或控制器126判定期望較少中心區域移除(例如，經檢測晶圓指示拋光墊移除晶圓之過多中心區域)時，可修整拋光墊102之中心區域124。當晶圓110在拋光期間振盪時，拋光墊102之中心區域124接觸晶圓110之中間部分。因此，中心區域124之大小將取決於晶圓110之大小及拋光墊102之總大小。在該實例實施例中，中心區域124與拋光墊102之外邊緣徑向向內 間隔介於約15cm(6英吋)與約20cm(8英吋)之間。
基於晶圓輪廓修整拋光表面114之不同區域係生產具有實質上均勻厚度之經拋光晶圓之一準確方式。因此，所描述之拋光方法提供一「形狀匹配拋光」，其中晶圓110經拋光，使得一拋光後晶圓輪廓實質上匹配一初始晶圓輪廓。在一項實施例中，形狀匹配拋光大體上包含：拋光沈積於晶圓110上之矽層128以使晶圓110變光滑，使得跨晶圓110實質上均勻地移除矽層128，即，在整個晶圓110中實質上均勻地移除矽層128之厚度。由於矽層128依一實質上均勻厚度沈積於晶圓110上，故矽層128在形狀匹配拋光之後仍將具有一實質上均勻厚度。
因此，晶圓110在拋光之後將具有與其在拋光之前之形狀相同之形狀。另外，晶圓110在拋光之後將具有一減小的厚度及增強的表面特性，諸如光滑度。此外，藉由維持矽層128之一均勻厚度，形狀匹配拋光減少半導體晶圓處理期間的浪費。例如，在一些實施例中，與在典型半導體晶圓處理期間相比，在形狀匹配拋光期間將移除較少材料。在實例實施例中，在形狀匹配拋光期間移除介於約0.2微米與約2微米之間的材料厚度。
圖7A至圖7C繪示在形狀匹配拋光之前及之後的一些半導體晶圓形狀。圖7A展示一平坦形晶圓300，其跨一頂部表面302實質上水平。圖7B展示一碟形晶圓400，其具有鄰近其周邊402之一較大厚度且徑向朝向其中心404厚度逐漸減小。因此，碟形晶圓400之一表面406大體上係凹的。圖7C展示一圓頂形晶圓500，其鄰近其周邊502較薄且在其中心504處厚度逐漸增加。因此，圓頂形晶圓500之一表面506大體上係凸的。
晶圓300、400、500各自分別包含矽層304、408、508，該矽層304、408、508實質上覆蓋晶圓300、400、500之整個前表面。在一些實施例中，作為一實例，矽層304、408、508具有介於約1微米與約5 微米之間的一厚度。在其他實施例中，矽層304、408、508可具有任何適合厚度且覆蓋晶圓300、400、500之任何部分。
雖然晶圓300、400、500及矽層304、408、508之平均厚度在形狀匹配拋光期間改變，但其他特性(諸如平坦度)保持實質上恆定。因此，晶圓300、400、500具有實質上類似於其等初始形狀之一拋光後形狀。
在實例實施例中，晶圓300、400、500上之矽層304、408、508係多晶矽層，其等主要用作電子電荷陷阱。
圖8係拋光半導體晶圓之一例示性方法600之一流程圖。方法600大體上包含：使晶圓110與拋光墊102接觸602；將一第一漿料施敷604於晶圓110；使與晶圓110接觸之拋光墊102旋轉606；及以一第一壓力將拋光墊102壓608抵於晶圓110。該方法亦包含：以一第二壓力將拋光墊102壓610抵於晶圓110；及在以第二壓力將拋光墊102壓抵於晶圓110時將一第二漿料施敷612於晶圓110。該方法進一步包含：以一第三壓力將拋光墊102壓614抵於晶圓110；及在以第三壓力將拋光墊102壓抵於晶圓110時將水及經稀釋漿料施敷616於晶圓110。
圖9係展示拋光程序時間對比拋光墊102之壓力及漿料濃度之方法600之一圖。如圖9中所示，在初始階段期間，以介於約0psi與約5psi之間的第一壓力將拋光墊102壓抵於晶圓110。在第二階段中，以介於約5psi與約15psi之間的第二壓力將拋光墊102壓抵於晶圓110。在第三階段中，以介於約0psi與約5psi之間的第三壓力將拋光墊102壓抵於晶圓110。明確言之，在所繪示之實施例中，第一壓力係大約1psi，第二壓力係大約7psi，且第三壓力係大約1psi。在替代實施例中，可以任何適合壓力將拋光墊102壓抵於晶圓110。
可將拋光墊102壓抵於晶圓110達任何適合時間量。在該實例實施例中，以第一壓力將拋光墊102壓抵於晶圓110達介於約5秒與約20秒 之間的一時段。以第二壓力將拋光墊102壓抵於晶圓110達介於約100秒與約300秒之間的一時段。以第三壓力將拋光墊102壓抵於晶圓110達介於約10秒與約100秒之間的一時段。
在方法600之該實例實施例中，將含有研磨顆粒之第一漿料施敷於拋光墊102與晶圓110之間以幫助拋光晶圓110之表面112。在一些實施例中，第一漿料含有具有介於約100奈米與約160奈米之間的直徑之顆粒。在一些實施例中，第一漿料包含一強鹼試劑，例如不限於氫氧化鉀及氫氧化鈉。諸如由伊利諾州Naperville之Nalco公司製造之Nalco DVSTS029之習知漿料適用於方法600。當以第二壓力將拋光墊102壓抵於晶圓110時，拋光墊使漿料抵著晶圓110之表面112作用以同時地且均勻地自晶圓110之表面112移除材料且幫助改良晶圓110之總光滑度。在拋光晶圓110之表面112時，藉由漿料之研磨動作移除矽且在表面112上產生一些輕微損傷。作為一實例，中間拋光操作較佳自晶圓110之表面112移除少於約1微米之材料。隨後在最終拋光中移除由拋光漿料在表面112上產生之輕微損傷。
在方法600中，將含有研磨顆粒之第二漿料施敷於拋光墊102與晶圓110之間以幫助進一步拋光晶圓110之表面112。在一些實施例中，第二漿料含有具有介於約10奈米與約100奈米之間的直徑之顆粒。更佳地，顆粒具有介於約20奈米與約80奈米之間的直徑。最佳地，顆粒具有介於約40奈米與約60奈米之間的直徑。在一項實施例中，施敷於第二晶圓之第二漿料包含一弱鹼試劑，例如不限於氫氧化銨、氫氧化四甲基銨及胺。氨穩定的膠質氧化矽漿料係Glanzox 3900，其在商業上可購自日本愛知縣452之Fujimi Incorporated。Glanzox 3900具有自約8%至約10%之二氧化矽含量及自約0.025微米至約0.035微米之一顆粒大小。
在方法600中，以第三壓力將墊壓抵於晶圓110且將水施敷於晶圓 110以提供一最終「觸碰(touch)」或「閃火花(flash)」拋光操作，從而改良次微米粗糙度且實質上消除保留在晶圓110之表面112上之微小缺陷。最終拋光亦維持晶圓平坦度，同時賦予一光滑、鏡面磨光至晶圓110之表面112，此為經拋光晶圓所特有且為許多裝置製造商所期望。此類型的最終拋光大體上自晶圓110之表面112移除少於約1微米之材料、較佳約0.25微米與約0.5微米之間之材料。在添加水時，水稀釋漿料。在一些實施例中，將漿料稀釋為約一份二氧化矽漿料對約10份去離子水。
與先前方法及系統相比，所描述之方法及系統之實施例可更高效地生產具有經改良表面特性之半導體晶圓。例如，所描述之系統及方法提供一種在晶圓拋光期間減少浪費且增加效率之經改良拋光系統。更明確言之，所描述之實施例提供拋光一晶圓，使得一初始晶圓輪廓匹配一拋光後晶圓輪廓。實施例減少在拋光期間移除之材料且維持經拋光晶圓中之層的均勻厚度。
另外，在一些實施例中，拋光墊在其中心及邊緣區域中經選擇性地修整。因而，在拋光墊磨損且獲得累積時來自拋光墊上之變動之影響減小。再者，選擇性地修整拋光墊之邊緣區域或中心區域促進將一半導體晶圓拋光為一致晶圓輪廓形狀。
此外，與一習知方法相比，該方法可減小多晶晶界。例如，當以2×2微米視場在一原子力顯微鏡下觀看時，多晶晶界較不明顯。較少晶界具有若干好處，包含更佳表面粗糙度、下游程序中之較少重新產生的粗糙度及經改良度量。
當介紹本發明或其(諸)實施例之元件時，冠詞「一(a)」、「一(an)」、「該(the)」及「該(said)」意欲意謂存在元件之一者或多者。術語「包括」、「包含」及「具有」意欲為包含性的且意謂可存在除所列元件之外的額外元件。
由於在不脫離本發明之範疇之情況下可對上文構造及方法進行各種改變，故期望上文描述中所含及隨附圖式中所展示之全部事項應解釋為闡釋性的且不解釋為限制意義。
200‧‧‧方法
202‧‧‧檢測
204‧‧‧修整
206‧‧‧拋光

Claims (20)

  1. 一種處理一半導體晶圓之方法，其包括：於該半導體晶圓上沈積一矽層，該矽層具有一實質上均勻厚度；拋光該矽層以使該矽層變光滑，使得該厚度在拋光之後實質上均勻。
  2. 如請求項1之方法，其中該矽層係一多晶矽層，該層在拋光之後具有一減小的粗糙度且多晶晶界藉由拋光而減小。
  3. 如請求項1之方法，其中使用具有一墊表面之一拋光墊來拋光該矽層，該方法進一步包括基於該半導體晶圓之一晶圓輪廓修整該墊表面之一中心區域及一邊緣區域之至少一者。
  4. 如請求項3之方法，其中該邊緣區域經修整，該墊表面具有一圓形形狀且該邊緣區域自該拋光墊之一外邊緣徑向延伸介於約2.5cm與約5cm之間。
  5. 如請求項3之方法，其中該中心區域經修整，該墊表面具有一圓形形狀且該中心區域與該拋光墊之一外邊緣徑向向內間隔介於約15cm與約20cm之間。
  6. 如請求項1之方法，其進一步包括將漿料施敷於該矽層之一外表面，該漿料包含研磨顆粒及一鹼。
  7. 如請求項1之方法，其進一步包括將該半導體晶圓定位於一拋光設備中，該拋光設備包含具有一墊表面之一拋光墊，該墊表面界定一中心區域及一邊緣區域。
  8. 如請求項7之方法，其進一步包括檢測該半導體晶圓以判定拋光該矽層之前之一初始晶圓輪廓。
  9. 如請求項8之方法，其進一步包括基於該半導體晶圓之該初始晶 圓輪廓修整該墊表面之該中心區域及該邊緣區域之至少一者。
  10. 如請求項9之方法，其進一步包括檢測該半導體晶圓以判定在移除該矽層之一部分之後之一拋光後晶圓輪廓。
  11. 如請求項10之方法，其進一步包括比較該初始晶圓輪廓與該拋光後晶圓輪廓以判定該等輪廓之間的變動。
  12. 如請求項11之方法，其中基於該初始晶圓輪廓與該拋光後晶圓輪廓之間的該等變動修整該墊表面之該中心區域及該邊緣區域之一者。
  13. 一種處理一半導體晶圓之方法，其包括：於該半導體晶圓上沈積一矽層，該矽層包含面向該半導體晶圓之一內表面及與該內表面相對之一外表面，該矽層具有界定於該內表面與該外表面之間的一第一厚度，該第一厚度在整個該矽層中實質上均勻；將該半導體晶圓定位於一拋光設備中，該拋光設備包含具有一墊表面之一拋光墊，該墊表面界定一中心區域及一邊緣區域；基於該半導體晶圓之一晶圓輪廓修整該墊表面之該中心區域及該邊緣區域之至少一者；使該矽層之該外表面與該墊表面接觸；將漿料施敷於該矽層之該外表面；及在該墊表面與該矽層之該外表面接觸時使該墊旋轉，使得移除該矽層之一部分以提供該矽層之一光滑表面，一第二厚度界定於該內表面與該光滑表面之間，該第二厚度在整個該矽層中實質上均勻。
  14. 如請求項13之方法，其中基於一初始晶圓輪廓修整該中心區域及該邊緣區域之一者，使得該經修整墊表面拋光該半導體晶圓 以匹配該初始晶圓輪廓。
  15. 如請求項13之方法，其進一步包括檢測該半導體晶圓以判定在使該矽層該該外表面與該墊表面接觸之前之一初始晶圓輪廓。
  16. 如請求項15之方法，其進一步包括檢測該半導體晶圓以判定在移除該矽層之一部分之後之一拋光後晶圓輪廓。
  17. 如請求項16之方法，其進一步包括比較該初始晶圓輪廓與該拋光後晶圓輪廓以判定該等輪廓之間的變動。
  18. 如請求項17之方法，其中基於該初始晶圓輪廓與該拋光後晶圓輪廓之間的該等變動修整該墊表面之該中心區域及該邊緣區域之一者。
  19. 如請求項13之方法，其中該邊緣區域經修整，該墊表面具有一圓形形狀且該邊緣區域自該拋光墊之一外邊緣徑向延伸介於約2.5cm與約5cm之間。
  20. 如請求項13之方法，其中該中心區域經修整，該墊表面具有一圓形形狀且該中心區域與該拋光墊之一外邊緣徑向向內間隔介於約15cm與約20cm之間。
TW105116794A 2015-05-29 2016-05-27 用於處理具有多晶磨光之半導體晶圓之方法 TWI714591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562168247P 2015-05-29 2015-05-29
US62/168,247 2015-05-29

Publications (2)

Publication Number Publication Date
TW201705254A true TW201705254A (zh) 2017-02-01
TWI714591B TWI714591B (zh) 2021-01-01

Family

ID=56108731

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109141370A TWI742938B (zh) 2015-05-29 2016-05-27 用於處理具有多晶磨光之半導體晶圓之方法
TW105116794A TWI714591B (zh) 2015-05-29 2016-05-27 用於處理具有多晶磨光之半導體晶圓之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109141370A TWI742938B (zh) 2015-05-29 2016-05-27 用於處理具有多晶磨光之半導體晶圓之方法

Country Status (6)

Country Link
US (2) US10699908B2 (zh)
EP (2) EP3576136A1 (zh)
JP (2) JP6613470B2 (zh)
CN (2) CN114102269A (zh)
TW (2) TWI742938B (zh)
WO (1) WO2016196216A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732382B2 (ja) * 2016-10-12 2020-07-29 株式会社ディスコ 加工装置及び被加工物の加工方法
CN110497303A (zh) * 2018-05-16 2019-11-26 长鑫存储技术有限公司 化学机械研磨制程方法及系统
JP7258443B2 (ja) * 2019-10-02 2023-04-17 株式会社ディスコ ドレッシング工具

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07285069A (ja) * 1994-04-18 1995-10-31 Shin Etsu Handotai Co Ltd 枚葉式研磨におけるウェーハのテーパ自動除去研磨方法と装置
JPH1098016A (ja) * 1996-09-20 1998-04-14 Speedfam Co Ltd 半導体ウェハ研磨装置
TW375556B (en) 1997-07-02 1999-12-01 Matsushita Electric Ind Co Ltd Method of polishing the wafer and finishing the polishing pad
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6517419B1 (en) * 1999-10-27 2003-02-11 Strasbaugh Shaping polishing pad for small head chemical mechanical planarization
US6568290B1 (en) * 2000-08-10 2003-05-27 Nanometrics Incorporated Method of measuring dishing using relative height measurement
JP4349752B2 (ja) * 2000-10-24 2009-10-21 株式会社荏原製作所 ポリッシング方法
TW495416B (en) 2000-10-24 2002-07-21 Ebara Corp Polishing apparatus
US6837774B2 (en) * 2001-03-28 2005-01-04 Taiwan Semiconductor Manufacturing Co., Ltd Linear chemical mechanical polishing apparatus equipped with programmable pneumatic support platen and method of using
JP2002337046A (ja) * 2001-05-11 2002-11-26 Sony Corp 研磨装置、研磨方法および半導体装置の製造方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP2004014780A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 平坦化処理の評価方法および半導体装置の製造方法
JP3985223B2 (ja) * 2002-06-17 2007-10-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の研磨方法およびその装置
JP2004047876A (ja) * 2002-07-15 2004-02-12 Tokyo Seimitsu Co Ltd 研磨装置及び研磨方法
US6746310B2 (en) * 2002-08-06 2004-06-08 Qed Technologies, Inc. Uniform thin films produced by magnetorheological finishing
JP2004074385A (ja) * 2002-08-09 2004-03-11 Success:Kk 半導体ウエハの製造方法
KR100596880B1 (ko) * 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
KR100643628B1 (ko) 2005-11-04 2006-11-10 제일모직주식회사 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
WO2007092950A2 (en) * 2006-02-09 2007-08-16 Kla-Tencor Technologies Corporation Methods and systems for determining a characteristic of a wafer
JP5390750B2 (ja) * 2007-03-30 2014-01-15 ラムバス・インコーポレーテッド 研磨装置、および研磨パッド再生処理方法
JP2008284645A (ja) * 2007-05-17 2008-11-27 Tokyo Seimitsu Co Ltd 研磨装置および研磨方法
JP2010141155A (ja) * 2008-12-12 2010-06-24 Sony Corp ウェーハ研磨装置及びウェーハ研磨方法
JP5957802B2 (ja) * 2011-05-09 2016-07-27 日立化成株式会社 シリコン膜用ｃｍｐスラリー
JP5898420B2 (ja) * 2011-06-08 2016-04-06 株式会社荏原製作所 研磨パッドのコンディショニング方法及び装置
CN103871869B (zh) * 2012-12-18 2016-11-16 上海华虹宏力半导体制造有限公司 非感光性聚酰亚胺钝化层的制作方法
JP5964262B2 (ja) 2013-02-25 2016-08-03 株式会社荏原製作所 研磨装置に使用される研磨部材のプロファイル調整方法、および研磨装置
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
US20150107619A1 (en) * 2013-10-22 2015-04-23 Taiwan Semiconductor Manufacturing Company Limited Wafer particle removal

Also Published As

Publication number Publication date
EP3576136A1 (en) 2019-12-04
JP2020025110A (ja) 2020-02-13
US20180151384A1 (en) 2018-05-31
TW202113960A (zh) 2021-04-01
CN107851579B (zh) 2021-11-09
WO2016196216A8 (en) 2017-12-14
US10699908B2 (en) 2020-06-30
TWI714591B (zh) 2021-01-01
EP3304580A1 (en) 2018-04-11
CN114102269A (zh) 2022-03-01
US11355346B2 (en) 2022-06-07
EP3304580B1 (en) 2019-07-10
CN107851579A (zh) 2018-03-27
TWI742938B (zh) 2021-10-11
US20200312671A1 (en) 2020-10-01
JP6613470B2 (ja) 2019-12-04
WO2016196216A1 (en) 2016-12-08
JP2018518050A (ja) 2018-07-05
JP6955537B2 (ja) 2021-10-27

Similar Documents

Publication Publication Date Title
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
JP5571409B2 (ja) 半導体装置の製造方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
TWI522204B (zh) 化學機械研磨系統及方法
EP2762272A2 (en) Wafer polishing apparatus and method
US7749050B2 (en) Pad conditioner dresser
JP2011224680A (ja) 研磨方法及び研磨装置
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
WO2001022484A1 (fr) Procede de fabrication d'une tranche de semi-conducteur
JP2007059949A (ja) 半導体ウェーハの製造方法
JP2018518050A5 (zh)
KR101767059B1 (ko) 화학 기계적 기판 연마장치
WO2021100393A1 (ja) ウェーハの研磨方法及びシリコンウェーハ
JP5257752B2 (ja) 研磨パッドのドレッシング方法
JP2009099788A (ja) ウェハの製造方法
JP2017045990A (ja) ウェハの表面処理装置
JP2013123763A (ja) 被研磨物の研磨方法
JP2013144359A (ja) 研磨パッドのドレッシング方法
KR20070025716A (ko) 연마헤드 및 이를 이용한 화학적기계적연마장치