TWI771276B - 用於處理具有多晶修整之半導體晶圓之方法 - Google Patents

用於處理具有多晶修整之半導體晶圓之方法 Download PDF

Info

Publication number
TWI771276B
TWI771276B TW105131759A TW105131759A TWI771276B TW I771276 B TWI771276 B TW I771276B TW 105131759 A TW105131759 A TW 105131759A TW 105131759 A TW105131759 A TW 105131759A TW I771276 B TWI771276 B TW I771276B
Authority
TW
Taiwan
Prior art keywords
wafer
polishing
silicon layer
slurry
semiconductor wafer
Prior art date
Application number
TW105131759A
Other languages
English (en)
Other versions
TW201721750A (zh
Inventor
王慧
朱文星
艾利西斯 格雷比
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201721750A publication Critical patent/TW201721750A/zh
Application granted granted Critical
Publication of TWI771276B publication Critical patent/TWI771276B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Abstract

一種處理一半導體晶圓之方法包含在該半導體晶圓上沈積一矽層。將一第一漿液施加至該半導體晶圓且拋光該矽層以使該矽層平滑。將一第二漿液施加至該半導體晶圓。該第二漿液包含比該第一漿液更大量之一腐蝕劑。

Description

用於處理具有多晶修整之半導體晶圓之方法
本發明一般而言係關於處理半導體晶圓，且更具體而言係關於用於處理半導體晶圓(包含拋光半導體晶圓之表面)之系統及方法。
半導體晶圓用於生產諸如積體電路(IC)晶片、絕緣體上矽(SOI)晶圓及射頻SOI (RF-SOI)晶圓等半導體裝置。通常，半導體晶圓包含可導致形成一高導電率反轉累積層之一高電阻率基板，此妨礙半導體裝置之效能。 在某些製程中，將一層(諸如一多晶矽層)沈積至半導體晶圓之一表面上以提供一高密度電荷陷阱，且藉此抑制高導電率反轉累積層之形成。舉例而言，可將該層沈積至形成該高電阻率基板與一埋入式氧化物(BOX)之間之介面之一表面上以妨礙電荷跨越該介面移動。一旦被沈積，該層便往往在半導體晶圓上形成一粗糙表面。因此，需要將半導體晶圓之粗糙表面進一步處理成具有滿足用於生產半導體裝置(諸如IC晶片、SOI晶圓及RF-SOI晶圓)之嚴格參數之特性。 通常，將半導體晶圓之表面拋光以改良包含多晶層粗糙度及微缺陷之表面特性。一種拋光一半導體晶圓之方式係稱為化學機械拋光(CMP)。CMP製程通常使用一圓形拋光墊。使該墊旋轉，且隨著將一漿液施加至該墊，使晶圓接觸並壓靠該墊。然而，晶圓可能會由於發生一翹曲或彎曲而不均勻地接觸該墊，該翹曲或彎曲可能係在多晶層沈積於晶圓上時形成。此種不均勻接觸影響拋光後之表面特性，此可致使晶圓不盡人意或需要額外處理。舉例而言，由於該墊與晶圓之間之不均勻接觸，晶圓可以一高速率錐形化。 有時，在CMP製程中所使用之漿液包含一腐蝕劑。然而，該腐蝕劑可負面地影響晶圓之表面特性。舉例而言，該腐蝕劑可使多晶層之晶粒邊界形成飾紋，從而致使晶圓不盡人意或需要額外處理。帶飾紋之晶粒邊界在進一步處理期間(諸如在接合半導體晶圓期間)可形成影響半導體晶圓之完整性之缺陷。 因此，需要一種可增加墊接觸均勻性且減小腐蝕劑之損壞影響之方法來拋光半導體晶圓。 此先前技術部分意欲為讀者介紹可與下文所闡述及/或主張之本發明之各種態樣相關之各種技術態樣。據信，本論述有助於為讀者提供背景資訊，以促進對本發明之各種態樣之一較佳理解。因此，應理解，此等陳述應以此角度來閱讀，而非作為對先前技術之認可。
在一項態樣中，一種處理一半導體晶圓之方法包含在該半導體晶圓上沈積一矽層。將一第一漿液施加至該半導體晶圓且拋光該矽層以使該矽層平滑。將一第二漿液施加至該半導體晶圓。該第二漿液包含比該第一漿液更大量之一腐蝕劑。 在另一態樣中，一種處理一半導體晶圓之方法包含在該半導體晶圓上沈積一矽層。將該半導體晶圓定位於一第一晶圓拋光設備上。在該半導體晶圓被定位於該第一晶圓拋光設備上時拋光該矽層，以使得該矽層之一部分被移除。將該半導體晶圓定位於一第二晶圓拋光設備上。在該半導體晶圓被定位於該第二晶圓拋光設備上時拋光該矽層，以使得該矽層之一部分被移除。 在另一態樣中，一種處理一半導體晶圓之方法包含在該半導體晶圓上沈積一矽層。清潔該半導體晶圓以促進該矽層上之生長。在該半導體晶圓被清潔之後，拋光該半導體晶圓以使該矽層平滑。 關於上文所提及態樣所述之特徵存在各種改進形式。其他特徵亦可同樣地併入於上文所提及態樣中。此等改進形式及額外特徵可個別地或以任一組合之形式存在。舉例而言，下文關於所圖解說明實施例中之任一者所論述之各種特徵可單獨地或以任一組合之形式併入至上文所闡述態樣中之任一者中。
本申請案主張於2015年9月30日提出申請之美國臨時申請案第62/235,197號之優先權，該美國臨時申請案之揭示內容特此以全文引用方式併入。 現在參考各圖且尤其係圖1，一半導體晶圓之一項實施例一般而言整體上由參考編號100指定。晶圓100可係任一類型之半導體晶圓，且可使用所闡述之方法來拋光供在任何半導體裝置(諸如積體電路(IC)晶片、絕緣體上矽(SOI)晶圓及射頻SOI (RF-SOI)晶圓)中使用之晶圓之表面。 在實例性實施例中，晶圓100包含一處置晶圓102及一施體晶圓104。施體晶圓104包含一晶圓106及安置於晶圓106上之一個氧化物層108。處置晶圓102包含一基板晶圓110及安置於基板晶圓110上且經組態以接合至施體晶圓104之一矽層112。矽層112包含一基板表面114及與基板表面114相對之一施體表面116。矽層112之一厚度118係在基板表面114與施體表面116之間量測。在某些實施例中，作為一實例，矽層112之厚度118係處於約1微米與約5微米之間之一範圍內。在其他實施例中，矽層112可具有任一適合之厚度118且覆蓋晶圓100之任何部分。在實例性實施例中，矽層112係一多晶矽層，其主要用作一電子電荷陷阱。 參考圖2，一晶圓拋光系統之一項實施例一般而言整體上由參考編號200指定。晶圓拋光系統200包含複數個晶圓拋光設備202。在適合之實施例中，晶圓拋光系統200可包含使晶圓拋光系統200能夠如所闡述而起作用之任何數目之晶圓拋光設備202。在所圖解說明之實施例中，晶圓拋光系統200包含三個晶圓拋光設備202。 如圖3中所展示，晶圓拋光設備202包含安裝於一可樞轉檯206上之一拋光墊204及具有一可旋轉頭210之一晶圓安裝裝置208，晶圓安裝裝置208用於將半導體晶圓100安裝於拋光墊204上。環211促進相對於拋光墊204定位晶圓100。在適合之實施例中，晶圓拋光設備202可包含任何數目個(包含一個)拋光墊204、晶圓安裝裝置208及環211。在所圖解說明之實施例中，每一晶圓拋光設備202包含兩個晶圓安裝裝置208。晶圓安裝裝置208固持晶圓100且隨著晶圓100及拋光墊204兩者旋轉而使晶圓100與拋光墊204接觸。拋光墊204使用可施加至拋光墊204之一表面216之一漿液214經由磨損來拋光晶圓100之一表面212。在適合之實施例中，表面212可係基板表面114 (圖1)、施體表面116 (圖1)或晶圓100之任何其他表面。 在所圖解說明之實施例中，每一晶圓拋光設備202包含用於施配漿液214之一噴嘴218。噴嘴218中之任何一者所施配之漿液214可不同於自任何其他噴嘴218所施配之漿液214。另外，在拋光製程期間，可自任一單個噴嘴218施配不同之漿液214。 在實例性實施例中，漿液214包含促進拋光表面212之一流體混合物。漿液214可包含可磨蝕表面212之任何化學品及其他材料。漿液214亦可包含具有適合在拋光期間磨蝕表面212之任何大小之粒子。在某些實施例中，漿液214含有具有介於約20奈米與約80奈米或約25奈米與約45奈米之間之直徑之粒子。 在拋光期間，將漿液214施加於拋光墊204與晶圓100之間以幫助拋光晶圓100之表面212。當將拋光墊204壓靠晶圓100時，拋光墊204使漿液214作用於晶圓100之表面212以同時且均勻地自晶圓100之表面212移除材料且幫助改良晶圓100之整體平滑度。隨著晶圓100之表面212被拋光，矽被移除，且因漿液214之磨蝕作用，表面212上會形成某一微小損壞。作為一實例，中間拋光操作自晶圓100之表面212移除小於約1微米之材料。隨後，在最終拋光中移除表面212上由漿液214形成之微小損壞。 圖4係拋光半導體晶圓之一實例性方法300之一流程圖。方法300一般而言包含在晶圓100上沈積302矽層112，將晶圓100定位304於第一晶圓拋光設備202上，使用第一漿液214拋光306矽層112，使用第二漿液214拋光308矽層112，將晶圓100定位310於第二晶圓拋光設備202上，及拋光312矽層112。 在方法300之實例性實施例中，在複數個晶圓拋光設備202上執行拋光。在某些實施例中，可使用一單個拋光設備202對晶圓100進行拋光。在方法300之實例性實施例中，將晶圓100定位304於第一晶圓拋光設備202上用於進行一初始粗略拋光。可在第一晶圓拋光設備202上拋光晶圓100達適合於磨蝕晶圓100之一部分及/或達成一所要平滑度之任何時間量。在某些實施例中，在第一晶圓拋光設備202上拋光晶圓100以使得厚度118減小處於約0.3 mm與約1 mm之間的範圍之一量。在一項實施例中，當在第一晶圓拋光設備202上拋光晶圓100時，厚度118減小約0.5 mm。因此，晶圓100之翹曲及/或彎曲得以減小。另外，當在第一晶圓拋光設備202上拋光矽層112時，矽層112之表面應力被釋放。 減小晶圓100之翹曲、彎曲及/或表面張力會促進在後續拋光期間以一實質上均勻之壓力來將拋光墊204壓靠晶圓100。在實例性實施例中，將晶圓100定位310於第二晶圓拋光設備202上以進行額外拋光。可在第二晶圓拋光設備202上拋光晶圓100達適合於磨蝕晶圓100之一部分及/或達成一所要平滑度之任何時間量。在某些適合之實施例中，在第二晶圓拋光設備202上拋光晶圓100以使得厚度118減小處於約0.1 mm與約0.5 mm之間的範圍之一量。在一項實施例中，當在第二晶圓拋光設備202上拋光晶圓100時，厚度118減小約0.3 mm。由於晶圓100之翹曲、彎曲及/或表面張力得以減小，在第二晶圓拋光設備202上進行拋光期間比在第一晶圓拋光設備202上進行拋光期間會更加均勻地自晶圓100移除材料。 藉由使用複數個晶圓拋光設備202來拋光晶圓100，拋光墊204上之材料積聚得以減少。舉例而言，當將晶圓100自第一晶圓拋光設備202切換至第二晶圓拋光設備202時，可自拋光墊204清除在拋光墊204上殘留之任何材料。減少拋光墊204上之材料積聚會增加拋光墊204之使用壽命且促進拋光墊204在一大量製造製程期間均勻地移除材料。 在方法300之某些實施例中，將拋光墊204壓靠晶圓100且將漿液214施加於拋光墊204與晶圓100之間達一預定時間段。該預定時間段可係適合於磨蝕晶圓100之一所要部分及/或達成一所要平滑度之任何時間量。在拋光期間，可將不同之漿液214施加至拋光墊204及晶圓100達不同之時間段。舉例而言，可將第一漿液214施加至拋光墊204及晶圓100達處於約1分鐘與約5分鐘之間之一範圍或在某些實例中處於約90秒與180秒之間之一範圍之一時間段。在一項實例中，在拋光期間，將第一漿液214施加至拋光墊204及晶圓100達約2分鐘。 為減少表面212上之缺陷(諸如晶粒邊界之飾紋)，第一漿液214實質上不含一腐蝕劑。在一項實施例中，當將第一漿液214施加至晶圓100時，進行拋光306會移除介於約0.1 mm與約0.2 mm之間之材料。如本發明中所使用，術語「腐蝕劑」意指一種能夠藉助於一化學作用(諸如燃燒或腐蝕)來磨蝕或移除材料之物質。在某些實施例中，在不背離本發明之某些態樣之情況下，第一漿液214可包含弱腐蝕劑或相對少量之腐蝕劑。 在方法300中，將含有一腐蝕劑之第二漿液214施加於拋光墊204與晶圓100之間以用於進一步拋光晶圓100之表面212。第二漿液214可包含適合於促進自晶圓100磨蝕及/或移除材料之任一腐蝕劑。在一項實施例中，第二漿液214包含一弱鹼腐蝕劑，例如(而不限於)氫氧化鉀、氫氧化銨、四甲基氫氧化銨及胺。一氨穩定型二氧化矽溶膠漿液係NP8020H。NP8020H具有自約8%至約10%之二氧化矽含量且具有自約65奈米至約75奈米之一粒子大小。 在方法300之實例性實施例中，第二漿液214包含比第一漿液214更大量之腐蝕劑。在某些實施例中，由於該腐蝕劑係一弱鹼，因此第二漿液214具有比第一漿液214高之一pH。舉例而言，第二漿液214可具有處於約10與約12之間之範圍之一pH且第一漿液214可具有小於約10之一pH。在其他實施例中，第一漿液214與第二漿液214可具有適合於拋光晶圓100之任一pH。 在方法300中，在一最終「精飾(touch)」或「去毛邊(flash)」拋光操作期間將水施加至晶圓100以改良亞微米粗糙度並實質上消除殘留在晶圓100之表面212上之微小缺陷。當為晶圓100之表面212賦予一平滑之鏡面修整(對於經拋光晶圓而言係典型的且係諸多裝置製造所需要的)時，最終拋光亦保持晶圓平坦度。一般而言，此種類型之最終拋光自晶圓100之表面212移除小於約1微米之材料或介於約0.25微米與約0.5微米之間之材料。在適合之實施例中，最終拋光移除具有小於約0.12微米或小於約0.06微米或小於約0.048微米之一直徑之粒子。當添加水時，水使漿液214稀釋。在某些實施例中，漿液214被稀釋至約一份二氧化矽漿液:約10份去離子水。 圖5係處理半導體晶圓之一實例性方法400之一流程圖。方法400一般而言包含在晶圓100上沈積402矽層112，清潔404晶圓100，在第一晶圓拋光設備202上拋光406晶圓100，在第二晶圓拋光設備202上拋光408晶圓100，在第三晶圓拋光設備202上拋光410晶圓100，及清潔412晶圓100。 在方法400之實例性實施例中，清潔404晶圓100包含以使用一清潔溶液之一標準清潔1 (SC1)來處理晶圓100。在其他實施例中，可以任一清潔製程來清潔晶圓。在拋光前清潔晶圓會促進減少晶圓上之缺陷、保護粗糙多晶矽表面並抑制或避免侵蝕性晶粒邊界飾紋。特定而言，在拋光406、408及410前清潔晶圓100會促進在晶圓上生長一材料層(諸如一個氧化矽層)，該材料層可保護矽層112且減少晶粒邊界飾紋。 如在圖6及圖7中可見，所闡述方法增加拋光期間材料移除之均勻性。舉例而言，圖6中所展示之一晶圓500在經拋光後具有一實質上錐形形狀，亦即，自一低部分502移除之一材料量大於自一高部分504移除之一材料量。因此，晶圓500可需要額外處理及/或未滿足對於半導體晶圓之表面特性之嚴格要求。相比而言，如圖7中所展示，在所闡述拋光方法期間，遍及一晶圓506之一表面508，材料係自晶圓506被實質上均勻地移除。已自晶圓506移除約0.8 mm之材料，而已自晶圓500移除約0.6 mm之材料。因此，自晶圓506移除之材料量大於自晶圓500移除之材料量。然而，拋光之後晶圓506之厚度係比拋光之後晶圓500之厚度更加均勻，此乃因在用於晶圓506之所闡述拋光方法期間，材料之移除更加均勻。 如圖8中所展示，在拋光期間所移除之材料量在拋光墊204之整個使用壽命期間通常減少。移除之減少係至少部分地由於拋光墊204上之材料積聚。然而，圖9展示在所闡述方法中使用之拋光墊204之移除速率在拋光墊204之整個壽命期間係實質上均勻的。 圖10及圖11分別展示一晶圓600及一晶圓700之差分干涉對比術(DIC)影像。DIC影像強調顯示晶圓600及晶圓700之表面缺陷。晶圓600係在包含一腐蝕劑之一拋光製程中使用一單個晶圓拋光設備予以拋光。因此，晶圓600包含缺陷602及位於晶圓600之晶粒邊界上之飾紋604。相比而言，晶圓700係使用複數個晶圓拋光設備202且以實質上不含腐蝕劑之漿液214予以拋光。因此，晶圓700具有比晶圓600少之表面缺陷。 圖12係比較供在處理晶圓100時使用之漿液800之特性之一圖表。漿液802具有約為9.88之一pH、約為50%之一二氧化矽含量及約為30奈米之一平均粒子大小。漿液804具有約為10.5之一pH、約為9.8%之一二氧化矽含量及約為71奈米之一平均粒子大小。漿液806具有約為10.17之一pH、約為9.4%之一矽含量及約為35.1奈米之一平均粒子大小。一適合之漿液可自伊利諾斯州(IL)內珀維爾市(Naperville)之Nalco公司購得。 儘管在某些實施例中闡述了一絕緣體上矽晶圓，但所闡述方法及系統可用於拋光任何類型之晶圓，而不僅僅為絕緣體上矽晶圓。 所闡述方法及系統之實施例可更加有效地生產與先前之方法及系統相比具有經改良表面特性之半導體晶圓。舉例而言，所闡述系統及方法提供一經改良之拋光系統，該拋光系統在晶圓拋光期間減少浪費且增加效率。更具體而言，所闡述實施例達成以複數個拋光設備來拋光一晶圓。該等實施例增加經拋光晶圓之表面之均勻性且減小晶圓之錐形化。 在某些實施例中，在拋光製程之一初始部分使用不含一腐蝕劑之一漿液。如此，腐蝕劑對晶圓中之粗略缺陷之影響減小。舉例而言，腐蝕劑對晶粒邊界之飾紋減少。減少晶粒邊界之飾紋具有若干益處，包含表面粗糙度較佳、在下游製程中重新產生之粗糙度較少及計量得以改良。 在介紹本發明或其實施例之要素時，冠詞「一(a)」、「一(an)」、「該(the)」及「該(said)」意欲意指存在該等要素中之一或多者。術語「包括(comprising)」、「包含(including)」及「具有(having)」意欲係包含性且意指除所列示要素以外亦可存在額外要素。 由於可在不背離本發明範疇之情況下對上文之構造及方法作出各種改變，因此意欲將上文描述中所含有及附圖中所展示之所有內容解釋為具有說明性而不具有限制意義。
100‧‧‧晶圓/半導體晶圓102‧‧‧處置晶圓104‧‧‧施體晶圓106‧‧‧晶圓108‧‧‧氧化物層110‧‧‧基板晶圓112‧‧‧矽層114‧‧‧基板表面116‧‧‧施體表面118‧‧‧厚度200‧‧‧晶圓拋光系統202‧‧‧晶圓拋光設備/第一晶圓拋光設備/第二晶圓拋光設備/拋光設備/第三晶圓拋光設備204‧‧‧拋光墊206‧‧‧可樞轉檯208‧‧‧晶圓安裝裝置210‧‧‧可旋轉頭211‧‧‧環212‧‧‧表面214‧‧‧漿液/第一漿液/第二漿液216‧‧‧表面218‧‧‧噴嘴500‧‧‧晶圓502‧‧‧低部分504‧‧‧高部分506‧‧‧晶圓508‧‧‧表面600‧‧‧晶圓602‧‧‧缺陷604‧‧‧飾紋700‧‧‧晶圓800‧‧‧漿液802‧‧‧漿液804‧‧‧漿液806‧‧‧漿液
圖1係一半導體晶圓之一項實施例之剖面圖。 圖2係一晶圓拋光系統之一項實施例之一部分示意性透視圖。 圖3係圖2中所展示之晶圓拋光系統之一晶圓拋光設備之一項實施例之一側視立面圖。 圖4係展示處理一半導體晶圓之一方法之一項實施例之一流程圖。 圖5係展示處理一半導體晶圓之一方法之另一實施例之一流程圖。 圖6係展示在拋光期間自一晶圓之區域所移除之材料量之一圖解。 圖7係展示在所闡述拋光方法期間自一晶圓之區域所移除之材料量之一圖解。 圖8係比較拋光期間所移除之材料量與拋光墊之使用壽命之一圖表。 圖9係比較拋光期間所移除之材料量與拋光墊之使用壽命(在所闡述方法中使用拋光墊時)之一圖表。 圖10係一半導體晶圓之一圖解，其展示拋光之後晶圓上之表面缺陷。 圖11係一半導體晶圓之一圖解，其展示根據圖4中所展示之方法進行拋光之後晶圓上之表面缺陷。 圖12係比較供在處理晶圓時使用之漿液之特性之一圖表。 在各個圖式中，相同參考符號指示相同元件。

Claims (12)

  1. 一種處理一半導體晶圓之方法，其包括：在該半導體晶圓上沈積一矽層；將一第一漿液施加至該半導體晶圓，該第一漿液具有一pH小於10，且不包含腐蝕劑；拋光該矽層以使該矽層平滑；將一第二漿液施加至該半導體晶圓，該第二漿液包含一腐蝕劑，該第二漿液具有一pH介於10與12之間。
  2. 如請求項1之方法，其中該矽層係一多晶矽層，該層在拋光之後具有一經減小之粗糙度，且多晶晶粒邊界藉由拋光而被減小。
  3. 如請求項1之方法，其中使用該第一漿液對該矽層進行拋光達一預定時間，該預定時間係處於約1分鐘與約5分鐘之間之一範圍內。
  4. 如請求項3之方法，其中該預定時間係約2分鐘。
  5. 如請求項1之方法，其中使用該第二漿液對該矽層進行拋光達一預定時間，該預定時間係處於約5分鐘與約15分鐘之間之一範圍內。
  6. 如請求項1之方法，其中該腐蝕劑係氫氧化鉀。
  7. 如請求項1之方法，其進一步包括在拋光該矽層之前清潔該半導體晶圓以促進該矽層上之生長。
  8. 如請求項7之方法，其進一步包括在拋光該矽層之前於該矽層上形成一個氧化矽層。
  9. 如請求項8之方法，其中清潔該半導體晶圓包括使用一標準清潔1(SC1)來清潔該半導體晶圓。
  10. 一種處理一半導體晶圓之方法，其包括：在該半導體晶圓上沈積一矽層；將該半導體晶圓定位於一第一晶圓拋光設備上；當該半導體晶圓定位於該第一晶圓拋光設備上時，以一第一漿液拋光該矽層以使得該矽層之一第一部分被移除，該第一漿液不含腐蝕劑；將該半導體晶圓定位於一第二晶圓拋光設備上；及當該半導體晶圓定位於該第二晶圓拋光設備上時，以包含一腐蝕劑之一第二漿液拋光該矽層以使得該矽層之一第二部分被移除。
  11. 如請求項10之方法，其中當在該第一晶圓拋光設備上拋光該矽層時，介於約0.3μm與約1μm之間之一厚度的該矽層被移除。
  12. 如請求項10之方法，其中當在該第二晶圓拋光設備上拋光該矽層時，介於約0.1μm與約0.5μm之間之一厚度的該矽層被移除。
TW105131759A 2015-09-30 2016-09-30 用於處理具有多晶修整之半導體晶圓之方法 TWI771276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562235197P 2015-09-30 2015-09-30
US62/235,197 2015-09-30

Publications (2)

Publication Number Publication Date
TW201721750A TW201721750A (zh) 2017-06-16
TWI771276B true TWI771276B (zh) 2022-07-21

Family

ID=57124186

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110113821A TW202129764A (zh) 2015-09-30 2016-09-30 用於處理具有多晶修整之半導體晶圓之方法
TW105131759A TWI771276B (zh) 2015-09-30 2016-09-30 用於處理具有多晶修整之半導體晶圓之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110113821A TW202129764A (zh) 2015-09-30 2016-09-30 用於處理具有多晶修整之半導體晶圓之方法

Country Status (6)

Country Link
US (2) US11043395B2 (zh)
EP (1) EP3357082A1 (zh)
JP (1) JP6858763B2 (zh)
CN (1) CN108496242B (zh)
TW (2) TW202129764A (zh)
WO (1) WO2017059099A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746829A (en) * 1995-09-14 1998-05-05 Kabushiki Kaisha Toshiba Impurity concentrator and analyzer
US20040253775A1 (en) * 2003-06-12 2004-12-16 Krishnashree Achuthan Multi-step chemical mechanical polishing of a gate area in a finfet

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
US5232875A (en) * 1992-10-15 1993-08-03 Micron Technology, Inc. Method and apparatus for improving planarity of chemical-mechanical planarization operations
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US5646053A (en) * 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
US6139428A (en) * 1996-12-17 2000-10-31 Vsli Technology, Inc. Conditioning ring for use in a chemical mechanical polishing machine
TW358983B (en) * 1997-11-15 1999-05-21 Taiwan Semiconductor Mfg Co Ltd Chemical mechanical grinding method
US6162368A (en) 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US6268284B1 (en) * 1998-10-07 2001-07-31 Tokyo Electron Limited In situ titanium aluminide deposit in high aspect ratio features
US6447693B1 (en) * 1998-10-21 2002-09-10 W. R. Grace & Co.-Conn. Slurries of abrasive inorganic oxide particles and method for polishing copper containing surfaces
TW494502B (en) * 1998-12-09 2002-07-11 Applied Materials Inc Polishing platen rinse for controlled passivation of silicon/polysilicon surfaces
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6431959B1 (en) 1999-12-20 2002-08-13 Lam Research Corporation System and method of defect optimization for chemical mechanical planarization of polysilicon
US6682396B1 (en) * 2000-04-11 2004-01-27 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for linear polishing
US6949466B2 (en) * 2001-09-18 2005-09-27 Oriol Inc. CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
WO2003105200A1 (en) * 2002-06-06 2003-12-18 Ebara Corporation Substrate processing apparatus and substrate processing method
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2005072238A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100596880B1 (ko) * 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
US20060088976A1 (en) * 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
KR100641348B1 (ko) 2005-06-03 2006-11-03 주식회사 케이씨텍 Ｃｍｐ용 슬러리와 이의 제조 방법 및 기판의 연마 방법
KR100750191B1 (ko) * 2005-12-22 2007-08-17 삼성전자주식회사 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
EP2346069A4 (en) 2008-11-07 2012-06-13 Asahi Glass Co Ltd ABRASIVE, POLISHING METHOD AND METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR SWITCHING
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746829A (en) * 1995-09-14 1998-05-05 Kabushiki Kaisha Toshiba Impurity concentrator and analyzer
US20040253775A1 (en) * 2003-06-12 2004-12-16 Krishnashree Achuthan Multi-step chemical mechanical polishing of a gate area in a finfet

Also Published As

Publication number Publication date
CN108496242A (zh) 2018-09-04
US11043395B2 (en) 2021-06-22
CN108496242B (zh) 2022-09-27
US20210242035A1 (en) 2021-08-05
JP6858763B2 (ja) 2021-04-14
US20180323079A1 (en) 2018-11-08
WO2017059099A1 (en) 2017-04-06
TW202129764A (zh) 2021-08-01
TW201721750A (zh) 2017-06-16
EP3357082A1 (en) 2018-08-08
JP2018537844A (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
US9630295B2 (en) Mechanisms for removing debris from polishing pad
US6276997B1 (en) Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
US6527626B2 (en) Fixed abrasive polishing pad
JP2006179887A (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
US20130072091A1 (en) Method for the double-side polishing of a semiconductor wafer
JP2010109370A (ja) 半導体ウェーハの両面をポリッシングする方法
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
TW201742135A (zh) 晶圓的雙面拋光方法
JP2004096112A (ja) 半導体ウェーハの処理法
TW201814847A (zh) 半導體裝置的製造方法和半導體製造裝置
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
KR101752986B1 (ko) SiC 기판의 제조 방법
CN101347922A (zh) 研磨垫的清洗方法
JP2008042220A (ja) 基板処理方法及び装置
TWI771276B (zh) 用於處理具有多晶修整之半導體晶圓之方法
TWI614089B (zh) 半導體基板的保護膜形成方法
KR20230092807A (ko) 반도체 기판을 폴리싱하기 위한 방법
JP2016047578A (ja) サファイア基板とその研磨方法