JP6858763B2 - 多結晶仕上げを有する半導体ウエハを処理する方法 - Google Patents

多結晶仕上げを有する半導体ウエハを処理する方法 Download PDF

Info

Publication number
JP6858763B2
JP6858763B2 JP2018516823A JP2018516823A JP6858763B2 JP 6858763 B2 JP6858763 B2 JP 6858763B2 JP 2018516823 A JP2018516823 A JP 2018516823A JP 2018516823 A JP2018516823 A JP 2018516823A JP 6858763 B2 JP6858763 B2 JP 6858763B2
Authority
JP
Japan
Prior art keywords
wafer
polishing
silicon layer
slurry
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018516823A
Other languages
English (en)
Other versions
JP2018537844A (ja
Inventor
ワン・ホイ
チュウ・アレックス
アレクシス・グラッブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2018537844A publication Critical patent/JP2018537844A/ja
Application granted granted Critical
Publication of JP6858763B2 publication Critical patent/JP6858763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline

Description

[関連出願の相互参照]
本願は、米国仮特許出願(第62/235197号、2015年9月30日出願)の優先権を主張しており、この開示は参照により全体としてここに組み込まれる。
本開示は、一般に半導体ウエハの処理に関し、詳細には半導体ウエハの研磨面を含む半導体ウエハを処理するためのシステムおよび方法に関する。
半導体ウエハは、例えば、集積回路(IC)チップ、シリコン・オン・インシュレータ(SOI)ウエハ、高周波−SOI(RF−SOI)ウエハなどの半導体デバイスの生産で使用される。典型的には、半導体ウエハは、高伝導度反転蓄積層の形成を生じさせる高抵抗基板を含み、これは半導体デバイスの性能を妨げる。
幾つかのプロセスにおいて、例えば、多結晶シリコン層などの層が、半導体ウエハの表面に堆積され、密度電荷トラップを提供し、これにより高伝導度反転蓄積層の形成を抑制する。例えば、この層は、高抵抗基板と埋め込み酸化物(BOX)との間の界面を形成する表面に堆積でき、界面を横切る電荷の移動を妨げる。いったん堆積されると、層は、半導体ウエハ上に粗い表面を形成する傾向がある。従って、半導体ウエハの粗い表面は、ICチップ、SOIウエハ、RF−SOIウエハなどの半導体デバイスの生産のための厳密なパラメータを満たす特性を有するようにさらに処理する必要がある。
典型的には、半導体ウエハの表面は、多結晶層粗さおよび微小欠陥を含む表面特性を改善するように研磨される。半導体ウエハを研磨する1つの方法は、化学機械研磨(CMP)と称される。CMPプロセスは、しばしば円形研磨パッドを使用する。スラリー(slurry)がパッドに付与されると、パッドは回転し、ウエハは、パッドに接触して付勢される。しかしながら、多結晶層がウエハに堆積された場合に形成され得る撓みまたは曲げに起因して、ウエハはパッドに不均一に接触することがある。こうした不均一接触は、研磨後の表面特性に影響し、これはウエハを不満足なものとし、または追加の処理を要求する。例えば、ウエハは、パッドとウエハとの間の不均一接触に起因して、高いレートでテーパー状になることがある。
時々、CMPプロセスで使用されるスラリーは、腐食(caustic)剤を含む。しかしながら、腐食剤は、ウエハの表面特性に悪影響を与えることがある。例えば、腐食剤は、多結晶層の粒子境界を装飾することがあり、ウエハを不満足なものとし、または追加の処理を要求する。装飾された粒子境界は、更なる処理の際、例えば、半導体ウエハのボンディングの際、半導体ウエハの完全性に影響する欠陥を形成することがある。
従って、パッド接触の均一性を増加させ、腐食剤の悪影響を低減する、半導体ウエハを研磨する方法についてニーズがある。
この背景セクションは、以下に説明及び/又は権利請求する本開示の種々の態様に関連し得る技術の種々の態様を読者に紹介することを意図している。この議論は、読者に背景情報を提供して、本開示の種々の態様のより良い理解を促進するのに役立つと考える。従って、これらの記述は、この観点で読むべきであり、先行技術の承認としてではないと理解すべきである。
一態様において、半導体ウエハを処理する方法は、シリコン層を半導体ウエハに堆積することを含む。第1スラリーが半導体ウエハに付与され、シリコン層は研磨され、シリコン層を滑らかにする。第2スラリーが半導体ウエハに付与される。第2スラリーは、第1スラリーより多い量の腐食剤を含む。
他の態様において、半導体ウエハを処理する方法は、シリコン層を半導体ウエハに堆積することを含む。半導体ウエハは、第1ウエハ研磨装置に配置される。半導体ウエハが第1ウエハ研磨装置に配置される間にシリコン層は研磨され、そのためシリコン層の一部が除去される。半導体ウエハは、第2ウエハ研磨装置に配置される。半導体ウエハが第2ウエハ研磨装置に配置される間にシリコン層は研磨され、そのためシリコン層の一部が除去される。
他の態様において、半導体ウエハを処理する方法は、シリコン層を半導体ウエハに堆積することを含む。半導体ウエハは、洗浄され、シリコン層での成長を促進する。半導体ウエハが洗浄された後、半導体ウエハは研磨され、シリコン層を滑らかにする。
上述した態様に関連して記述した特徴について種々の改良が存在する。更なる特徴を、上述した態様に組み込んでもよい。これらの改良および追加の特徴は、個別にまたは任意の組合せで存在してもよい。例えば、図示した実施形態の何れかに関連して後述する種々の特徴が、上述した態様の何れかに、単独または任意の組合せで組み込んでもよい。
半導体ウエハの一実施形態の断面図である。 ウエハ研磨システムの一実施形態の部分概略斜視図である。 図2に示すウエハ研磨システムのウエハ研磨装置の一実施形態の側面図である。 半導体ウエハを処理する方法の一実施形態を示すフロー図である。 半導体ウエハを処理する方法の他の実施形態を示すフロー図である。 研磨の際にウエハのエリアから除去された材料の量を示す説明図である。 説明した研磨方法の際にウエハのエリアから除去された材料の量を示す説明図である。 研磨の際に除去される材料の量を研磨パッドの寿命と比較するチャートである。 研磨パッドが説明した研磨方法で使用される場合、研磨の際に除去される材料の量を研磨パッドの寿命と比較するチャートである。 研磨後にウエハでの表面欠陥を示す半導体ウエハの説明図である。 図4に示す方法に従って、研磨後にウエハでの表面欠陥を示す半導体ウエハの説明図である。 ウエハを処理する際に使用されるスラリーの特性を比較するチャートである。
種々の図面での同様な参照符号は、同様な要素を示す。
ここで図面、特に図1を参照して、半導体ウエハの一実施形態が、参照符号100によって全体に全般的に指定される。ウエハ100は、半導体ウエハのいずれのタイプでもよく、説明した方法は、任意の半導体デバイス、例えば、集積回路(IC)チップ、シリコン・オン・インシュレータ(SOI)ウエハ、高周波−SOI(RF−SOI)ウエハなどで使用されるウエハの表面を研磨するために使用できる。
例示の実施形態において、ウエハ100は、ハンドルウエハ102と、ドナーウエハ104とを含む。ドナーウエハ104は、ウエハ106と、ウエハ106に堆積された酸化物層108とを含む。ハンドルウエハ102は、基板ウエハ110と、基板ウエハ110に堆積されたシリコン層112とを含み、ドナーウエハ104と接合するように構成される。シリコン層112は、基板表面114と、基板表面114に対向するドナー表面116とを含む。シリコン層112の厚さ118が、基板表面114とドナー表面116との間で測定される。いくつかの実施形態において、シリコン層112の厚さ118は、一例として、約1マイクロメータ〜約5マイクロメータの範囲である。他の実施形態において、シリコン層112は、任意の適切な厚さ118を有してもよく、ウエハ104の任意の部分をカバーしてもよい。例示の実施形態において、シリコン層112は、多結晶シリコン層であり、これは電子電荷トラップとして主に使用される
図2を参照して、ウエハ研磨システムの一実施形態が参照符号200によって全体に全般的に指定される。ウエハ研磨システム200は、複数のウエハ研磨装置202を含む。適切な実施形態において、ウエハ研磨システム200は、ウエハ研磨システム200が説明したように機能できる任意の数のウエハ研磨装置202を含んでもよい。説明する実施形態において、ウエハ研磨システム200は、3つのウエハ研磨装置202を含む。
図3に示すように、ウエハ研磨装置202は、旋回可能テーブル206の上に搭載された研磨パッド204と、半導体ウエハ100を研磨パッド204の上に搭載するための回転可能ヘッド210を有するウエハ搭載装置208とを含む。リング211は、研磨パッド204に対してウエハ100を位置決めするのを容易にする。適切な実施形態において、ウエハ研磨装置202は、1つを含む任意の数の研磨パッド204、ウエハ搭載装置208およびリング211を含んでもよい。説明する実施形態において、各ウエハ研磨装置202は、2つのウエハ搭載装置208を含む。両方のウエハ100および研磨パッド204が回転すると、ウエハ搭載装置208は、ウエハ100を保持し、ウエハ100を研磨パッド204に接触させる。研磨パッド204は、摩耗により、そして研磨パッド204の表面216に付与できるスラリー214を用いて、ウエハ100の表面を研磨する。適切な実施形態において、表面212は、ウエハ100の基板表面114(図1)、ドナー表面116(図1)またはいずれか他の表面でもよい。
説明する実施形態において、各ウエハ研磨装置202は、スラリー214を注入するためのノズル218を含む。ノズル218のいずれか1つは、いずれか他のノズル218から注入されるスラリー214とは異なるスラリー214を注入してもよい。さらに、異なるスラリー214が、研磨プロセスの際に、いずれか単一のノズル218から注入されてもよい。
例示の実施形態において、スラリー214は、表面212を研磨するのを容易にする流体の混合を含む。スラリー214は、表面212を摩耗できる任意の化学薬品および他の材料を含んでもよい。スラリー214はまた、研磨の際に表面212を摩耗させるのに適した任意のサイズの粒子を含んでもよい。いくつかの実施形態において、スラリー214は、約20ナノメータ〜約80ナノメータ、または約25ナノメータ〜約45ナノメータの直径を有する粒子を含んでもよい。
研磨の際、スラリー214は、研磨パッド204とウエハ100との間に付与され、ウエハ100の表面212を研磨するのを支援する。研磨パッド204がウエハ100に対して押圧された場合、研磨パッド204は、ウエハ100の表面212に対してスラリー214を働かせて、ウエハ100の表面212から材料を同時かつ均等に除去し、ウエハ100の全体平滑度を改善するのを支援する。ウエハ100の表面212が研磨されると、シリコンが除去され、スラリー214の摩耗作用によって、ある微細損傷が表面212に生成される。一例として、中間研磨操作は、ウエハ100の表面212から材料の約1マイクロメータ未満を除去する。続いて、表面212上にスラリー214によって生成された微細損傷は、最終研磨において除去される。
図4は、半導体ウエハを処理する例示の方法300のフローチャートである。方法300は、一般に、シリコン層112をウエハ100に堆積すること(302)、ウエハ100を第1ウエハ研磨装置202に配置すること(304)、第1スラリー214を用いてシリコン層112を研磨すること(306)、第2スラリー214を用いてシリコン層112を研磨すること(308)、ウエハ100を第2ウエハ研磨装置202に配置すること(310)、およびシリコン層112を研磨すること(312)を含む。
方法300の例示の実施形態において、研磨は、複数のウエハ研磨装置202で実行される。いくつかの実施形態において、ウエハ100は、単一の研磨装置202を用いて研磨してもよい。方法300の例示の実施形態において、ウエハ100は、初期の粗い研磨のために第1ウエハ研磨装置202に配置される。ウエハ100は、第1ウエハ研磨装置202において、摩耗されるべきウエハ100の一部及び/又は達成されるべき所望の平滑度に適した時間の間に研磨できる。いくつかの実施形態において、ウエハ100は、第1ウエハ研磨装置202において研磨され、厚さ118が約0.3μm〜約1μmの範囲の量だけ減少するようにする。一実施形態において、ウエハ100が第1ウエハ研磨装置202で研磨される間に、厚さ118は約0.5μmだけ減少する。その結果、ウエハ100の撓み及び/又は曲げは減少する。さらに、シリコン層112が第1ウエハ研磨装置202で研磨される間に、シリコン層112の表面応力が解放される。
ウエハ100の撓み、曲げ及び/又は表面張力の減少は、後続の研磨の際、研磨パッド204がウエハ100に対してほぼ均等な圧力で押圧されるのを促進する。例示の実施形態において、ウエハ100は、追加の研磨のために第2ウエハ研磨装置202に配置される。ウエハ100は、第2ウエハ研磨装置202において、摩耗されるべきウエハ100の一部及び/又は達成されるべき所望の平滑度に適した時間の間に研磨できる。いくつかの適切な実施形態において、ウエハ100は、第2ウエハ研磨装置202において研磨され、厚さ118が約0.1μm〜約0.5μmの範囲の量だけ減少するようにする。一実施形態において、ウエハ100が第2ウエハ研磨装置202で研磨される間に、厚さ118は約0.3μmだけ減少する。ウエハ100の撓み、曲げ及び/又は表面張力の減少に起因して、材料は、第1ウエハ研磨装置202での研磨よりも第1ウエハ研磨装置202での研磨の際により均等にウエハ100から除去される。
研磨パッド204での材料の積み上げが、ウエハ100を研磨するために複数のウエハ研磨装置202を使用することによって減少する。例えば、ウエハ100を第1ウエハ研磨装置202から第2ウエハ研磨装置202に切り替えた場合、研磨パッド204は、研磨パッド204に残留する材料が取り除かれる。研磨パッド204での材料の積み上げを減少させることは、大量製造プロセスの際、研磨パッド204の寿命を増加させ、研磨パッド204が材料を均等に除去するのを促進する。
方法300のいくつかの実施形態において、研磨パッド204は、ウエハ100に対して押圧され、スラリー214が、予め定めた時間、研磨パッド204とウエハ100との間に付与される。予め定めた時間は、摩耗されるべきウエハ100の所望の一部及び/又は達成されるべき所望の平滑度に適した時間でもよい。異なるスラリー214が、研磨の際、異なる時間で研磨パッド204およびウエハ100に付与してもよい。例えば、第1スラリー214は、約1分〜約5分の範囲、またはある例では約90秒〜約180秒の範囲の時間で研磨パッド204およびウエハ100に付与してもよい。一例において、第1スラリー214は、研磨の際、約2分間、研磨パッド204およびウエハ100に付与される。
表面212での欠陥、例えば、粒子境界の装飾(decoration)を減少させるために、第1スラリー214は、腐食剤が実質的に無い。一実施形態において、第1スラリー214がウエハ100に付与される際の研磨(306)は、材料の約0.1μm〜約0.2μmを除去する。本開示で使用されるように、用語「腐食剤」は、化学作用、例えば、焼成(burning)または腐食(corroding)などを用いて材料を摩耗または除去することが可能な物質を意味する。いくつかの実施形態において、第1スラリー214は、本開示のいくつかの態様から逸脱することなく、弱い腐食剤または比較的少ない量の腐食剤を含んでもよい。
方法300において、腐食剤を含有する第2スラリー214が、ウエハ100の表面212の更なる研磨のために、研磨パッド204とウエハ100との間に付与される。第2スラリー214は、ウエハ100から材料を摩耗及び/又は除去するのを促進するのに適した任意の腐食剤を含んでもよい。一実施形態において、第2スラリー214は、弱い塩基腐食剤、例えば、限定なしで、水酸化カリウム、水酸化アンモニウム、水酸化テトラメチルアンモニウム、アミンなどを含む。アンモニア安定化コロイダルシリカスラリーがNP8020Hである。NP8020Hは、約8〜約10%のシリカ含量および約65〜約75ナノメータの粒子サイズを有する。
方法300の例示の実施形態において、第2スラリー214は、第1スラリー214より多い量の腐食剤を含む。いくつかの実施形態において、腐食剤は、弱い塩基であるため、第2スラリー214は、第1スラリー214より高いpHを有する。例えば、第2スラリー214は、約10〜約12の範囲のpHを有し、第1スラリー214は、約10未満のpHを有する。他の実施形態において、第1スラリー214および第2スラリー214は、ウエハ100を研磨するのに適した任意のpHを有してもよい。
方法300において、最後の「タッチ(touch)」または「フラッシュ(flash)」研磨操作の際、水がウエハ100に付与され、サブマイクロメータの粗さを改善し、ウエハ100の表面212に残留する微小欠陥を実質的に排除する。最後の研磨はまた、ウエハの平坦度を維持しつつ、研磨されたウエハにとって典型的で、多くのデバイス製造によって所望される滑らかな鏡面仕上げをウエハ100の表面212に付与する。このタイプの最終研磨は、一般に、ウエハ100の表面212から材料の約1マイクロメータ未満、または材料の約0.25マイクロメータ〜約0.5マイクロメータを除去する。適切な実施形態において、最終研磨は、約0.12マイクロメータ未満、または約0.06マイクロメータ未満、または約0.048マイクロメータ未満の直径を有する粒子を除去する。水が追加されると、水はスラリー214を希釈する。いくつかの実施形態において、スラリー214は、約1部のシリカスラリー:約10部の脱イオン水に希釈される。
図5は、半導体ウエハを処理する例示の方法400のフローチャートである。方法400は、一般に、シリコン層112をウエハ100に堆積すること(402)、ウエハ100を洗浄すること(404)、ウエハ100を第1ウエハ研磨装置202で研磨すること(406)、ウエハ100を第2ウエハ研磨装置202で研磨すること(408)、ウエハ100を第3ウエハ研磨装置202で研磨すること(410)、およびウエハ100を洗浄すること(412)を含む。
方法400の例示の実施形態において、ウエハ100を洗浄すること(404)は、洗浄液を使用する標準洗浄(standard clean)1(SC1)を用いてウエハ100を処理することを含む。他の実施形態において、ウエハは、いずれかの洗浄プロセスを用いて洗浄してもよい。研磨の前にウエハを洗浄することは、ウエハ上の欠陥を減少させることを容易にし、粗いポリシリコン表面を保護し、粒子境界装飾を抑制または回避する。特に、研磨(406、408、410)の前にウエハを洗浄することは、ウエハ上においてある材料層、例えば、シリコン酸化物層の成長を促進し、これはシリコン層112を保護し、粒子境界装飾を低減する。
図6と図7に見えるように、説明した方法は、研磨の際、材料除去の均等性を増加させる。例えば、図6に示すウエハ500が、研磨後に相当なテーパーを有しており、即ち、高い部分504からより低い部分502からの方がより多くの量の材料が除去されている。従って、ウエハ500は、追加の処理を必要とすることがあり、及び/又は、半導体ウエハの表面特性について厳しい要求を満たさないことがある。これに対して図7に示すように、ウエハ506からの材料が、説明した研磨方法の際、ウエハ506の表面506全体に渡って実質的に均等に除去される。材料の約0.8μmがウエハ506から除去され、一方、材料の約0.6μmがウエハ500から除去された。従って、ウエハ506から除去された材料の量は、ウエハ500から除去された材料の量より多い。しかしながら、ウエハ506について使用した、説明した研磨方法の際に材料のより均等な除去に起因して、研磨後のウエハ506の厚さは、研磨後のウエハ500の厚さより均等である。
図8に示すように、研磨の際に除去される材料の量は、典型的には研磨パッド204の寿命全体に渡って減少する。除去の減少は、研磨パッド204での材料の積み上げに少なくとも部分的に起因している。しかしながら、図9は、説明した方法で使用した研磨パッド204の除去レートは、研磨パッド204の寿命全体に渡って実質的に均等であることを示す。
図10と図11は、ウエハ600およびウエハ700の微分干渉コントラスト(DIC)画像をそれぞれ示す。DIC画像は、ウエハ600およびウエハ700の表面欠陥を強調する。ウエハ600は、腐食剤を含む研磨プロセスにおいて単一のウエハ研磨装置を用いた研磨した。従って、ウエハ600は、ウエハ600の粒子境界において欠陥602および装飾604を含む。これに対してウエハ700は、腐食剤が実質的に存在しないスラリー214とともに複数のウエハ研磨装置202を用いて研磨した。その結果、ウエハ700は、ウエハ600より表面欠陥が少ない。
図12は、ウエハ100を処理する際に使用されるスラリー800の特性を比較するチャートである。スラリー802は、約9.88のpH、約50%のシリカ含量、約30ナノメータの平均粒子サイズを有する。スラリー804は、約10.5のpH、約9.8%のシリカ含量、約71ナノメータの平均粒子サイズを有する。スラリー806は、約10.17のpH、約9.4%のシリカ含量、約35.1ナノメータの平均粒子サイズを有する。適切なスラリーは、イリノイ州、ネイパービルのナルコ社から入手できる。
シリコン・オン・インシュレータのウエハをいくつかの実施形態で説明したが、説明した方法およびシステムは、シリコン・オン・インシュレータのウエハだけでなく、任意のタイプのウエハを研磨するために使用できる。
説明した方法およびシステムの実施形態は、従前の方法およびシステムと比較して、改善された表面特性を有する半導体ウエハをより効率的に生産できる。例えば、説明した方法およびシステムは、ウエハ研磨の際、廃棄物を低減し、効率を増加させる、改善された研磨システムを提供する。詳細には、説明した実施形態は、複数の研磨装置を用いてウエハを研磨することを提供する。この実施形態は、研磨されたウエハの表面の均等性を増加させ、ウエハのテーパーを低減する。
いくつかの実施形態において、腐食剤なしのスラリーは、研磨プロセスの初期部分について使用される。こうしてウエハでの粗い欠陥に対する腐食剤からの影響が減少する。例えば、腐食剤による粒子境界の装飾が減少する。粒子境界の減少した装飾は、より良好な表面粗さ、下流プロセスでの少ない再生粗さ、改善された計測学を含む、多数の利益を有する。
本発明またはその実施形態の要素を導入する場合、冠詞("a", "an", "the", "said")は、1つ以上の要素が存在することを意味すると意図している。用語「備える(comprising)、含む(including)、有する(having)」は、包括的であって、列挙した要素以外の追加の要素が存在してもよいことを意味すると意図している。
上述の構造および方法において、本発明の範囲を逸脱することなく、種々の変更が可能であるが、上記記載に含まれ、添付図面に示される全ての事項が、例示として解釈すべきであり、限定する趣旨として解釈すべきでないことを意図している。

Claims (11)

  1. 半導体ウエハを処理する方法であって、
    シリコン層を半導体ウエハに堆積することと、
    10未満のpHを有する第1スラリーを半導体ウエハに付与することと、
    シリコン層を研磨して、シリコン層を滑らかにすることと、
    第2スラリーを半導体ウエハに付与することとを含み、
    第2スラリーは、第1スラリーより多い量の腐食剤を含み、10〜12の範囲のpHを有する、方法。
  2. シリコン層は、多結晶シリコン層であり、
    該層は、研磨後に減少した粗さを有し、
    多結晶粒子境界は、研磨によって減少している、請求項1記載の方法。
  3. シリコン層は、第1スラリーを用いて予め定めた時間で研磨され、
    予め定めた時間は、分〜分の範囲である、請求項1記載の方法。
  4. 予め定めた時間は、分である、請求項記載の方法。
  5. シリコン層は、第2スラリーを用いて予め定めた時間で研磨され、
    予め定めた時間は、分〜5分の範囲である、請求項1記載の方法。
  6. 腐食剤は、水酸化カリウムである、請求項1記載の方法。
  7. シリコン層を研磨する前に、半導体ウエハを洗浄ることをさらに含む、請求項1記載の方法。
  8. シリコン層を研磨する前に、シリコン酸化物層をシリコン層の上に形成することをさらに含み、研磨ステップは、シリコン酸化物層の除去を含む、請求項記載の方法。
  9. 半導体ウエハを処理する方法であって、
    シリコン層を半導体ウエハに堆積することと、
    半導体ウエハを第1ウエハ研磨装置に配置することと、
    半導体ウエハが第1ウエハ研磨装置に配置される間に腐食剤無しの第1スラリーを用いてシリコン層を研磨して、シリコン層の第1部分が除去されることと、
    半導体ウエハを第2ウエハ研磨装置に配置することと、
    半導体ウエハが第2ウエハ研磨装置に配置される間に腐食剤を含有する第2スラリーを用いてシリコン層を研磨して、シリコン層の第2部分が除去されることとを含む方法。
  10. シリコン層が第1ウエハ研磨装置で研磨される間に、シリコン層の厚さの.3μm〜μmが除去される、請求項記載の方法。
  11. シリコン層が第2ウエハ研磨装置で研磨される間に、シリコン層の厚さの.1μm〜.5μmが除去される、請求項記載の方法。
JP2018516823A 2015-09-30 2016-09-29 多結晶仕上げを有する半導体ウエハを処理する方法 Active JP6858763B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562235197P 2015-09-30 2015-09-30
US62/235,197 2015-09-30
PCT/US2016/054488 WO2017059099A1 (en) 2015-09-30 2016-09-29 Methods for processing semiconductor wafers having a polycrystalline finish

Publications (2)

Publication Number Publication Date
JP2018537844A JP2018537844A (ja) 2018-12-20
JP6858763B2 true JP6858763B2 (ja) 2021-04-14

Family

ID=57124186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018516823A Active JP6858763B2 (ja) 2015-09-30 2016-09-29 多結晶仕上げを有する半導体ウエハを処理する方法

Country Status (6)

Country Link
US (2) US11043395B2 (ja)
EP (1) EP3357082A1 (ja)
JP (1) JP6858763B2 (ja)
CN (1) CN108496242B (ja)
TW (2) TW202129764A (ja)
WO (1) WO2017059099A1 (ja)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
US5232875A (en) * 1992-10-15 1993-08-03 Micron Technology, Inc. Method and apparatus for improving planarity of chemical-mechanical planarization operations
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP3240263B2 (ja) * 1995-09-14 2001-12-17 株式会社東芝 不純物濃縮・分析方法およびこれに用いる装置
US5646053A (en) * 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
US6139428A (en) * 1996-12-17 2000-10-31 Vsli Technology, Inc. Conditioning ring for use in a chemical mechanical polishing machine
TW358983B (en) * 1997-11-15 1999-05-21 Taiwan Semiconductor Mfg Co Ltd Chemical mechanical grinding method
US6162368A (en) * 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US6268284B1 (en) * 1998-10-07 2001-07-31 Tokyo Electron Limited In situ titanium aluminide deposit in high aspect ratio features
US6447693B1 (en) * 1998-10-21 2002-09-10 W. R. Grace & Co.-Conn. Slurries of abrasive inorganic oxide particles and method for polishing copper containing surfaces
TW494502B (en) * 1998-12-09 2002-07-11 Applied Materials Inc Polishing platen rinse for controlled passivation of silicon/polysilicon surfaces
US6559040B1 (en) * 1999-10-20 2003-05-06 Taiwan Semiconductor Manufacturing Company Process for polishing the top surface of a polysilicon gate
US6431959B1 (en) 1999-12-20 2002-08-13 Lam Research Corporation System and method of defect optimization for chemical mechanical planarization of polysilicon
US6682396B1 (en) * 2000-04-11 2004-01-27 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for linear polishing
US6949466B2 (en) * 2001-09-18 2005-09-27 Oriol Inc. CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
CN100355021C (zh) * 2002-06-06 2007-12-12 株式会社荏原制作所 衬底处理设备和衬底处理方法
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
JP2005072238A (ja) 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100596880B1 (ko) 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
US20060088976A1 (en) 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
KR100641348B1 (ko) 2005-06-03 2006-11-03 주식회사 케이씨텍 Cmp용 슬러리와 이의 제조 방법 및 기판의 연마 방법
KR100750191B1 (ko) * 2005-12-22 2007-08-17 삼성전자주식회사 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
EP2346069A4 (en) * 2008-11-07 2012-06-13 Asahi Glass Co Ltd ABRASIVE, POLISHING METHOD AND METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR SWITCHING
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing

Also Published As

Publication number Publication date
US20180323079A1 (en) 2018-11-08
JP2018537844A (ja) 2018-12-20
EP3357082A1 (en) 2018-08-08
US11043395B2 (en) 2021-06-22
CN108496242A (zh) 2018-09-04
TWI771276B (zh) 2022-07-21
TW201721750A (zh) 2017-06-16
WO2017059099A1 (en) 2017-04-06
TW202129764A (zh) 2021-08-01
CN108496242B (zh) 2022-09-27
US20210242035A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9630295B2 (en) Mechanisms for removing debris from polishing pad
US6276997B1 (en) Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
TWI567811B (zh) 拋光半導體晶圓兩面的方法
US6811471B2 (en) Abrasive particles to clean semiconductor wafers during chemical mechanical planarization
TWI614801B (zh) 晶圓的雙面拋光方法
JP5481284B2 (ja) 半導体ウェハの製造方法
TWI615893B (zh) 半導體晶圓之加工方法
TW201814847A (zh) 半導體裝置的製造方法和半導體製造裝置
CN104802071A (zh) 化学机械抛光方法
CN102059640B (zh) 用于抛光半导体晶片的方法
JP2009260142A (ja) ウェハ研磨装置及びウェハ研磨方法
JP6955537B2 (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
JP2011082470A (ja) ウェーハ処理方法およびウェーハ処理装置
CN105364699B (zh) 一种化学机械研磨方法和化学机械研磨设备
KR100397415B1 (ko) 반도체 웨이퍼 폴리싱 방법
JP6858763B2 (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
US7559825B2 (en) Method of polishing a semiconductor wafer
TWI614089B (zh) 半導體基板的保護膜形成方法
JP6717706B2 (ja) ウェハの表面処理装置
JP2009238818A (ja) 研磨方法および研磨用組成物
JP6406048B2 (ja) ウェハの加工方法
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
JPH11277418A (ja) 薄板の研磨方法および薄板保持プレート
JP2016047578A (ja) サファイア基板とその研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250