TWI614089B - 半導體基板的保護膜形成方法 - Google Patents

半導體基板的保護膜形成方法 Download PDF

Info

Publication number
TWI614089B
TWI614089B TW106104615A TW106104615A TWI614089B TW I614089 B TWI614089 B TW I614089B TW 106104615 A TW106104615 A TW 106104615A TW 106104615 A TW106104615 A TW 106104615A TW I614089 B TWI614089 B TW I614089B
Authority
TW
Taiwan
Prior art keywords
protective film
wafer
semiconductor substrate
polishing
film forming
Prior art date
Application number
TW106104615A
Other languages
English (en)
Other versions
TW201736040A (zh
Inventor
Shin Sakai
Hiroaki KARIYAZAKI
Tatsuhiko Aoki
Koji Araki
Original Assignee
Globalwafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalwafers Japan Co Ltd filed Critical Globalwafers Japan Co Ltd
Publication of TW201736040A publication Critical patent/TW201736040A/zh
Application granted granted Critical
Publication of TWI614089B publication Critical patent/TWI614089B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

半導體基板的保護膜形成方法
本發明係關於一種半導體基板的保護膜形成方法，尤其是關於一種將半導體基板從研磨頭剝離時所形成且抑制微粒(particle)等雜質的附著之半導體基板的保護膜形成方法。
一般而言，晶片等半導體基板係經由化學機械研磨(CMP；chemical mechanical polishing)所為之粗研磨、主研磨步驟、沖洗(rinse)處理步驟、親水化處理步驟、從研磨頭剝離半導體基板之剝離步驟以及洗淨經研磨之半導體基板之洗淨步驟等所製造。
然而，近年來，伴隨著半導體裝置的高積體化、高密度化，要求更進一步地抑制微粒等雜質附著於半導體基板。
作為該雜質附著的抑制方法而言，例如在日本特開平08-197418號公報之中所提案，在研磨中同時地將研磨劑之漿料(slurry)與界面活性劑溶液供給至研磨台上，藉由對研磨表面研磨結束的同時以界面活性劑覆蓋，因此提高後步驟的洗淨中之晶片表面的微粒的去除效率。
基於圖13說明對該日本特開平08-197418號公報所記載之雜質附著的抑制方法。
如圖13所示，關於該雜質附著的抑制方法，係由界面活性劑噴嘴4噴出界面活性劑溶液而覆蓋晶片W的背面，藉此形成保護膜。進而藉由將界面活性劑溶液由噴嘴7流至研磨台5上，藉此以界面活性劑覆蓋晶片W的表面而形成保護膜。
亦即，日本特開平08-197418號公報所記載之雜質附著的抑制方法，係藉由將前述界面活性劑溶液所成之保護膜形成於晶片W的表面及背面，藉此謀求雜質附著的抑制。
具體而言，如圖13所示藉由裝載機(loader)1從晶片盒2取出晶片W，使裝載機1的臂1a旋轉而搬運至晶片保持部(研磨頭)3的下方。此時，晶片W係以其背面朝上的方式被裝載機1所保持，從界面活性劑噴嘴4噴出界面活性劑溶液而潤濕晶片W的背面，從而形成保護膜。
然後，晶片保持部(研磨頭)3下降，安裝晶片W。晶片保持部(研磨頭)3係在研磨台5上沿箭頭的方向移動，下降後一邊從漿料供給噴嘴6流出漿料，一邊將晶片W按壓至旋轉中之研磨台5，對晶片W的表面進行研磨。
此外，與前述漿料的供給同時地將界面活性劑溶液從噴嘴7流至研磨台5上，藉此在與晶片W的研磨結束同時地對晶片W的表面形成界面活性劑溶液的保護膜。
當前述研磨結束，則晶片保持部(研磨頭)3上昇並在箭頭的方向移動，再次以箭頭的方式下降而停止。然後，將晶片W移載至卸載機(unloader)8的臂8a。
然後，卸載機8的臂8a旋轉，而將晶片W收納至從液槽9的純水10中拉起之晶片盒11中。然後，藉由未圖示之升降機構而使晶片盒11下降，將研磨結束之晶片W浸漬於純水10中。之後，搬運至別的液槽，進行晶片W的洗淨。
如此，藉由在研磨步驟前及研磨步驟中供給界面活性劑溶液，因此在晶片W的背面與表面形成保護膜。
結果，在研磨後，以晶片保持部(研磨頭)3搬運晶片W時，即使晶片W暴露在空氣中，亦可維持晶片W的背面與表面皆以界面活性劑溶液潤濕之狀態(形成有保護膜之狀態)，可提高在洗淨步驟中之晶片表面的微粒的去除效率。
然而，日本特開平08-197418號公報所記載的發明之中，係在研磨前對晶片背面供給界面活性劑而形成保護膜。如此，即使僅在晶片背面噴塗界面活性劑的情況下，亦可能在晶片表面附著界面活性劑，有在晶片表面上部分地形成保護膜之虞。存在下述技術性課題：由於部分地形成有該保護膜，故會因為形成部分與非形成部分之間的研磨速率的差異導致表面粗糙度(Haze)惡化。
此外，專利文獻1所記載的發明之中，存在下述技術性課題：在研磨中，供給界面活性劑至晶片表面而形成有保護膜，因此在研磨中在研磨表面形成保護膜，研磨速率降低，而表面粗糙度惡化。
此外，在日本特開平08-197418號公報所記載的發明 中，由於將晶片從晶片保持部(研磨頭)移載至卸載機的臂，因此在臂所接觸之晶片表面的接觸部之中，可能有界面活性劑的保護膜剝落之虞。其結果有著如下之技術性課題：直到將晶片投入至液槽為止之期間，在保護膜的剝落部位附著有微粒等雜質，導致前述部位的光點缺陷(Light Point Defects；LPD)的數目惡化。
此外，日本特開平08-197418號公報所記載的發明之中，如前所述，由於在研磨前供給界面活性劑溶液，因此在晶片的背面形成有保護膜。
然而，存在有如下的技術性課題：在研磨加工中，由於晶片保持部(研磨頭)與晶片背面之接觸而可能有前述保護膜剝落之虞，將晶片從晶片保持部(研磨頭)取下時，在晶片背面容易附著微粒等雜質，導致晶片背面的LPD的數目惡化。
進而，在日本特開平08-197418號公報所記載的發明之中，被移載至卸載機之晶片被收納至晶片盒，並浸漬於純水中。
然而，由於晶片浸漬在純水時的水流或水壓，使得前述保護膜容易剝落，尤其是在收容前述純水之液槽係溢流(overflow)槽的情況下，存在有如下之技術性課題：可能有前述純水在預定的水壓下對晶片進行碰撞導致在晶片所形成之界面活性劑的保護膜有剝落之虞，且前述保護膜的剝落之部位的LPD數目惡化。
本發明係為解決上述技術性課題所作成，目的在於提供一種可以抑制研磨速率的降低並且抑制微粒等雜質的附著進而抑制LPD數目的惡化之半導體基板的保護膜形成方法。
為達成上述目的所作成之本發明之半導體基板的保護膜形成方法，係含有以下步驟：第1保護膜形成步驟，係在使用貼附有用以保持半導體基板之研磨頭與用以研磨半導體基板之研磨布之研磨盤並將研磨劑供給至研磨布與半導體基板之間且一邊對研磨頭加壓、滑動一邊進行加工之研磨步驟之後，對經研磨之半導體基板的表面藉由界面活性劑溶液所進行之親水化處理而形成保護膜；以及第2保護膜形成步驟，係在前述第1保護膜形成步驟之後，在界面活性劑溶液所構成之保護膜形成處理液的液面與前述經研磨之半導體基板的至少表面接觸之狀態下，從研磨頭剝離半導體基板，藉由經研磨之半導體基板浸漬於前述保護膜形成處理液中，而在半導體基板的表面及背面形成保護膜。
如此，如上所述，本發明之半導體基板的保護膜形成方法之中，係含有第1保護膜形成步驟與第2保護膜形成步驟。
亦即，在本發明之中，由於在研磨結束前未形成保護膜，而在研磨結束後在半導體基板的表面形成保護膜，藉此可抑制研磨速率的降低，且抑制微粒等雜質的附著，而 抑制LPD數目的惡化。
此外，本發明中，由於在前述經研磨之半導體基板的至少表面接觸之狀態下從研磨頭剝離半導體基板，因此可在半導體基板的背面立即形成界面活性劑溶液的保護膜而抑制微粒等雜質的附著，且可抑制LPD數目的惡化。
另外，較佳係半導體基板整體浸漬於保護膜形成處理液的狀態下，從研磨頭剝離半導體基板。如此在半導體基板整體浸漬於保護膜形成處理液的狀態下而剝離之情況下，由於半導體基板的表面及背面皆不會曝露於大氣中，因此更佳。
進而，本發明之半導體基板的保護膜形成方法之中，從研磨頭剝離半導體基板並浸漬於由界面活性劑溶液所構成之保護膜形成處理液中。因此，即使在液槽為溢流槽且界面活性劑溶液以預定的水壓對半導體基板進行碰撞的情況下，亦不會有在親水化處理時所形成之界面活性劑的保護膜被去除之虞(界面活性劑的保護膜可被維持)。另外，保護膜形成處理液為純水的情況下，由於有純水以預定的水壓對半導體基板進行碰撞使得親水化處理時所形成之界面活性劑的保護膜剝落之虞，因此不佳。
如以上所說明的，在本發明之半導體基板的保護膜形成方法之中，由於在研磨結束後半導體基板的表面、背面被保護膜所保護，因此可抑制微粒等雜質的附著，而可抑制LPD數目的惡化。
在此，前述保護膜形成處理液的界面活性劑濃度較佳為1重量%至50重量%。更佳為30重量%至50重量%。
若前述濃度低於1重量%，則由於無法充分地形成保護膜而大的缺陷(LPD)的數目增加，因此不佳。此外，若使用大於50重量%之界面活性劑的情況下，由於抑制LPD數目的功效較少且成本增大，因此不佳。
另外，前述保護膜形成處理液的界面活性劑濃度相較於親水化處理所使用之界面活性劑溶液的濃度更高的情況下，從研磨頭剝離半導體基板時可在半導體基板的背面快速地形成保護膜而較佳。
進而，前述研磨頭的頭本體較佳係具備：凹部，係在下方開口，且用以將半導體基板保持於內部；流道，係用以將氣壓供給至加壓空間；以及膜(membrane)，係將前述凹部閉塞而安裝，並藉由盤狀的彈性素材所形成；從研磨頭剝離半導體基板時對加壓空間的加壓速度為1kPa/sec至8kPa/sec。更佳為5kPa/sec至8kPa/sec。
如此，從研磨頭剝離半導體基板時的對加壓空間的加壓速度係1kPa/sec至8kPa/sec，藉此可更確實地從研磨頭剝離半導體基板，可在剝離的同時將半導體基板浸漬於保護膜形成處理液。
另外，加壓速度低於1kPa/sec的情況下，無法從研磨頭(膜)剝離半導體基板，或者由於剝離半導體基板之速度慢，因此可能有無法在剝離的同時將半導體基板浸漬於保護膜形成處理液之虞。另一方面，加壓速度大於8kPa/sec 的情況下，可能有膜破損之虞。
如以上所述，藉由本發明，可以獲得一種半導體基板的保護膜形成方法，係可抑制研磨速率的降低並且抑制微粒等雜質的附著，進而抑制LPD數目的惡化。
A‧‧‧粗研磨步驟
B‧‧‧主研磨步驟
C‧‧‧沖洗處理步驟
D‧‧‧親水化處理步驟
E‧‧‧保護膜形成處理液接觸步驟
F‧‧‧從研磨頭剝離的步驟
G‧‧‧洗淨步驟
X‧‧‧研磨加工步驟
Y1‧‧‧第1保護膜形成步驟
Y2‧‧‧第2保護膜形成步驟
W‧‧‧晶片
3‧‧‧研磨頭
3A‧‧‧頭本體
3A1‧‧‧加壓空間
3a‧‧‧凹部
3b‧‧‧流道
3B‧‧‧旋轉軸
3C‧‧‧膜
5‧‧‧研磨台
6、7‧‧‧噴嘴
9‧‧‧液槽
12‧‧‧保護膜形成處理液(界面活性劑溶液)
圖1係表示本發明之半導體基板的保護膜形成方法之流程圖。
圖2係用以說明圖1所示之保護膜形成步驟的研磨裝置的示意結構圖。
圖3係表示如圖1所示之保護膜形成步驟的變形例之圖。
圖4係研磨頭的剖面示意圖。
圖5係表示相對於界面活性劑的濃度而驗證LPD數目之實驗結果之線圖。
圖6係圖5之中界面活性劑的濃度0%至10%部分的放大圖。
圖7係將圖5所示之實驗結果以相對於界面活性劑的濃度之LPD數目的減少率所表示之線圖。
圖8係圖7之中界面活性劑的濃度0%至10%部分的放大圖。
圖9係表示實施例5與比較例2、3的研磨速率的結果之圖。
圖10係表示實施例5與比較例2、3的表面粗糙度(Haze)的結果之圖。
圖11係表示使用卸載機的情況(比較例4)以及未使用卸載機而使晶片表面接觸保護膜形成處理液的狀態下，從研磨頭剝離晶片的情況(實施例5)的LPD數目的結果之圖。
圖12係表示從研磨頭剝離半導體基板時對加壓空間的加壓速度與晶片背面的LPD數目的關係之圖。
圖13係表示日本特開平08-197418號公報所記載之半導體基板的製造方法之圖。
以下，基於圖1至圖4說明本發明之半導體基板的保護膜形成方法。
本發明之半導體基板的保護膜形成方法係在一般所為之粗研磨步驟A、主研磨步驟B、沖洗處理步驟C(將一連串的步驟稱為研磨加工步驟X)之後，洗淨經研磨之半導體基板之洗淨步驟G之前所為。
如圖1所示，本發明的半導體基板的保護膜形成方法係具有第1保護膜形成步驟Y1與第2保護膜形成步驟Y2。
具體而言，具有：親水化處理步驟D中之第1保護膜形成步驟Y1，係在研磨結束前不形成保護膜，而對晶片進行親水化處理；以及第2保護膜形成步驟Y2，係在親水化處理步驟D(第1保護膜形成步驟Y1)之後，藉由用以使晶片接觸保護膜形成處理液之保護膜形成處理液接觸步驟E與用以從研磨頭剝離晶片之剝離步驟F所為。
前述第1保護膜形成步驟Y1係在晶片表面(研磨面)形成保護膜之步驟，藉由前述保護膜抑制在研磨結束後特 別是在移載晶片時的晶片表面的LPD數目的增加。
此外，第2保護膜形成步驟Y2係在晶片剝離時所暴露之晶片背面形成新的保護膜之步驟，而晶片背面的LPD數目的增加被抑制。
如此，藉由前述第1保護膜形成步驟Y1及第2保護膜形成步驟Y2，藉由在晶片表面、背面形成保護膜，不僅可抑制晶片表面上LPD數目的增加，但可抑制背面上LPD數目的增加。
進而，基於圖2說明本發明的半導體基板的保護膜形成方法。另外，由於圖2所示之研磨裝置係具備與圖13所示之研磨裝置同樣的結構，因此對相同或對應的部件加上相同符號並省略該說明。
該圖2所示之研磨裝置係不具備如圖13所示之研磨裝置的卸載機，對結束研磨加工步驟X之晶片W，將界面活性劑溶液從噴嘴7沖至研磨台5上(親水化處理)，藉此在晶片W的表面形成界面活性劑溶液的保護膜(第1保護膜形成步驟)。
繼而，藉由研磨頭3將前述晶片W搬運至液槽9，並將晶片W浸漬於液槽9的保護膜形成處理液12中，執行前述保護膜形成處理液接觸步驟E與前述剝離步驟F(第2保護膜形成步驟Y2)。
另外，前述保護膜形成處理液12係使用界面活性劑溶液。此外，使用溢流漕作為液漕9。
前述研磨頭3(圖13所示之晶片保持部)係可使用一般 所使用者。將該一例示於圖4。
圖4所示之研磨頭3係具備頭本體3A與旋轉軸3B。前述旋轉軸3B係被安裝於未圖示之搬運手段上，以搬運研磨頭3的方式所構成。
此外，前述頭本體3A係設置有：凹部3a，係在下方開口，且用以將晶片W保持於內部；以及流道3b，係用以將氣壓供給至加壓空間3A1。
此外，符號3C為膜，係以如圖所示的方式將前述凹部3a閉塞而安裝於前述頭本體3A，其整體係藉由橡膠等所構成之大致盤狀的弾性素材所形成。
於是，在前述凹部3a內形成加壓空間(氣密空間)3A1，以可將晶片W壓接在研磨布上的方式所構成。
然後，從研磨頭3剝離晶片W時，經由流道3b將空氣供給至加壓空間3A1，將膜3C變形成向下突出之彎曲形狀。如圖4的2點鏈線所示，由於前述膜3C的變形，因此晶片W係由外周部朝向中心慢慢地遠離研磨頭3(膜3C)，而從研磨頭3(膜3C)剝離晶片W。
回到圖2，具體說明本發明的半導體基板的保護膜形成方法。
在圖2中的(a)中雖未顯示，但與圖13所示之情況相同，藉由裝載機1從晶片盒2取出晶片W，使裝載機1的臂1a旋轉而搬運至研磨頭3的下方。此時，不像以往般，不對晶片的背面供給界面活性劑溶液。這是由於若供給至晶片的背面之界面活性劑溶液在研磨前附著於晶片表面時 會部分地降低研磨速率而導致表面粗糙度(Haze)惡化而不佳之故。
然後，研磨頭3下降而安裝晶片W。研磨頭3係在研磨台5上移動，從漿料供給噴嘴6一邊流出漿料一邊將晶片W按壓至旋轉中之研磨台5而研磨晶片W的表面。
此外，晶片W的研磨結束後，進行沖洗處理步驟及以界面活性劑覆蓋晶片W的表面之親水化處理步驟(第1保護膜形成步驟Y1)。
保護膜形成處理液接觸步驟E(第2保護膜形成步驟Y2)之前所為之對晶片進行親水化處理之親水化處理步驟D係在用以研磨晶片W之研磨布與晶片W之間供給界面活性劑溶液作為親水化處理劑，而在晶片表面(研磨面)形成保護膜(第1保護膜形成步驟Y1)。藉由該保護膜，抑制在研磨結束後特別是在移載晶片時的晶片表面的LPD數目的增加。
該親水化處理步驟D較佳係以3kPa至6kPa對研磨頭進行加壓，而將研磨頭的旋轉數設為20rpm至40rpm。
在此，對研磨頭之加壓若低於3kPa或是大於6kPa的情況下，由於無法在晶片W上充分地藉由親水化處理形成保護膜，因此不佳。
此外，若研磨頭的旋轉數低於20rpm的情況下，無法與前述相同地在晶片W上充分地藉由親水化處理形成保護膜；若研磨頭的旋轉數大於40rpm之情況下，可能有藉由親水化處理所形成之保護膜剝落之虞，因此不佳。
另外，作為用於親水化處理之界面活性劑而言，並沒有特別限定，可使用水溶性陰離子性界面活性劑、水溶性非離子活性劑或是水溶性兩性界面活性劑等界面活性劑，但較佳為使用水溶性非離子活性劑或水溶性兩性界面活性劑。作為水溶性非離子活性劑而言，可列舉例如二月桂酸聚乙二醇酯、十三聚氧乙烯醚、壬基苯基聚氧乙烯醚、聚乙二醇單硬脂酸酯等，較佳係HLB(Hydrophilic-Lipophilic Balance；親水性親油性平衡)值為10以上者。作為兩性界面活性劑而言，可列舉例如N-烷基磺基甜菜鹼改質矽油、N-烷基氨三乙酸、N-烷基二甲基甜菜鹼、α-三甲基銨脂肪酸、N-烷基-β-氨基丙酸、N-烷基-β-亞氨基二丙酸鹽、N-烷氧基甲基-N,N-二乙基甜菜鹼、2-烷基咪唑啉衍生物、N-烷基磺基甜菜鹼等。
此外，用於親水化處理之界面活性劑溶液的濃度較佳係1重量%至50重量%。
若前述界面活性劑的濃度低於1重量%，則由於無法充分地形成保護膜而大的缺陷(LPD)的數目增加，因此不佳。此外，若使用大於50重量%之界面活性劑的情況下，則由於抑制LPD數目的功效較少且成本增大，因此不佳。
然後，當結束前述親水化處理步驟D(第1保護膜形成步驟Y1)的情況下，如圖2(a)所示，研磨頭3係將晶片W搬運至收容有保護膜形成處理液12之液槽9中，被配置於至少晶片W的表面接觸保護膜形成處理液12的液面之位置。
之後，如圖2中的(b)及圖4所示，以加壓速度成為1kPa/sec至8kPa/sec的方式供給空氣至加壓空間3A1內，使膜3C變形為向下突出之彎曲形狀，由晶片W的外周部朝向中心慢慢地剝離。
藉由從該研磨頭3(膜3C)的剝離，晶片W係浸漬於保護膜形成處理液12中而形成保護膜(第2保護膜形成步驟Y2)。
如此，第2保護膜形成步驟Y2係晶片剝離時在所暴露之晶片背面上形成新的保護膜之步驟，而抑制晶片背面的LPD數目的增加。
另外，由於加壓速度在1kPa/sec至8kPa/sec的範圍內，因此在晶片W剝離的同時可將晶片浸漬於保護膜形成處理液12中，亦可防止膜的破損。
此外，雖然已說明關於晶片W的表面被配置於與保護膜形成處理液12的液面接觸之位置的狀態下剝離晶片的情況，但如圖3所示，更佳係在晶片W背面浸漬於保護膜形成處理液12中的狀態下(晶片W整體浸漬的狀態)，從研磨頭3(膜3C)剝離晶片W。
在晶片W整體浸漬在保護膜形成處理液12中的狀態下進行剝離的情況下，晶片W的表面及背面完全不會暴露於大氣中，而可形成保護膜。
作為保護膜形成處理液的界面活性劑而言，並沒有特別限定，可使用水溶性陰離子性界面活性劑、水溶性非離子界面活性劑或是水溶性兩性界面活性劑。
作為水溶性非離子活性劑，較佳係可列舉例如二月桂酸聚乙二醇酯、十三聚氧乙烯醚、壬基苯基聚氧乙烯醚、聚乙二醇單硬脂酸酯等，較佳係HLB(親水性親油性平衡)值為10以上者。作為兩性界面活性劑而言，可列舉例如N-烷基磺基甜菜鹼改質矽油、N-烷基氨三乙酸、N-烷基二甲基甜菜鹼、α-三甲基銨脂肪酸、N-烷基-β-氨基丙酸、N-烷基-β-亞氨基二丙酸鹽、N-烷氧基甲基-N,N-二乙基甜菜鹼、2-烷基咪唑啉衍生物、N-烷基磺基甜菜鹼等。
此外，保護膜形成處理液中之界面活性劑的濃度較佳為1重量%至50重量%。更佳為30重量%至50重量%。
若前述界面活性劑的濃度低於1重量%，則由於無法充分地形成保護膜而大的缺陷(LPD)的數目增加，因此不佳。此外，若使用大於50重量%之界面活性劑的情況下，則由於抑制LPD數目的功效較少且成本增大，因此不佳。
此外，本發明之半導體基板的剝離方法之中，前述保護膜形成處理液(界面活性劑溶液)的濃度相較於親水化處理步驟D(第1保護膜形成步驟Y1)中使用的親水化處理溶液(界面活性劑溶液)的濃度更高的情況下，從研磨頭剝離晶片時可在晶片的背面快速地形成保護膜而較佳。
藉由如以上之半導體基板的保護膜形成方法，由於可在研磨結束前不形成保護膜，而在研磨結束後在半導體基板形成保護膜，因此可抑制研磨速率的降低。
此外，不從研磨頭3移載晶片至卸載機的臂，而是從研磨頭3將晶片W直接投入至液槽9中，因此可防止如以 往在臂所接觸之晶片W的接觸部中之界面活性劑(親水化處理溶液)的保護膜的剝落。
而且，在至少晶片W表面被配置於與保護膜形成處理液12的液面接觸之位置的狀態下，從研磨頭3剝離晶片W並浸漬於保護膜形成處理液(界面活性劑溶液)12中。
因此，可在剝離的同時將晶片浸漬於保護膜形成處理液中，可在晶片背面快速地形成保護膜。
進而，由於從研磨頭3剝離晶片W並浸漬於保護膜形成處理液(界面活性劑溶液)12中，因此即使液槽9為溢流槽且在保護膜形成處理液12以預定的水壓對晶片W進行碰撞的情況下，亦不會有形成於晶片W之界面活性劑的保護膜被去除之虞。
如此，藉由前述第1保護膜形成步驟Y1及第2保護膜形成步驟Y2，藉由在晶片表面、背面形成保護膜，不儘可抑制晶片表面上LPD數目的增加，亦可抑制背面上LPD數目的增加。
本發明之半導體基板的剝離方法，可用於單晶矽晶片甚至是SiC等其它的半導體基板。此外，不僅是適用於單面研磨加工，亦可適用於兩面研磨加工的情況。
[實施例]
以下基於實施例對本發明進行具體的說明，但本發明並不限於下述實施例。
[實施例1至7、比較例1]
使用一般的葉片型研磨裝置研磨直徑300mm的單晶 矽晶片。該實施例所使用之葉片型研磨裝置的研磨係藉由安裝有晶片之研磨頭依序在3個研磨台上移動而進行研磨處理。
具體而言，在表1所示的條件下，於研磨台進行粗研磨步驟、主(精密)研磨、沖洗處理以及親水化處理(第1保護膜形成步驟)。
另外，作為沖洗處理液而言，係使用純水。此外，作為親水化處理液而言，係使用由濃度1重量%的水溶性非離子活性劑所構成之界面活性劑溶液。
之後，移行至第2保護膜形成步驟，使晶片表面接觸溢流漕的保護膜形成處理液的狀態下，從研磨頭剝離晶片。此時的加壓速度設為5kPa/sec。
另外，作為保護膜形成處理液係使用與親水化處理液相同組成且濃度為0.5重量%(實施例1)、0.8重量%(實施例2)、1重量%(實施例3)、10重量%(實施例4)、30重量%(實施例5)、50重量%(實施例6)以及80重量%(實施例7)。
然後，以雷射散射微粒計數器(KLA-Tencor公司製 Surfscan SP-3)測定前述晶片研磨面。測定領域係設為除了外周3mm以外之範圍。在測定時，係計測矽晶片上之較26nm更大之LPD數目。
經測定之矽晶片上之較26nm更大之LPD數目與界面活性劑的濃度之相關關係表示於圖5至圖8。
此外，作為比較例1，係進行與實施例1至實施例相同的研磨，且進行親水化處理，在使晶片表面接觸溢流漕的純水(保護膜形成處理液：界面活性劑0重量%)之狀態下，從研磨頭剝離晶片。然後，與實施例1至實施例7相同，計測矽晶片上之較26nm更大的LPD數目。
經測定之矽晶片上之較26nm更大之LPD數目與界面活性劑的濃度之相關關係表示於圖5至圖8。
由圖5、圖6可知，作為保護膜形成處理液之界面活性劑的濃度為0.5重量%或0.8重量%之中，可觀察到LPD數目僅有些微減少。此外，在1重量%附近之中，LPD數目急劇減少，1重量%至30重量%為止係隨著設為越高的濃度而LPD數目越慢慢地減低，若大於30重量%則無法觀察到LPD數目的變化。該事實亦可由圖7、圖8所示之LPD數目減少率而明瞭。
因此，作為保護膜形成處理液的界面活性劑的濃度較佳為0.5重量%至50重量%。更佳為1重量%至50重量%。更佳為30重量%至50重量%。
[實施例5、比較例2至比較例3]
對前述實施例5的情況、在研磨前於晶片背面噴塗界 面活性劑的情況(比較例2)及在研磨中供給界面活性劑的情況(比較例3)的研磨速率與表面粗糙度(Haze)進行比較。
具體而言，實施例5係在上述表1所示條件下，於研磨台進行粗研磨步驟、主(精密)研磨、沖洗處理以及親水化處理(第1保護膜形成步驟)。之後，在使晶片表面接觸溢流漕的保護膜形成處理液的狀態下，從研磨頭剝離晶片並浸漬於溢流漕中。作為親水化處理液，係使用由濃度1重量%的水溶性非離子活性劑所構成之界面活性劑溶液；作為保護膜形成處理液，係使用與親水化處理液相同組成且濃度為30重量%者。
之後，測定研磨速率與表面粗糙度(Haze)。研磨速率係以WaferSight(KLA-Tencor公司製)所測定之研磨前與研磨後的晶片厚度的變化量除以粗研磨與精密研磨的合計時間所算出而進行相對評價。此外，表面粗糙度(Haze)測定係以雷射散射微粒計數器(KLA-Tencor公司製Surfscan SP-3)進行測定，進行比較例2、3相對於實施例5的條件的相對評價。
該結果如圖9、圖10所示。
此外，作為比較例2，係在研磨前，於晶片背面噴塗由濃度1重量%的水溶性非離子活性劑所構成之界面活性劑，除此之外的條件係進行與實施例5相同的處理。
此外，作為比較例3，係在研磨中供給由濃度1重量%的水溶性非離子活性劑所構成之界面活性劑，除此之外的條件係進行與實施例5相同的處理。
關於該些比較例2、比較例3，係與實施例5相同，對研磨速率與表面粗糙度(Haze)進行測定。該結果如圖9、圖10所示。
由圖9、圖10可知，相較於在研磨前或研磨中供給界面活性劑的情況，藉由在研磨後的親水化處理中供給界面活性劑(形成第1保護膜)，觀察到可抑制研磨速率的降低與表面粗糙度的惡化。
[實施例5、比較例4]
對於使用習知例所示之卸載機的情況(比較例4)與不使用卸載機而使晶片表面接觸保護膜形成處理液的狀態下從研磨頭剝離晶片的情況(實施例5)的LPD數目進行比較。
具體而言，比較例4係以與實施例5相同的條件進行處理後，從研磨頭剝離晶片，將晶片移載至卸載機，並浸漬於溢流漕中。之後，以與實施例5相同的方法對LPD數目進行測定。將該結果與實施例5的結果一起示於圖11。
由圖11可知，使用卸載機之情況，由於與晶片接觸部分的保護膜會剝落，因此確認到LPD數目的惡化。
另一方面，使晶片表面接觸溢流漕的保護膜形成處理液的情況下，由於晶片未與卸載機接觸，且晶片係在附著有保護膜的狀態下被剝離，因此確認到LPD數目的減少。
然後，驗證關於從研磨頭剝離半導體基板時對加壓空間的加壓速度。
在上述表1所示條件下，觀察以下情況中晶片背面的LPD數目：於研磨台進行粗研磨步驟、主(精密)研磨、沖 洗處理及親水化處理之後，使用由濃度1重量%的水溶性非離子活性劑所構成之界面活性劑溶液作為親水化處理液，使用與親水化處理液相同組成且濃度為30重量%者作為保護膜形成處理液，並改變加壓速度(1kPa/sec至8kPa/sec)的情況。該結果如圖12所示。
由圖12可知，若低於1kPa/sec的情況，則無法從研磨頭(膜)剝離晶片，或是由於剝離晶片的速度慢，無法在剝離的同時將晶片浸漬於保護膜形成處理液中而LPD數目增加。
此外，若大於8kPa/sec的情況，則確認到膜的破裂。另一方面，若是1kPa/sec至8kPa/sec的情況下，則確認到LPD數目的減少，在5kPa/sec至8kPa/sec之中，則確認到更為減少。
A‧‧‧粗研磨步驟
B‧‧‧主研磨步驟
C‧‧‧沖洗處理步驟
D‧‧‧親水化處理步驟
E‧‧‧保護膜形成處理液接觸步驟
F‧‧‧從研磨頭剝離的步驟
G‧‧‧洗淨步驟
X‧‧‧研磨加工步驟
Y1‧‧‧第1保護膜形成步驟
Y2‧‧‧第2保護膜形成步驟

Claims (3)

  1. 一種半導體基板的保護膜形成方法，係含有：第1保護膜形成步驟，係在使用貼附有用以保持前述半導體基板之研磨頭與用以研磨前述半導體基板之研磨布之研磨盤並將研磨劑供給至前述研磨布與前述半導體基板之間且一邊對前述研磨頭加壓、滑動一邊進行加工之研磨步驟之後，對經研磨之前述半導體基板的表面藉由界面活性劑溶液進行親水化處理而形成保護膜；以及第2保護膜形成步驟，係在前述第1保護膜形成步驟之後，在前述界面活性劑溶液所構成之保護膜形成處理液的液面與經研磨之前述半導體基板的至少表面接觸之狀態下，從前述研磨頭剝離前述半導體基板，藉由經研磨之前述半導體基板浸漬於前述保護膜形成處理液中，而在前述半導體基板的表面及背面形成保護膜。
  2. 如請求項1所記載之半導體基板的保護膜形成方法，其中前述保護膜形成處理液的界面活性劑濃度為1重量%至50重量%。
  3. 如請求項1所記載之半導體基板的保護膜形成方法，其中前述研磨頭的頭本體係具備：凹部，係在下方開口，且用以將前述半導體基板保持於內部；流道，係用以將氣壓供給至加壓空間；以及 膜，係將前述凹部閉塞而安裝，並藉由盤狀的彈性素材所形成；從前述研磨頭剝離前述半導體基板時對前述加壓空間的加壓速度為1kPa/sec至8kPa/sec。
TW106104615A 2016-04-04 2017-02-13 半導體基板的保護膜形成方法 TWI614089B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016074967A JP6602720B2 (ja) 2016-04-04 2016-04-04 半導体基板の保護膜形成方法

Publications (2)

Publication Number Publication Date
TW201736040A TW201736040A (zh) 2017-10-16
TWI614089B true TWI614089B (zh) 2018-02-11

Family

ID=60000979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104615A TWI614089B (zh) 2016-04-04 2017-02-13 半導體基板的保護膜形成方法

Country Status (7)

Country Link
US (1) US10840089B2 (zh)
EP (1) EP3442008B1 (zh)
JP (1) JP6602720B2 (zh)
KR (1) KR102172311B1 (zh)
CN (1) CN108885986B (zh)
TW (1) TWI614089B (zh)
WO (1) WO2017175465A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109648451B (zh) * 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 硅晶圆的最终抛光方法和最终抛光装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0899264A (ja) * 1994-09-26 1996-04-16 Internatl Business Mach Corp <Ibm> 半導体ウェハ研摩装置および方法
TW380084B (en) * 1997-11-05 2000-01-21 Aplex Inc Modular wafer polishing apparatus and method
JP2001274123A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 基板研磨装置及び基板研磨方法
TW200739704A (en) * 2006-04-13 2007-10-16 United Microelectronics Corp Method of cleaning post-CMP wafer
TW201236771A (en) * 2010-12-15 2012-09-16 Siltronic Ag Method for cleaning a semiconductor wafer composed of silicon directly after a process of polishing of the semiconductor wafer
TW201437432A (zh) * 2013-02-06 2014-10-01 Mitsubishi Chem Corp 半導體裝置用基板洗淨液及半導體裝置用基板之洗淨方法
TW201512381A (zh) * 2013-08-09 2015-04-01 Fujimi Inc 已硏磨的硏磨對象物之製造方法及硏磨用組成物套件
TW201612967A (en) * 2014-09-01 2016-04-01 Ebara Corp Polishing method and polishing apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770504B2 (ja) 1990-12-26 1995-07-31 信越半導体株式会社 ウエーハのハンドリング方法及び装置
JP2616735B2 (ja) 1995-01-25 1997-06-04 日本電気株式会社 ウェハの研磨方法およびその装置
JP3426866B2 (ja) * 1996-08-30 2003-07-14 株式会社東芝 半導体装置の製造装置および製造方法
US6045299A (en) * 1998-04-13 2000-04-04 International Business Machines Corp. Unidirectional gate between interconnecting fluid transport regions
US20030036570A1 (en) * 2000-03-17 2003-02-20 Tatsuo Abe Water for storing silicon wafers and storing method
JP4085356B2 (ja) 2001-09-28 2008-05-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの洗浄乾燥方法
KR100825528B1 (ko) * 2002-12-27 2008-04-25 주식회사 실트론 실리콘웨이퍼의 연마 방법 및 연마 장치
JP2003324084A (ja) * 2003-04-21 2003-11-14 Hitachi Ltd 研磨方法
JP3892846B2 (ja) * 2003-11-27 2007-03-14 株式会社東芝 Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法
US7081042B2 (en) * 2004-07-22 2006-07-25 Applied Materials Substrate removal from polishing tool
JP2006179593A (ja) * 2004-12-21 2006-07-06 Sumco Corp 半導体ウェーハの洗浄乾燥方法
JP2006339594A (ja) * 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤
JP2007050465A (ja) * 2005-08-17 2007-03-01 Toshiba Corp 研磨ヘッド、研磨装置及び研磨工具
JP2010021353A (ja) * 2008-07-10 2010-01-28 Toshiba Corp 半導体装置の製造方法
WO2011135949A1 (ja) * 2010-04-30 2011-11-03 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液
JP2013045885A (ja) * 2011-08-24 2013-03-04 Mitsubishi Materials Techno Corp 半導体ウェーハの製造方法
JP6044455B2 (ja) * 2013-05-28 2016-12-14 信越半導体株式会社 ウェーハの研磨方法
US20150147883A1 (en) 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Post-CMP Cleaning and Apparatus for Performing the Same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0899264A (ja) * 1994-09-26 1996-04-16 Internatl Business Mach Corp <Ibm> 半導体ウェハ研摩装置および方法
TW380084B (en) * 1997-11-05 2000-01-21 Aplex Inc Modular wafer polishing apparatus and method
JP2001274123A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 基板研磨装置及び基板研磨方法
TW200739704A (en) * 2006-04-13 2007-10-16 United Microelectronics Corp Method of cleaning post-CMP wafer
TW201236771A (en) * 2010-12-15 2012-09-16 Siltronic Ag Method for cleaning a semiconductor wafer composed of silicon directly after a process of polishing of the semiconductor wafer
TW201437432A (zh) * 2013-02-06 2014-10-01 Mitsubishi Chem Corp 半導體裝置用基板洗淨液及半導體裝置用基板之洗淨方法
TW201512381A (zh) * 2013-08-09 2015-04-01 Fujimi Inc 已硏磨的硏磨對象物之製造方法及硏磨用組成物套件
TW201612967A (en) * 2014-09-01 2016-04-01 Ebara Corp Polishing method and polishing apparatus

Also Published As

Publication number Publication date
CN108885986B (zh) 2023-07-14
TW201736040A (zh) 2017-10-16
EP3442008A1 (en) 2019-02-13
KR102172311B1 (ko) 2020-10-30
EP3442008B1 (en) 2022-03-30
EP3442008A4 (en) 2019-11-20
US20200203159A1 (en) 2020-06-25
JP2017188526A (ja) 2017-10-12
US10840089B2 (en) 2020-11-17
WO2017175465A1 (ja) 2017-10-12
JP6602720B2 (ja) 2019-11-06
CN108885986A (zh) 2018-11-23
KR20180122679A (ko) 2018-11-13

Similar Documents

Publication Publication Date Title
US7749908B2 (en) Edge removal of silicon-on-insulator transfer wafer
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
US9630295B2 (en) Mechanisms for removing debris from polishing pad
JP6206360B2 (ja) シリコンウェーハの研磨方法
JP2006100799A (ja) シリコンウェーハの製造方法
WO2007026556A1 (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
TW201742135A (zh) 晶圓的雙面拋光方法
JP4085356B2 (ja) 半導体ウェーハの洗浄乾燥方法
EP1155777A1 (en) Work polishing method and work polishing device
CN112454017A (zh) 硅片抛光方法和硅片抛光设备
TWI614089B (zh) 半導體基板的保護膜形成方法
JPH07201786A (ja) 化合物半導体基板の研磨方法と研磨装置
JP2010135524A (ja) 研削加工されたシリコン基盤の洗浄方法
JP7349352B2 (ja) シリコンウェーハの研磨方法
JP6717706B2 (ja) ウェハの表面処理装置
JP2004265906A (ja) 半導体ウエーハの製造方法
JP2007305884A (ja) 研磨方法
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
JP6858763B2 (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
JP2006179593A (ja) 半導体ウェーハの洗浄乾燥方法
JPH1041310A (ja) 半導体基板の加工方法
JP2007305883A (ja) 研磨方法
TW201517147A (zh) 晶圓的硏磨方法及晶圓的硏磨裝置
KR20060125006A (ko) 반도체 기판의 연마 시스템 및 그 방법