JP2017188526A - 半導体基板の保護膜形成方法 - Google Patents

半導体基板の保護膜形成方法 Download PDF

Info

Publication number
JP2017188526A
JP2017188526A JP2016074967A JP2016074967A JP2017188526A JP 2017188526 A JP2017188526 A JP 2017188526A JP 2016074967 A JP2016074967 A JP 2016074967A JP 2016074967 A JP2016074967 A JP 2016074967A JP 2017188526 A JP2017188526 A JP 2017188526A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor substrate
wafer
polishing
surfactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016074967A
Other languages
English (en)
Other versions
JP6602720B2 (ja
Inventor
坂井　伸
Shin Sakai
伸 坂井
弘昭 仮屋崎
Hiroaki KARIYAZAKI
弘昭 仮屋崎
青木　竜彦
Tatsuhiko Aoki
竜彦 青木
荒木　浩司
Koji Araki
浩司 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016074967A priority Critical patent/JP6602720B2/ja
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to US16/089,456 priority patent/US10840089B2/en
Priority to PCT/JP2017/003924 priority patent/WO2017175465A1/ja
Priority to EP17778844.5A priority patent/EP3442008B1/en
Priority to CN201780021006.9A priority patent/CN108885986B/zh
Priority to KR1020187029267A priority patent/KR102172311B1/ko
Priority to TW106104615A priority patent/TWI614089B/zh
Publication of JP2017188526A publication Critical patent/JP2017188526A/ja
Application granted granted Critical
Publication of JP6602720B2 publication Critical patent/JP6602720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】研磨ヘッドから半導体基板を剥離する際に、新たに界面活性剤溶液の保護膜を形成することにより、パーティクル等の不純物の付着を抑制し、ＬＰＤ数の悪化を抑制した半導体基板の保護膜形成方法を提供する。
【解決手段】本発明の半導体基板の保護膜形成方法は、研磨された半導体基板の表面を、界面活性剤溶液による親水化処理を行うことにより保護膜を形成する第１の保護膜形成工程Ｙ１と、前記第１の保護膜形成工程Ｙ１の後、界面活性剤溶液からなる保護膜形成処理液の液面に、前記研磨された半導体基板の少なくとも表面が接した状態で、研磨ヘッドから半導体基板が剥離され、研磨された半導体基板が前記保護膜形成処理液に浸漬されることにより、半導体基板の表面及び裏面に保護膜が形成される第２の保護膜形成工程Ｙ２とを含む。
【選択図】図１

Description

本発明は半導体基板の保護膜形成方法に関し、特に半導体基板を研磨ヘッドから剥離する際に形成する、パーティクル等の不純物の付着を抑制する半導体基板の保護膜形成方法に関する。
ウェーハ等の半導体基板は、一般的に、化学機械的研磨（ＣＭＰ；chemical mechanical polishing）による粗研磨・メイン研磨工程、リンス処理工程、親水化処理工程、研磨ヘッドから半導体基板を剥離する剥離工程、研磨された半導体基板を洗浄する洗浄工程等を経て製造される。
ところで、近年、半導体デバイスの高集積化・高密度化に伴い、半導体基板に対するパーティクル等の不純物付着の更なる抑制が求められる。
この不純物付着の抑制方法として、例えば、特許文献１において、研磨中に研磨剤であるスラリーと同時に界面活性剤溶液を研磨テーブル上に供給し、研磨表面を研磨終了と同時に界面活性剤で覆うことによって、後工程の洗浄においてウェーハ表面のパーティクルの除去効率を向上させるという提案がなされている。
この特許文献１に記載された不純物付着の抑制方法を、図１３に基づいて説明する。
図１３に示すように、この不純物付着の抑制方法にあっては、界面活性剤ノズル４より界面活性剤溶液を吐出しウェーハＷの裏面を覆うことによって保護膜を形成し、更に界面活性剤溶液をノズル７から研磨テーブル５上に流すことにより、ウェーハＷの表面を界面活性剤で覆うことによって、保護膜を形成する。
即ち、特許文献１に記載された不純物付着の抑制方法は、前記界面活性剤溶液による保護膜をウェーハＷの表面及び裏面に形成することにより、不純物付着の抑制を図るものである。
具体的に説明すると、図１３に示すローダ１によりウェーハカセット２からウェーハＷを取出し、ローダ１のアーム１ａを回転させウェーハ保持部（研磨ヘッド）３の下まで搬送する。この時、ウェーハＷは、その裏面が上を向くようローダ１に保持され、界面活性剤ノズル４より界面活性剤溶液を吐出しウェーハＷの裏面をぬらし、保護膜を形成する。
次に、ウェーハ保持部（研磨ヘッド）３が下降し、ウェーハＷを装着する。ウェーハ保持部（研磨ヘッド）３は研磨テーブル５上を矢印の方向に移動し、下降してスラリー供給ノズル６よりスラリーを流しながら、回転する研磨テーブル５にウェーハＷを押し付けて、ウェーハＷの表面を研磨する。
また、前記スラリーの供給と同時に界面活性剤溶液をノズル７から研磨テーブル５上に流すことにより、ウェーハＷの研磨終了と同時にウェーハＷの表面を界面活性剤溶液の保護膜を形成する。
前記研磨が終了すると、ウェーハ保持部（研磨ヘッド）３が上昇し矢印の方向に移動し、再び、矢印のように下降し停止する。そして、アンローダ８のアーム８ａにウェーハＷを移載する。
次に、アンローダ８のアーム８ａが回転し、液槽９の純水１０中より引上げられたウェーハカセット１１にウェーハＷを収納する。そして、図示していないエレベータ機構によりウェーハカセット１１を下降させ、研磨が完了したウェーハＷを純水１０中に浸漬する。その後、別の液槽に搬送され、ウェーハＷの洗浄が行われる。
このように、研磨工程前、研磨工程中に界面活性剤溶液が供給されることにより、ウェーハＷの裏面と表面に保護膜が形成される。
その結果、研磨後、ウェーハ保持部（研磨ヘッド）３でウェーハＷを搬送する際に、ウェーハＷが空気中に晒されても、ウェーハＷの裏面と表面が共に界面活性剤溶液でぬれた状態（保護膜が形成された状態）が維持され、洗浄工程においてウェーハ表面のパーティクルの除去効率が向上する。
特開平０８−１９７４１８号公報
ところで、特許文献１記載の発明にあっては、研磨前に、ウェーハ裏面に界面活性剤が供給され、保護膜を形成している。このように、ウェーハ裏面にのみ界面活性剤が吹き付けられた場合においても、ウェーハ表面にも界面活性剤が付着し、部分的にウェーハ表面に保護膜が形成される虞がある。この保護膜が部分的に形成されることにより、形成部分と非形成部分との間の研磨レートの違いによって、表面粗さ（Haze）が悪化するという技術的課題があった。
また、特許文献１記載の発明にあっては、研磨中に、ウェーハ表面に界面活性剤が供給され、保護膜を形成しているため、研磨中に研磨表面に保護膜が形成され、研磨レートが低下し、表面粗さ（Haze）が悪化するという技術的な課題があった。
また、特許文献１記載の発明では、ウェーハ保持部（研磨ヘッド）からアンローダのアームにウェーハが移載されるため、アームが接触するウェーハ表面の接触部において、界面活性剤の保護膜が剥がれる虞があった。その結果、液槽にウェーハを投入するまでの間に、保護膜の剥がれた部位にパーティクル等の不純物が付着し、前記部位のＬＰＤ（Light Point Defects）数が悪化するという技術的課題があった。
また、特許文献１記載の発明にあっては、前記したように、研磨前に界面活性剤溶液を供給することにより、ウェーハの裏面に保護膜を形成している。
しかしながら、研磨加工中に、ウェーハ保持部（研磨ヘッド）とウェーハ裏面との接触によって前記保護膜が剥がれる虞があり、ウェーハ保持部（研磨ヘッド）からウェーハを取り外した際、ウェーハ裏面にパーティクル等の不純物が付着しやすく、ウェーハ裏面のＬＰＤ数が悪化するという技術的課題があった。
更に、特許文献１記載の発明にあっては、アンローダに移載されたウェーハは、ウェーハカセットに収納され、純水中に浸漬される。
しかしながら、ウェーハが純水に浸漬される際の水流や水圧によって、前記保護膜は剥がれ易く、特に、前記純水を収容する液槽がオーバーフロー槽である場合には、ウェーハに対して前記純水が所定の水圧で衝突し、ウェーハに形成された界面活性剤の保護膜が剥がれる虞があり、前記保護膜の剥がれた部位のＬＰＤ数が悪化するという技術的課題があった。
本発明は、上記技術的課題を解決するためになされたものであり、研磨レートの低下を抑制すると共にパーティクル等の不純物の付着を抑制し、更にＬＰＤ数の悪化を抑制した半導体基板の保護膜形成方法を提供することを目的とする。
上記目的を達成するためになされた本発明にかかる半導体基板の保護膜形成方法は、半導体基板を保持するための研磨ヘッドと、半導体基板を研磨するための研磨布が貼り付けられた定盤を用い、研磨布と半導体基板との間に研磨剤を供給し、研磨ヘッドを加圧・摺動しながら加工する研磨工程の後、研磨された半導体基板の表面を、界面活性剤溶液による親水化処理を行うことにより保護膜を形成する第１の保護膜形成工程と、前記第１の保護膜形成工程の後、界面活性剤溶液からなる保護膜形成処理液の液面に、前記研磨された半導体基板の少なくとも表面が接した状態で、研磨ヘッドから半導体基板が剥離され、研磨された半導体基板が前記保護膜形成処理液に浸漬されることにより、半導体基板の表面及び裏面に保護膜が形成される第２の保護膜形成工程と、を含むことを特徴としている。
このように、本発明にかかる半導体基板の保護膜形成方法にあっては、上記したように、第１の保護膜形成工程と第２の保護膜形成工程とを含んでいる。
即ち、本発明にあっては、研磨終了前に保護膜を形成せず、研磨終了後に半導体基板の表面に保護膜を形成することによって、研磨レートの低下を抑制し、またパーティクル等の不純物の付着を抑制し、ＬＰＤ数の悪化を抑制することができる。
また、本発明では、前記研磨された半導体基板の少なくとも表面が接した状態で、研磨ヘッドから半導体基板が剥離されるため、半導体基板の裏面に界面活性剤溶液の保護膜を直ちに形成することができ、パーティクル等の不純物の付着を抑制することができ、ＬＰＤ数の悪化を抑制することができる。
尚、半導体基板全体が保護膜形成処理液に浸漬した状態で、研磨ヘッドから半導体基板を剥離するのが好ましい。このように半導体基板全体が保護膜形成処理液に浸漬した状態で剥離した場合には、半導体基板の表面及び裏面共に大気に曝されることがないため、より好ましい。
更に、本発明にかかる半導体基板の保護膜形成方法にあっては、研磨ヘッドから半導体基板が剥離し、界面活性剤溶液からなる保護膜形成処理液中に浸漬される。
そのため、液槽がオーバーフロー槽であって、半導体基板に対して界面活性剤溶液が所定の水圧で衝突した場合でも、親水化処理の際に形成された界面活性剤の保護膜が除去される虞がない（界面活性剤の保護膜が維持される）。尚、保護膜形成処理液が純水である場合には、半導体基板に対して純水が所定の水圧で衝突することにより、親水化処理の際に形成された界面活性剤の保護膜が剥がれる虞があり、好ましくない。
以上の説明したように、本発明にかかる半導体基板の保護膜形成方法にあっては、研磨終了後、半導体基板の表面、裏面は保護膜で保護されるため、パーティクル等の不純物の付着を抑制でき、ＬＰＤ数の悪化を抑制することができる。
ここで、前記保護膜形成処理液の界面活性剤濃度が１〜５０重量％であることが望ましい。より好ましくは、３０〜５０重量％である。
前記濃度が１重量％未満では、十分に保護膜が形成されず大きい欠陥（ＬＰＤ；LightPoint Defects）の数が増加するため、好ましくない。また、５０重量％を超えて界面活性剤を使用すると、ＬＰＤ数の抑制効果が少ない一方、コストが増大するため、好ましくない。
尚、前記保護膜形成処理液の界面活性剤濃度が、親水化処理で用いられる界面活性剤溶液の濃度よりも高い場合には、研磨ヘッドから半導体基板を剥離する際に半導体基板の裏面に素早く保護膜を形成することができ、好ましい。
更に、前記研磨ヘッドのヘッド本体には、下方に開口し、かつ半導体基板を内部に保持するための凹部と、加圧空間にエア圧を供給するための流通路と、前記凹部を閉塞して取り付けられ、皿状の弾性素材によって形成されたメンブレンと、を備え、研磨ヘッドから半導体基板を剥離する際の加圧空間への加圧速度が、１〜８ｋＰａ／ｓｅｃであることが望ましい。より好ましくは、５〜８ｋＰａ／ｓｅｃである。
このように、研磨ヘッドから半導体基板を剥離する際の加圧空間への加圧速度が１〜８ｋＰａ／ｓｅｃであることで、より確実に研磨ヘッドから半導体基板を剥離することができ、剥離と同時に半導体基板を保護膜形成処理液に浸漬することができる。
尚、加圧速度が１ｋＰａ／ｓｅｃ未満の場合には、研磨ヘッド（メンブレン）から半導体基板を剥離することができない、もしくは、半導体基板を剥離する速度が遅いため、剥離と同時に半導体基板を保護膜形成処理液に浸漬することができない虞がある。一方、加圧速度が８ｋＰａ／ｓｅｃを超える場合には、メンブレンが破損する虞がある。
本発明によれば、研磨レートの低下を抑制すると共にパーティクル等の不純物の付着を抑制し、更にＬＰＤ数の悪化を抑制した半導体基板の保護膜形成方法を得ることができる。
図１は、本発明にかかる半導体基板の保護膜形成方法を示すフロー図である。 図２は、図１に示した保護膜形成工程を説明するための研磨装置の概略構成図である。 図３は、図１に示した保護膜形成工程の変形例を示す図である。 図４は、研磨ヘッドの断面概略図である。 図５は、界面活性剤の濃度に対するＬＰＤ数を検証した実験結果を示す線図である。 図６は、図５における界面活性剤の濃度０〜１０％部分の拡大図である。 図７は、図５に示した実験結果を、界面活性剤の濃度に対するＬＰＤ数の減少率で示した線図である。 図８は、図７における界面活性剤の濃度０〜１０％部分の拡大図である。 図９は、実施例５と比較例２、３の研磨レートの結果を示す図である。 図１０は、実施例５と比較例２、３の表面粗さ（Haze）の結果を示す図である。 図１１は、アンローダを用いた場合（比較例４）と、アンローダを用いることなく、ウェーハ表面を保護膜形成処理液に接触させた状態で、研磨ヘッドからウェーハを剥離した場合（実施例５）のＬＰＤ数の結果を示す図である。 図１２は、研磨ヘッドから半導体基板を剥離する際の加圧空間への加圧速度とウェーハ裏面のＬＰＤ数の関係を示す図である。 図１３は、特許文献１に記載された半導体基板の製造方法を示す図である。
以下、本発明にかかる半導体基板の保護膜形成方法について、図１乃至図４に基づいて説明する。
本発明にかかる半導体基板の保護膜形成方法は、一般的になされる粗研磨工程Ａ、メイン研磨工程Ｂ、リンス処理工程Ｃ（一連の工程を研磨加工工程Ｘという）の後、研磨された半導体基板を洗浄する洗浄工程Ｇの前になされる。
本発明の半導体基板の保護膜形成方法は、図１に示すように、第１の保護膜形成工程Ｙ１と第２の保護膜形成工程Ｙ２を有している。
具体的には、研磨終了前に保護膜を形成することなく、ウェーハを親水化処理する親水化処理工程Ｄにおける第１の保護膜形成工程Ｙ１と、親水化処理工程Ｄ（第１の保護膜形成工程Ｙ１）の後、保護膜形成処理液にウェーハを接触させる保護膜形成処理液接触工程Ｅと研磨ヘッドからウェーハを剥離する剥離工程Ｆによってなされる、第２の保護膜形成工程Ｙ２とを有している。
前記第１の保護膜形成工程Ｙ１は、ウェーハ表面（研磨面）に保護膜を形成する工程であって、前記保護膜によって、研磨終了後の特にウェーハを移載する際のウェーハ表面のＬＰＤ数の増加が抑制される。
また、第２の保護膜形成工程Ｙ２は、ウェーハの剥離時に露出するウェーハ裏面に新たな保護膜を形成する工程であって、ウェーハ裏面のＬＰＤ数の増加が抑制される。
このように、前記第１の保護膜形成工程Ｙ１及び第２の保護膜形成工程Ｙ２によって、ウェーハ表面、裏面に保護膜を形成することによって、ウェーハ表面だけでなく裏面においてもＬＰＤ数の増加を抑制することができる。
更に、図２に基づいて、本発明の半導体基板の保護膜形成方法を説明する。尚、図２に示した研磨装置は、図９に示した研磨装置と同様な構成を備えるため、同一または相当する部材には、同一符号を付し、その説明を省略する。
この図２に示した研磨装置は、図９に示した研磨装置のようなアンローダを備えておらず、研磨加工工程Ｘが終了したウェーハＷに対して、界面活性剤溶液をノズル７から研磨テーブル５上に流すこと（親水化処理）により、ウェーハＷの表面を界面活性剤溶液の保護膜を形成する（第１の保護膜形成工程）。
続いて、前記ウェーハＷを研磨ヘッド３によって液槽９に搬送し、ウェーハＷを液槽９の保護膜形成処理液１２中に浸漬し、前記保護膜形成処理液接触工程Ｅと前記剥離工程Ｆとを実行する（第２の保護膜形成工程Ｙ２）。
尚、前記保護膜形成処理液１２は、界面活性剤溶液が用いられる。また、液漕９として、オーバーフロー漕が用いられる。
前記研磨ヘッド３（図９に示すウェーハ保持部）は、一般的に用いられているものを用いることができる。その一例を図４に示す。
図４に示す研磨ヘッド３は、ヘッド本体３Ａと回転軸３Ｂを備えている。前記回転軸３Ｂは図示しない搬送手段に取り付けられ、研磨ヘッド３を搬送するように構成されている。
また、前記ヘッド本体３Ａには、下方に開口し、かつウェーハＷを内部に保持するための凹部３ａと、加圧空間３Ａ１にエア圧を供給するための流通路３ｂが設けられている。
また、符号３Ｃはメンブレンであって、図に示すように前記凹部３ａを閉塞して前記ヘッド本体３Ａに取り付けられており、全体がゴム等からなるほぼ皿状の弾性素材によって形成されている。
これにより、前記凹部３ａ内に加圧空間（気密空間）３Ａ１が形成され、研磨布上にウェーハＷを圧接し得るように構成されている。
そして、研磨ヘッド３からウェーハＷを剥離する際には、加圧空間３Ａ１に流通路３ｂを介してエアを供給し、メンブレン３Ｃを下方向に突出する湾曲形状に変形させる。図４の２点鎖線で示すように、前記メンブレン３Ｃの変形により、ウェーハＷは外周部から中心に向かって徐々に、研磨ヘッド３（メンブレン３Ｃ）から離れ、研磨ヘッド３（メンブレン３Ｃ）からウェーハＷが剥離する。
図２に戻り、本発明の半導体基板の保護膜形成方法を具体的に説明する。
図２（ａ）には示していないが、図１３に示す場合と同様に、ローダ１によりウェーハカセット２からウェーハＷを取出し、ローダ１のアーム１ａを回転させ研磨ヘッド３の下まで搬送する。このとき、従来のようにウェーハの裏面に界面活性剤溶液は供給されない。ウェーハの裏面に供給された界面活性剤溶液が研磨前にウェーハ表面に付着すると、部分的に研磨レートが低下し、表面粗さ（Haze）が悪化するため、好ましくないためである。
次に、研磨ヘッド３が下降しウェーハＷを装着する。研磨ヘッド３は研磨テーブル５上に移動し、スラリー供給ノズル６よりスラリーを流しながら回転する研磨テーブル５にウェーハＷを押し付けてウェーハＷの表面を研磨する。
また、ウェーハＷの研磨終了後、リンス処理工程、ウェーハＷの表面を界面活性剤で覆う親水化処理工程（第１の保護膜形成工程Ｙ１）を行う。
保護膜形成処理液接触工程Ｅ（第２の保護膜形成工程Ｙ２）の前になされる、ウェーハを親水化処理する親水化処理工程Ｄは、ウェーハＷを研磨するための研磨布とウェーハＷとの間に、親水化処理剤として界面活性剤溶液を供給し、ウェーハ表面（研磨面）に保護膜を形成する（第１の保護膜形成工程Ｙ１）。この保護膜によって、研磨終了後の特にウェーハを移載する際のウェーハ表面のＬＰＤ数の増加が抑制される。
この親水化処理工程Ｄは、研磨ヘッドを３〜６ｋＰａで加圧し、研磨ヘッドの回転数を２０〜４０ｒｐｍとすることがより好ましい。
ここで、研磨ヘッドに対する加圧が３ｋＰａ未満、または６ｋＰａを超える場合はウェーハＷ上に十分に親水化処理による保護膜が形成されないため、好ましくない。
また、研磨ヘッドの回転数が２０ｒｐｍ未満の場合は、前記同様にウェーハＷ上に十分に親水化処理による保護膜が形成されず、研磨ヘッドの回転数が４０ｒｐｍを超える場合は親水化処理により形成された保護膜が剥がれる虞があるため、好ましくない。
尚、親水化処理に用いられる界面活性剤としては、水溶性陰イオン性界面活性剤、水溶性非イオン活性剤、水溶性両性界面活性剤等の界面活性剤を特に限定されることなく用いることができるが、水溶性非イオン活性剤、水溶性両性界面活性剤を用いることが好ましい。水溶性非イオン活性剤としては、ジラウリン酸ポリエチレングリコールエステル、トリデシルポリオキシエチレンエーテル、ノニルフェニルポリオキシエチレンエーテル、モノステアリン酸ポリエチレングリコール等が挙げられ、ＨＬＢ（親水性親油性バランス）値が１０以上のものが好ましい。両性界面活性剤としては、Ｎ−アルキルスルホベタイン変性シリコンオイル、Ｎ−アルキルニトリロトリ酢酸、Ｎ−アルキルジメチルベタイン、α−トリメチルアンモニオ脂肪酸、Ｎ−アルキルβ−アミノプロピオン酸、Ｎ−アルキルβ−イミノジプロピオン酸塩、Ｎ−アルキルオキシメチル−Ｎ，Ｎ−ジエチルベタイン、２−アルキルイミダゾリン誘導体、Ｎ−アルキルスルホベタイン等が挙げられる。
また、親水化処理に用いられる界面活性剤溶液の濃度は、１〜５０重量％が好ましい。
前記界面活性剤の濃度が１重量％未満では、十分に保護膜が形成されず大きい欠陥（ＬＰＤ；LightPoint Defects）の数が増加するため、好ましくない。また、５０重量％を超えて界面活性剤を使用すると、ＬＰＤ数の抑制効果が少ない一方、コストが増大するため、好ましくない。
そして、前記親水化処理工程Ｄ（第１の保護膜形成工程Ｙ１が終了すると、図２（ａ）に示すように、研磨ヘッド３はウェーハＷを、保護膜形成処理液１２が収容された液槽９に搬送し、少なくともウェーハＷの表面が保護膜形成処理液１２の液面に接する位置に置かれる。
その後、図２（ｂ）、図４に示すように、加圧速度が１〜８ｋＰａ／ｓｅｃとなるように加圧空間３Ａ１内にエアを供給し、メンブレン３Ｃを下方向に突出する湾曲形状に変形させ、ウェーハＷの外周部から中心に向かって徐々に剥離する。
この研磨ヘッド３（メンブレン３Ｃ）からの剥離によって、ウェーハＷは保護膜形成処理液１２中に浸漬され、保護膜が形成される（第２の保護膜形成工程Ｙ２）。
このように、第２の保護膜形成工程Ｙ２は、ウェーハの剥離時に露出するウェーハ裏面に新たな保護膜を形成する工程であって、ウェーハ裏面のＬＰＤ数の増加が抑制される。
尚、加圧速度が１〜８ｋＰａ／ｓｅｃの範囲にあるため、ウェーハＷの剥離と同時にウェーハを保護膜形成処理液１２に浸漬することができ、またメンブレンの破損も防止することができる。
また、ウェーハＷの表面が、保護膜形成処理液１２の液面に接する位置に置かれた状態で、ウェーハＷを剥離する場合について説明したが、図３に示すように、ウェーハＷ裏面が保護膜形成処理液１２に浸漬した状態（ウェーハＷ全体が浸漬した状態）で、研磨ヘッド３（メンブレン３Ｃ）からウェーハＷを剥離するのがより好ましい。
ウェーハＷ全体が保護膜形成処理液１２に浸漬した状態で剥離した場合には、ウェーハＷの表面及び裏面は大気に全く曝さらされず、保護膜を形成することができる。
保護膜形成処理液の界面活性剤としては、水溶性陰イオン性界面活性剤、水溶性非イオン界面活性剤、水溶性両性界面活性剤を特に限定されることなく用いることができる。
好ましくは、水溶性非イオン活性剤として、ジラウリン酸ポリエチレングリコールエステル、トリデシルポリオキシエチレンエーテル、ノニルフェニルポリオキシエチレンエーテル、モノステアリン酸ポリエチレングリコール等が挙げられ、ＨＬＢ（親水性親油性バランス）値が１０以上のものが好ましい。両性界面活性剤としては、Ｎ−アルキルスルホベタイン変性シリコンオイル、Ｎ−アルキルニトリロトリ酢酸、Ｎ−アルキルジメチルベタイン、α−トリメチルアンモニオ脂肪酸、Ｎ−アルキルβ−アミノプロピオン酸、Ｎ−アルキルβ−イミノジプロピオン酸塩、Ｎ−アルキルオキシメチル−Ｎ，Ｎ−ジエチルベタイン、２−アルキルイミダゾリン誘導体、Ｎ−アルキルスルホベタイン等が挙げられる。
また、保護膜形成処理液における界面活性剤の濃度は１〜５０重量％が好ましい。より好ましくは、３０〜５０重量％が好ましい。
前記界面活性剤の濃度が１重量％未満では、十分に保護膜が形成されず大きい欠陥（ＬＰＤ；LightPoint Defects）の数が増加するため、好ましくない。また、５０重量％を超えて界面活性剤を使用すると、ＬＰＤ数の抑制効果が少ない一方、コストが増大するため、好ましくない。
また、本発明に係る半導体基板の剥離方法にあっては、親水化処理工程Ｄ（第１の保護膜形成工程Ｙ１）において用いられる親水化処理溶液（界面活性剤溶液）の濃度よりも前記保護膜形成処理液（界面活性剤溶液）の濃度が高い場合には、研磨ヘッドからウェーハを剥離する際にウェーハ裏面に素早く保護膜を形成することができ、好ましい。
以上のように半導体基板の保護膜形成方法によれば、研磨終了前に保護膜を形成することなく、研磨終了後に半導体基板に保護膜を形成するため、研磨レートの低下を抑制できる。
また、研磨ヘッド３からアンローダのアームにウェーハが移載されることなく、研磨ヘッド３から、液槽９にウェーハＷが直接投入されるため、従来のようなアームが接触するウェーハＷの接触部における、界面活性剤（親水化処理溶液）の保護膜の剥がれを防止することができる。
しかも、少なくともウェーハＷ表面が保護膜形成処理液１２の液面に接する位置に置かれた状態で、研磨ヘッド３からウェーハＷが剥離し、保護膜形成処理液（界面活性剤溶液）１２中に浸漬される。
そのため、剥離と同時にウェーハを保護膜形成処理液に浸漬することができ、ウェーハ裏面に素早く保護膜を形成することができる。
更に、研磨ヘッド３からウェーハＷが剥離し、保護膜形成処理液（界面活性剤溶液）１２中に浸漬されるため、液槽９がオーバーフロー槽であって、ウェーハＷに対して保護膜形成処理液１２が所定の水圧で衝突した場合にも、ウェーハＷに形成された界面活性剤の保護膜が除去される虞がない。
このように、前記第１の保護膜形成工程Ｙ１及び第２の保護膜形成工程Ｙ２によって、ウェーハ表面、裏面に保護膜を形成することによって、ウェーハ表面だけでなく裏面においてもＬＰＤ数の増加を抑制することができる。
本発明に係る半導体基板の剥離方法は、単結晶シリコンウェーハをはじめ、ＳｉＣ等、その他の半導体基板に用いることができる。また、片面研磨加工だけでなく、両面研磨加工の場合にも適用することができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は下記実施例により制限されるものではない。
［実施例１〜７、比較例１］
直径３００ｍｍ単結晶シリコンウェーハを、一般的な枚葉型研磨装置を用いて研磨した。この実施例で用いた枚葉型研磨装置研磨は、ウェーハを装着した研磨ヘッドが３つの研磨テーブルを順に移動することによって、研磨処理を行った。
具体的には、表１に示す条件下で、研磨テーブルにおいて、粗研磨工程、メイン（精密）研磨、リンス処理、親水化処理（第１の保護膜形成工程）を行った。
尚、リンス処理液としては、純水を用いた。また親水化処理液としては、濃度１重量％の水溶性非イオン活性剤からなる界面活性剤溶液を用いた。
その後、第２の保護膜形成工程に移行し、ウェーハ表面をオーバーフロー漕の保護膜形成処理液に接触させた状態で、研磨ヘッドからウェーハを剥離した。その際の加圧速度は５ｋＰａ／ｓｅｃとした。
Figure 2017188526
尚、保護膜形成処理液として、親水化処理液と同一組成で濃度が、０．５重量％（実施例１）、０．８重量％（実施例２）、１重量％（実施例３）、１０重量％（実施例４）、３０重量％（実施例５）、５０重量％（実施例６）、８０重量％（実施例７）のものを用いた。
そして、前記ウェーハ研磨面をレーザー散乱パーティクルカウンター（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｓｕｒｆｓｃａｎ ＳＰ−３）で測定した。測定領域は、外周３ｍｍを除外した範囲とした。測定に際しては、シリコンウェーハ上の２６ｎｍよりも大きいＬＰＤ数を計測した。
測定したシリコンウェーハ上の２６ｎｍよりも大きいＬＰＤ数と界面活性剤の濃度との相関関係を図５〜図８に示す。
また比較例１として、実施例１〜７と同様に研磨し、親水化処理を行い、ウェーハ表面をオーバーフロー漕の純水（保護膜形成処理液：界面活性剤０重量％）に接触させた状態で、研磨ヘッドからウェーハを剥離した。そして、実施例１〜７と同様に、シリコンウェーハ上の２６ｎｍよりも大きいＬＰＤ数を計測した。
測定したシリコンウェーハ上の２６ｎｍよりも大きいＬＰＤ数と界面活性剤の濃度との相関関係を図５〜図８に示す。
図５、図６から分かるように、保護膜形成処理液としての界面活性剤の濃度が、０．５重量％や０．８重量％において、ＬＰＤ数の僅かな減少が見られた。また、１重量％近傍において、ＬＰＤ数が急激に減少し、１〜３０重量％までは高濃度にするほどＬＰＤ数が徐々に低減し、３０重量％超では、ＬＰＤ数に変化は見られなかった。このことは、図７、図８に示すＬＰＤ数減少率からも明らかである。
したがって、保護膜形成処理液としての界面活性剤の濃度は０．５〜５０重量％が好ましい。より好ましくは１〜５０重量％が良い。さらに好ましくは、３０〜５０重量％が良い。
［実施例５、比較例２〜３］
前記実施例５の場合と、研磨前にウェーハ裏面に界面活性剤を吹き付けた場合（比較例２）と、研磨中に界面活性剤を供給した場合（比較例３）の研磨レートと表面粗さ（Haze）の比較を行った。
具体的には、実施例５では、上記表１に示す条件下で、研磨テーブルにおいて、粗研磨工程、メイン（精密）研磨、リンス処理、親水化処理（第１の保護膜形成工程）を行った。その後、ウェーハ表面をオーバーフロー漕の保護膜形成処理液に接触させた状態で、研磨ヘッドからウェーハを剥離し、オーバーフロー漕に浸漬した。親水化処理液として、濃度１重量％の水溶性非イオン活性剤からなる界面活性剤溶液を用い、保護膜形成処理液として、親水化処理液と同一組成で、濃度が３０重量％のものを用いた。
その後、研磨レートと表面粗さ（Haze）を測定した。研磨レートは、ＷａｆｅｒＳｉｇｈｔ（ＫＬＡ−Ｔｅｎｃｏｒ社製）で測定した研磨前と研磨後のウェーハ厚さの変化量を粗研磨と精密研磨の合計時間で除することによって算出し、相対評価を行った。また、表面粗さ（Haze）測定は、レーザー散乱パーティクルカウンター（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｓｕｒｆｓｃａｎ ＳＰ−３）で測定し、実施例５の条件に対する比較例２、３の相対評価を行った。
その結果を図９、図１０に示す。
また、比較例２として、研磨前に、ウェーハ裏面に濃度１重量％の水溶性非イオン活性剤からなる界面活性剤を吹き付け、それ以外の条件は実施例５と同様に処理を行った。
また、比較例３として、研磨中に濃度１重量％の水溶性非イオン活性剤からなる界面活性剤を供給し、それ以外の条件は実施例５と同様に処理を行った。
これら比較例２、比較例３について、実施例５と同様に、研磨レートと表面粗さ（Haze）を測定した。その結果を図９、図１０に示す。
図９、図１０から明らかなように、研磨前や研磨中に界面活性剤を供給する場合よりも研磨後の親水化処理にて界面活性剤を供給する（第１の保護膜を形成する）ことで、研磨レートの低下と表面粗さの悪化を抑制することができることが認められた。
［実施例５、比較例４］
従来例に示すアンローダを用いた場合（比較例４）と、アンローダを用いることなく、ウェーハ表面を保護膜形成処理液に接触させた状態で研磨ヘッドからウェーハを剥離した場合（実施例５）のＬＰＤ数の比較を行った。
具体的には、比較例４では、実施例５と同一条件で処理を行った後、研磨ヘッドから、ウェーハを剥離し、アンローダにウェーハを移載し、オーバーフロー漕に浸漬した。その後、実施例５と同様な方法でＬＰＤ数を測定した。その結果を実施例５の結果とともに図１１に示す。
図１１から明らかなように、アンローダを用いた場合、ウェーハとの接触部分の保護膜が剥がれるため、ＬＰＤ数の悪化が確認された。
一方、ウェーハ表面をオーバーフロー漕の保護膜形成処理液に接触させた場合、ウェーハはアンローダとの接触がなく、ウェーハは保護膜が付着した状態で剥離されるため、ＬＰＤ数の減少が確認された。
次に、研磨ヘッドから半導体基板を剥離する際の加圧空間への加圧速度について検証した。
上記表１に示す条件下で、研磨テーブルにおいて、粗研磨工程、メイン（精密）研磨、リンス処理、親水化処理を行った後、親水化処理液として、濃度１重量％の水溶性非イオン活性剤からなる界面活性剤溶液を用い、保護膜形成処理液として、親水化処理液と同一組成で、濃度が３０重量％のものを用い、加圧速度（１〜８ｋＰａ／ｓｅｃ）を変化させた場合のウェーハ裏面のＬＰＤ数を調べた。その結果を図１２に示す。
図１２から明らかなように、１ｋＰａ／ｓｅｃ未満の場合、研磨ヘッド（メンブレン）からウェーハを剥離することができない、もしくは、ウェーハを剥離する速度が遅いため、剥離と同時にウェーハを保護膜形成処理液に浸漬することができずＬＰＤ数が増加した。
また、８ｋＰａ／ｓｅｃ超えの場合、メンブレンの破裂が確認された。一方、１〜８ｋＰａ／ｓｅｃの場合、ＬＰＤ数の減少が確認され、５〜８ｋＰａ／ｓｅｃにおいて、より減少していることが確認された。
Ａ 粗研磨工程
Ｂ メイン研磨工程
Ｃ リンス処理工程
Ｄ 親水化処理工程
Ｅ 保護膜形成処理液接触工程
Ｆ 研磨ヘッドからの剥離工程
Ｇ 洗浄工程
Ｘ 研磨加工工程
Ｙ１ 第１の保護膜形成工程
Ｙ２ 第２の保護膜形成工程
Ｗ ウェーハ
３ 研磨ヘッド
９ 液槽
１２ 保護膜形成処理液（界面活性剤溶液）

Claims (3)

  1. 半導体基板を保持するための研磨ヘッドと、半導体基板を研磨するための研磨布が貼り付けられた定盤を用い、研磨布と半導体基板との間に研磨剤を供給し、研磨ヘッドを加圧・摺動しながら加工する研磨工程の後、
    研磨された半導体基板の表面を、界面活性剤溶液による親水化処理を行うことにより保護膜を形成する第１の保護膜形成工程と、
    前記第１の保護膜形成工程の後、
    界面活性剤溶液からなる保護膜形成処理液の液面に、前記研磨された半導体基板の少なくとも表面が接した状態で、研磨ヘッドから半導体基板が剥離され、
    研磨された半導体基板が前記保護膜形成処理液に浸漬されることにより、半導体基板の表面及び裏面に保護膜が形成される第２の保護膜形成工程と、
    を含むことを特徴とする半導体基板の保護膜形成方法。
  2. 前記保護膜形成処理液の界面活性剤濃度が１〜５０重量％であることを特徴とする請求項１記載の半導体基板の保護膜形成方法。
  3. 前記研磨ヘッドのヘッド本体には、
    下方に開口し、かつ半導体基板を内部に保持するための凹部と、
    加圧空間にエア圧を供給するための流通路と、
    前記凹部を閉塞して取り付けられ、皿状の弾性素材によって形成されたメンブレンと、を備え、
    研磨ヘッドから半導体基板を剥離する際の加圧空間への加圧速度が、１〜８ｋＰａ／ｓｅｃであることを特徴とする請求項１記載の半導体基板の保護膜形成方法。
JP2016074967A 2016-04-04 2016-04-04 半導体基板の保護膜形成方法 Active JP6602720B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016074967A JP6602720B2 (ja) 2016-04-04 2016-04-04 半導体基板の保護膜形成方法
PCT/JP2017/003924 WO2017175465A1 (ja) 2016-04-04 2017-02-03 半導体基板の保護膜形成方法
EP17778844.5A EP3442008B1 (en) 2016-04-04 2017-02-03 Protective film forming method for semiconductor substrate
CN201780021006.9A CN108885986B (zh) 2016-04-04 2017-02-03 半导体基板的保护膜形成方法
US16/089,456 US10840089B2 (en) 2016-04-04 2017-02-03 Protective-film forming method for semiconductor substrate
KR1020187029267A KR102172311B1 (ko) 2016-04-04 2017-02-03 반도체 기판의 보호막 형성 방법
TW106104615A TWI614089B (zh) 2016-04-04 2017-02-13 半導體基板的保護膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016074967A JP6602720B2 (ja) 2016-04-04 2016-04-04 半導体基板の保護膜形成方法

Publications (2)

Publication Number Publication Date
JP2017188526A true JP2017188526A (ja) 2017-10-12
JP6602720B2 JP6602720B2 (ja) 2019-11-06

Family

ID=60000979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016074967A Active JP6602720B2 (ja) 2016-04-04 2016-04-04 半導体基板の保護膜形成方法

Country Status (7)

Country Link
US (1) US10840089B2 (ja)
EP (1) EP3442008B1 (ja)
JP (1) JP6602720B2 (ja)
KR (1) KR102172311B1 (ja)
CN (1) CN108885986B (ja)
TW (1) TWI614089B (ja)
WO (1) WO2017175465A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109648451B (zh) 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 硅晶圆的最终抛光方法和最终抛光装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770504B2 (ja) * 1990-12-26 1995-07-31 信越半導体株式会社 ウエーハのハンドリング方法及び装置
US5492594A (en) * 1994-09-26 1996-02-20 International Business Machines Corp. Chemical-mechanical polishing tool with end point measurement station
JP2616735B2 (ja) 1995-01-25 1997-06-04 日本電気株式会社 ウェハの研磨方法およびその装置
JP3426866B2 (ja) * 1996-08-30 2003-07-14 株式会社東芝 半導体装置の製造装置および製造方法
EP0914905A3 (en) * 1997-11-05 2002-07-24 Aplex, Inc. Wafer polishing apparatus and method
US6045299A (en) * 1998-04-13 2000-04-04 International Business Machines Corp. Unidirectional gate between interconnecting fluid transport regions
KR100724883B1 (ko) 2000-03-17 2007-06-04 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 보관용수 및 보관방법
JP2001274123A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 基板研磨装置及び基板研磨方法
JP4085356B2 (ja) 2001-09-28 2008-05-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの洗浄乾燥方法
KR100825528B1 (ko) 2002-12-27 2008-04-25 주식회사 실트론 실리콘웨이퍼의 연마 방법 및 연마 장치
JP2003324084A (ja) * 2003-04-21 2003-11-14 Hitachi Ltd 研磨方法
JP3892846B2 (ja) * 2003-11-27 2007-03-14 株式会社東芝 Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法
US7081042B2 (en) * 2004-07-22 2006-07-25 Applied Materials Substrate removal from polishing tool
JP2006179593A (ja) * 2004-12-21 2006-07-06 Sumco Corp 半導体ウェーハの洗浄乾燥方法
JP2006339594A (ja) * 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤
JP2007050465A (ja) * 2005-08-17 2007-03-01 Toshiba Corp 研磨ヘッド、研磨装置及び研磨工具
TW200739704A (en) * 2006-04-13 2007-10-16 United Microelectronics Corp Method of cleaning post-CMP wafer
JP2010021353A (ja) * 2008-07-10 2010-01-28 Toshiba Corp 半導体装置の製造方法
DE112011101518B4 (de) * 2010-04-30 2019-05-09 Sumco Corporation Verfahren zum Polieren von Siliziumwafern
DE102010063178B4 (de) * 2010-12-15 2014-05-22 Siltronic Ag Verfahren zur Reinigung einer Halbleiterscheibe aus Silizium unmittelbar nach einer Politur der Halbleiterscheibe
JP2013045885A (ja) * 2011-08-24 2013-03-04 Mitsubishi Materials Techno Corp 半導体ウェーハの製造方法
JP2014170927A (ja) * 2013-02-06 2014-09-18 Mitsubishi Chemicals Corp 半導体デバイス用基板洗浄液及び半導体デバイス用基板の洗浄方法
JP6044455B2 (ja) * 2013-05-28 2016-12-14 信越半導体株式会社 ウェーハの研磨方法
JP6068647B2 (ja) * 2013-08-09 2017-01-25 株式会社フジミインコーポレーテッド 研磨済研磨対象物の製造方法および研磨用組成物キット
US20150147883A1 (en) * 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Post-CMP Cleaning and Apparatus for Performing the Same
JP6587379B2 (ja) * 2014-09-01 2019-10-09 株式会社荏原製作所 研磨装置

Also Published As

Publication number Publication date
WO2017175465A1 (ja) 2017-10-12
TWI614089B (zh) 2018-02-11
US20200203159A1 (en) 2020-06-25
EP3442008B1 (en) 2022-03-30
EP3442008A4 (en) 2019-11-20
CN108885986A (zh) 2018-11-23
US10840089B2 (en) 2020-11-17
EP3442008A1 (en) 2019-02-13
JP6602720B2 (ja) 2019-11-06
KR102172311B1 (ko) 2020-10-30
CN108885986B (zh) 2023-07-14
KR20180122679A (ko) 2018-11-13
TW201736040A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
JP6206360B2 (ja) シリコンウェーハの研磨方法
US20010014570A1 (en) Process for producing a semiconductor wafer with polished edge
TWI614801B (zh) 晶圓的雙面拋光方法
WO2006028017A1 (ja) シリコンウェーハの製造方法
JP2002057129A (ja) ウエハ基板の再生方法
WO2007026556A1 (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP4085356B2 (ja) 半導体ウェーハの洗浄乾燥方法
EP1155777A1 (en) Work polishing method and work polishing device
JP6602720B2 (ja) 半導体基板の保護膜形成方法
CN112086342B (zh) 一种有效去除背封硅片背面背封点的工艺方法
JPH07201786A (ja) 化合物半導体基板の研磨方法と研磨装置
US7559825B2 (en) Method of polishing a semiconductor wafer
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP2002198345A (ja) 半導体ウエハの洗浄方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JP7003904B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP3775681B2 (ja) 半導体ウェーハの製造方法
WO2023120016A1 (ja) 半導体ウェーハの洗浄方法および半導体ウェーハの製造方法
EP4239659A1 (en) Method for cleaning epitaxial wafer
JP2006179593A (ja) 半導体ウェーハの洗浄乾燥方法
JP6996488B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP4337616B2 (ja) ウエーハの洗浄装置及びウエーハの洗浄方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2010186928A (ja) 半導体基板の枚葉式スピン洗浄方法および洗浄装置
JPH1041310A (ja) 半導体基板の加工方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191009

R150 Certificate of patent or registration of utility model

Ref document number: 6602720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250