JP2021106226A - 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム - Google Patents

半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム Download PDF

Info

Publication number
JP2021106226A
JP2021106226A JP2019237212A JP2019237212A JP2021106226A JP 2021106226 A JP2021106226 A JP 2021106226A JP 2019237212 A JP2019237212 A JP 2019237212A JP 2019237212 A JP2019237212 A JP 2019237212A JP 2021106226 A JP2021106226 A JP 2021106226A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
wafer
time
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019237212A
Other languages
English (en)
Other versions
JP7215412B2 (ja
Inventor
武 多久島
Takeshi Takushima
武 多久島
忠広 佐藤
Tadahiro Sato
忠広 佐藤
溝脇 浩二
Koji Mizowaki
浩二 溝脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019237212A priority Critical patent/JP7215412B2/ja
Publication of JP2021106226A publication Critical patent/JP2021106226A/ja
Application granted granted Critical
Publication of JP7215412B2 publication Critical patent/JP7215412B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】半導体ウェーハ用研磨布の使用開始時期を正確かつリアルタイムに判定する。【解決手段】定盤の定盤負荷電流値の時間波形データを波形解析した結果と、研磨後の半導体ウェーハの研磨結果指標との対応関係に基づき判定条件をあらかじめ求め、新たな半導体ウェーハ用研磨布を用いて半導体ウェーハの研磨を順次行いつつ、定盤負荷電流値の時間波形データを波形解析して、前記判定条件を満足するか否か判定する。【選択図】図5

Description

本発明は、半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システムに関する。
半導体ウェーハとして、シリコンウェーハおよびGaAs等の化合物半導体ウェーハが知られている。半導体ウェーハは、一般的に、単結晶インゴットをワイヤーソーによりスライスして薄円板状のウェーハとするスライス工程と、スライスしたウェーハの表裏面を平坦化しつつ、所定の厚みにする研削工程と、粗研磨及び仕上げ研磨を経て平坦度の高い鏡面仕上げを施す研磨工程とを順次行うことで得られる。また、用途に応じて、研磨後の半導体ウェーハ表面に、CVD法などを用いてエピタキシャル層を形成することもある。
上述の半導体ウェーハの研磨工程においては、半導体ウェーハの両面を同時に研磨する両面研磨法と、片面のみを研磨する片面研磨法とのいずれか一方または両方が用いられる。両面研磨法を行った後、さらに片面研磨法を順次行う多段研磨も行われている。
例えば片面研磨法を用いる仕上げ研磨工程では、図1に示すような片面研磨装置200で半導体ウェーハ290の片面をメカノケミカル研磨(CMP)する。CMPは、被研磨材である半導体ウェーハ290に対してエッチング作用を有する研磨液を用い、半導体ウェーハ290をエッチングしながら研磨液に含まれる砥粒によってウェーハを機械的に研磨する研磨技術である。片面研磨装置200は、半導体ウェーハを保持するヘッド202と、表面に半導体ウェーハ用研磨布(以下、単に「研磨布」と略称する場合がある)212を設けた定盤210とを有する。ヘッド202は、研磨布212に対してウェーハの被研磨面を押圧する。そして、研磨液供給部226から研磨布212上に研磨液228を供給しながら、ヘッド202と定盤210を共に回転させることにより、ウェーハ表面を研磨する。
ところで一般に、未使用の研磨布には、研磨布の製造過程で種々の不純物が付着している。これら不純物は、半導体ウェーハの被研磨面にダメージを与える原因となる。そのため、研磨布の使用初期で研磨されたウェーハの表面からは、研磨後の検査工程において多数のLPD(Light Point Defect)が検出される。そこで、特許文献1に記載のように、新品の研磨布を使用する場合、製品としては出荷しないウェーハ(以下、「ダミーウェーハ」と称することがある。)を所定の枚数だけ研磨し、その後製品として出荷するウェーハ(以下、「製品用ウェーハ」と称することがある。)の研磨を行っている。以下、本明細書では、新品の研磨布の使用初期に行う、ダミーウェーハを用いて行う研磨を「ダミー研磨」と称し、その後に行う、製品用ウェーハを研磨して、研磨後のウェーハを製品とする研磨を「本研磨」と称する。
これまでは、ダミー研磨を所定回数行ったら、換言すると、新品の研磨布によるウェーハの累積研磨枚数が所定枚数となってから本研磨工程に移行しており、この「所定回数」、「所定枚数」は、同種の研磨布を用いる限りは一律に一定の値に設定するのが一般的であった。
しかし、同種の研磨布(同一素材の研磨布、同一製品の研磨布等)であっても、個々の研磨布ごとに、研磨後のウェーハのLPD数等の研磨結果指標が少ないレベルで安定するまでに要するダミー研磨工程の回数(ウェーハの累積研磨枚数)が異なる。そのため、製品用ウェーハの品質を確保するためには、本研磨に先立つダミー研磨の回数を十分に大きくする必要があった。また、ダミー研磨を行う回数が多くなれば研磨布の使用可能回数(ライフ)が減少するし、生産時間にも影響するため、研磨布の使用開始時期を正確に判定する手法の確立が望まれる。なお、特許文献1には、研磨布中の銅の濃度が0.01ppm以下になるまでダミー研磨を行うことが記載されているものの、この方法は銅の濃度を測定するために研磨布から試験片を切り出す破壊検査を伴う。そのため、特許文献1に記載の方法では研磨布の状態をリアルタイムで把握することはできず、実用面で改善の余地がある。
そこで本出願人は、特許文献2において、定盤の表面に設けられた研磨布にウェーハを接触させて、前記定盤および前記ウェーハを回転させることで、前記ウェーハ表面を研磨する研磨処理を、同一研磨布により複数回行うウェーハの研磨方法であって、前記研磨処理は、研磨後のウェーハを製品としない初期研磨工程と、前記初期研磨工程後、研磨後のウェーハを製品とする本研磨工程とからなり、前記研磨布の接触角を測定し、その測定値に基づいて、前記初期研磨工程から前記本研磨工程への切替え時期を決定することを特徴とするウェーハの研磨方法を提案している。この特許文献2において提案するウェーハの研磨方法により、ダミー研磨によるウェーハロスを確実に減らすことができ、かつ、製品用のウェーハのLPDの数を少ないレベルで安定させることが可能である。
特開2005−209863号公報 国際公開第2015/092294号
しかしながら、特許文献2に記載の研磨方法では、ダミー研磨を行う度に、研磨布の接触角を都度測定する必要がある。特許文献2に記載の研磨方法において接触角を正確に測定するための準備工程を考慮すると、半導体ウェーハ用研磨布の使用開始時期をリアルタイムに判定するためには改善の余地がある。
そこで本発明は、半導体ウェーハ用研磨布の使用開始時期を正確かつリアルタイムに判定することのできる半導体ウェーハ用研磨布の使用開始時期の判定方法を提供することを目的とする。さらに本発明は、この判定方法を用いた半導体ウェーハの研磨方法及び半導体ウェーハ研磨システムを提供することを目的とする。
上記課題を解決すべく本発明者らは鋭意検討し、順次行う研磨の各回での定盤の定盤負荷電流値の時間波形データと、研磨後の半導体ウェーハの研磨結果指標とに相関関係があることを見出した。上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)半導体ウェーハの研磨装置の定盤に設置された半導体ウェーハ用研磨布の使用開始時期の判定方法であって、
第1の半導体ウェーハ用研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨し、各回研磨での前記定盤の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の前記半導体ウェーハの研磨結果指標との対応関係に基づく判定条件を求める予備工程と、
第2の半導体ウェーハ用研磨布を前記定盤に設置する第1工程と、
前記予備工程と同種の研磨条件を用いて、少なくとも1枚以上の半導体ウェーハを順次研磨して、各回研磨での前記時間波形データを取得して波形解析する第2工程と、
前記第2工程において波形解析した結果が、前記判定条件を満足するか否かを判定する第3工程と、
を含むことを特徴とする半導体ウェーハ用研磨布の使用開始時期の判定方法。
(2)前記研磨結果指標は研磨後の半導体ウェーハの被研磨面において観察されるLPD個数である、前記(1)に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
(3)SAX法を用いて前記時間波形データにおける前記定盤負荷電流値を3段階以上に分割して符号化し、かつ、時系列に対応させた離散パラメータ群を求めることにより前記波形解析を行う、前記(1)又は(2)に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
(4)前記研磨装置は半導体ウェーハの片面研磨装置である、前記(1)〜(3)のいずれかに記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
(5)前記(1)〜(4)のいずれか1項に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法に従い、前記第2の半導体ウェーハ用研磨布を使用開始可能と判定される回までは非製品用の半導体ウェーハを用いて前記研磨を行い、前記使用開始可能と判定された回の後に製品用の半導体ウェーハを用いて前記研磨を行うことを特徴とする半導体ウェーハの研磨方法。
(6)半導体ウェーハを保持する保持部と、表面に研磨布が設置された定盤とを有し、前記研磨布に前記半導体ウェーハを接触させて、前記定盤及び前記半導体ウェーハを回転させることで、前記半導体ウェーハの表面を研磨する研磨処理を、同一の研磨布により複数回行う半導体ウェーハ研磨システムであって、
半導体ウェーハ研磨システムは、制御部、並びに、前記制御部を介して制御される波形解析部、記憶部、判定部、ウェーハ交換部をさらに備え、
前記記憶部には、前記研磨布と同種の研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨したときに、各回研磨での前記定盤の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の前記半導体ウェーハの研磨結果指標との対応関係に基づく判定条件が記憶され、
前記制御部は、
(i)前記保持部にダミーウェーハを保持させ、
(ii)前記波形解析部を用いて、前記記憶部に記憶された研磨条件と同種の研磨条件を用いて、少なくとも1枚以上の前記ダミーウェーハを順次研磨して、各回研磨での前記時間波形データを取得して波形解析し、
(iii)前記判定部を用いて、前記ダミーウェーハを用いて波形解析した結果が、前記記憶部に記憶された判定条件を満足するか否かを判定し、
(iv)前記判定条件を満足した後、前記ウェーハ交換部を用いて前記保持部に前記半導体ウェーハを保持させる
ことを特徴とする半導体ウェーハ研磨システム。
本発明によれば、半導体ウェーハ用研磨布の使用開始時期を正確かつリアルタイムに判定することのできる半導体ウェーハ用研磨布の使用開始時期の判定方法及びこれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システムを提供することができる。
従来の片面研磨装置の模式図である。 本発明者らの実験による研磨時間と定盤負荷電流値と関係を示すグラフである。 図2の定盤負荷電流値から各研磨回の時間波形データを抽出し、さらにSAX法を用いて負荷電流値を3段階で時系列に離散化したグラフである。 図3Aの各研磨回の符号出現頻度を研磨順に並べた帯グラフである。 本発明者らの実験による各研磨回における研磨後の被研磨面のLPD個数を示すグラフである。 本発明に従う判定方法及び研磨方法を説明するためのフローチャートである。 本発明に従う半導体ウェーハ研磨システムを説明するためのブロック図である。 実施例1において、定盤負荷電流値から各研磨回の時間波形データを抽出し、さらにSAX法を用いて負荷電流値を6段階で時系列に離散化したグラフである。 図7Aの各研磨回の符号出現頻度を研磨順に並べた帯グラフである。 実施例2において、定盤負荷電流値から各研磨回の時間波形データを抽出し、さらにSAX法を用いて負荷電流値を10段階で時系列に離散化したグラフである。 図8Aの各研磨回の符号出現頻度を研磨順に並べた帯グラフである。 実施例2において、各研磨回における研磨後の被研磨面のLPD個数を示すグラフである。
本発明の実施形態の説明に先立ち、本発明を完成させるに至った予備実験例をまず説明する。
[予備実験例]
直径300mm、総厚み775μmであるシリコンウェーハを34枚用意した。また、枚葉式の片面研磨装置の定盤に、未使用状態のスウェード素材の研磨布を設置した。この枚葉式片面研磨装置を用いて、コロイダルシリカ砥粒含有アルカリ研磨液を研磨スラリーとして研磨布表面に供給しながら、1枚のシリコンウェーハの表面を化学機械研磨して、研磨を終える度にシリコンウェーハを交換して、これら34枚のシリコンウェーハの片面研磨を同様の研磨条件で順次行った。ただし、1回目の研磨と2回目の研磨では、研磨布の不純物を除去するために、研磨時間を3回目以降の研磨時間よりも十分長くした。また、研磨中には定盤負荷電流値を測定した。定盤負荷電流値の測定結果を図2に示す。
図2に示すグラフから、研磨回ごとに時間波形データを抽出した。次いで、各回の時間波形データに対して、時系列データを離散化させるための公知の離散化手法であるSAX(Symbolic Aggregate approXimation)法を用いて、時系列に対応させた離散パラメータ群を取得した。なお、SAX法は特開2017-156942号公報、特開2016-058027号公報などにおいても使用される周知の時系列データの近似表現方法であり、これら公報を引用して本明細書に援用する。
SAX法による具体的な離散化条件は次のとおりである。定盤負荷電流値については図2のグラフに図示したとおり3段階に分割し、レベルA、B、Cに符号化(レベルAが低電流値領域であり、レベルCが高電流値領域である)した。時間軸については研磨時間を正規化した後、53区間に分割して最終3区間を除外した後、5区間毎に分割して合計10区間に分割した。SAX法による離散化後の定盤負荷電流値のグラフを図3Aに示し、図3Aの各研磨回の符号出現頻度を研磨回の順序で並べた帯グラフを図3Bに示す。例えば1回目の研磨による定盤負荷電流値から取得した離散パラメータ群は「ABBBBBBBBB」(Aが1個、Bが9個、Cが0個)であり、8回目の研磨から取得した離散パラメータ群は「ABBBBBCCCC」(Aが1個、Bが5個、Cが4個)である。なお、図3Aには、34個の波形データ(図2参照)から取得した34個の離散パラメータ群を重ね合わせている。
さらに、研磨後の34枚のシリコンウェーハのそれぞれに対し、市販のレーザパーティクルカウンタ(SP2;KLAテンコール社製)を用いて、被研磨面におけるLPDサイズ35nm以上のLPDの個数/ウェーハを測定した。結果を図4に示す。
まず、図2のグラフと,図4のグラフとを対比すると、研磨回数を重ねるにつれて定盤負荷電流値が増大し、研磨回数を重ねるにつれてLPD個数が減少していくことが確認される。さらに、研磨初期のLPD個数に比べて、LPD個数が一度大幅に減少した後は、以降の研磨ではLPD個数が実用上の許容値を超えることはない。この傾向は、研磨布の使用初期ではLPDが多発するためダミー研磨が必要であるとの従来の経験則と整合するものであり、定盤負荷電流値の時間波形データを波形解析して得られるパラメータと、LPD個数とには有意な相関関係があることが確認された。
さて、この予備実験例では、図4より8回目の研磨より後(9回目以降)ではLPD個数が10個/ウェーハ以下となることが確認された。そして図3B及び図4によれば、離散パラメータ群の中に初めてレベルCが登場するのは8回目であるため、レベルCが出現すれば、次回以降の研磨ではLPD個数が10個/ウェーハ以下になる。そこで本例において、ダミー研磨を終えてもよい、すなわち、実研磨を開始してもよいとの判定基準の一例は、定盤負荷電流値の時間波形データから取得した離散パラメータ群の中にレベルCが1以上出現するか否かを判定条件とすれば、次回以降の研磨ではLPD個数が10個/ウェーハ以下になると判断できる。そして、本予備実験例で用いたのと同種のスウェード素材の研磨布を用いた場合でも、同様の離散化処理を行った場合にレベルCが出現すれば以後の研磨でもLPD個数が10個/ウェーハ以下になることが確認された。
このように、定盤負荷電流値の時間波形データから波形解析して取得した離散パラメータ群と、研磨後の半導体ウェーハの被研磨面のLPD個数とには有意な相関関係があることを本発明者らは確認した。また、本予備実験例による時系列対応の離散パラメータ群は一例であって、定盤負荷電流値の各回研磨での時間波形データを波形解析したパラメータと、研磨後の半導体ウェーハの被研磨面のLPD個数とにも有意な相関関係は認められるし、本予備実験例におけるLPD個数は表面粗さなどの研磨結果指標であっても代替可能である。定盤負荷電流値は研磨中にリアルタイムで取得可能なデータであるため、この実験事実を考慮すれば、半導体ウェーハ用研磨布の使用開始時期を正確かつリアルタイムに判定できることを本発明者らは知見した。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図中の各構成は模式図であり、実際の縦横比とは異なる。
(半導体ウェーハ用研磨布の使用開始時期の判定方法)
図5のフローチャートを参照する。本発明の一実施形態による半導体ウェーハ用研磨布の使用開始時期の判定方法は、予備工程S10と、第1工程S21、第2工程S22及び第3工程S23とを少なくとも含む。この予備工程S10では、第1の半導体ウェーハ用研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨し、各回研磨での定盤の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の半導体ウェーハの研磨結果指標との対応関係に基づく判定条件を求める。この予備工程とは別に、第1工程S21では第2の半導体ウェーハ用研磨布を定盤に設置する。次いで、第2工程S22では、予備工程S10と同種の研磨条件を用いて、少なくとも1枚以上の半導体ウェーハを順次研磨して、各回研磨での時間波形データを取得して波形解析する。そして、第3工程S23では、第2工程S22において波形解析した結果が、判定条件を満足するか否かを判定する。以下、各工程の詳細を順次説明する。また、以下では、第1の半導体ウェーハ用研磨布を「プレ研磨布」と称し、第2の半導体ウェーハ用研磨布を「判定対象研磨布」と称する。
<予備工程>
予備工程S10は、第1工程〜第3工程による本研磨布の使用開始時期の判定に先立って行う工程であり、判定対象研磨布と同種のプレ研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨する。なお、ここでいう「同種」とは、同一素材の研磨布であり、かつ、製品としては同一の研磨布であるが、製造時期等の異なる研磨布を指す。また、枚葉式片面研磨、バッチ式片面研磨などの研磨方式、加圧力、定盤回転数、使用スラリー種などの研磨条件は、多数枚の半導体ウェーハを順次研磨するときに不可避的に変化する条件を除き、プレ研磨布を用いて研磨するときの研磨条件と、判定対象研磨布を用いて研磨するときの研磨条件とを同一にする。また、半導体ウェーハの研磨枚数は特に制限されないが、例示すると概ね5〜20枚程度であり、判定条件を求めるために必要な枚数の研磨を行えばよい。
予備工程S10では、プレ研磨布を用いて半導体ウェーハを順次研磨したときに得られる各回研磨での定盤負荷電流値の時間波形データを取得する。次いで、この時間波形データを波形解析する。例えば、既述の予備実験例と同様にSAX法を用いて、時間波形データにおける定盤負荷電流値を3段階以上に分割して符号化し、かつ、時系列に対応させた離散パラメータ群を求めることで上記波形解析を行うことができる。
そして、上記波形解析とは別に、プレ研磨布を用いて順次研磨した場合の、各回研磨後の研磨結果指標を求める。研磨結果指標は既述の予備実験例と同様に研磨後の被研磨面のLPD個数を用いてもよいし、表面粗さやSFQR(Site front least squares range)、GBIR(Global backside ideal range)などの平坦度など、研磨で作り込むための任意の品質パラメータを用いることができる。
さらに、時間波形データを波形解析した結果と、各回研磨後の上記研磨結果指標との対応関係に基づく判定条件を求める。例えば、以後の研磨では研磨結果指標が所定の閾値以下が得られる判定条件を求めればよい。既述の予備実験例ではレベルCが出現すれば、次回以降の研磨では研磨指標に相当するLPD個数が10個/ウェーハ以下となることを判定条件としたが、これは一例に過ぎず、波形解析結果と、研磨結果指標との対応関係を照らし合わせて適宜定めればよい。
なお、波形解析の手法はSAX法に限定されるものではなく、LPD個数などの研磨結果指標が良好なプレ研磨布の時間波形データの集合を単位空間としてダミー研磨時の時間波形の各時間の電流値が、当該単位空間からどの程度離れているかを、MT法を適用して解析してもよい。解析の対象として、実際に測定した時間波形データを用いてもよいが、波形が特定の値を横切った回数や、特定の範囲内の値をとっている時間を特徴量として、これらの特徴量を解析の対象にしてもよい。また、予め測定しておいた時間波形データを、k−means法などのクラスタリング手法を用いていくつかのグループに分けておき、本研磨時でのダミー研磨の時間波形データがどのグループに属するかを求め、そのグループの研磨結果指標の過去の実績が良好であったか否かに基づき、本研磨時の判定対象研磨布のダミー研磨終点を判定することも可能である。
<第1工程>
予備工程S10を行った後、第1工程S21では判定対象研磨布(第2の半導体ウェーハ用研磨布)を定盤に設置する。この段階では、判定対象研磨布はダミーウェーハの研磨を含めて、一度も研磨が行われていない未使用の状態である。
<第2工程>
第1工程S21に次いで、第2工程S22では、予備工程S10と同種の研磨条件を用いて、少なくとも1枚以上の半導体ウェーハを順次研磨する。研磨中には、各回研磨での時間波形データを取得し、予備工程S10と同じ手法を用いて時間波形データを波形解析する。
<第3工程>
そして、第3工程S23では、第2工程S22において波形解析した結果が、予備工程S10において求めた判定条件を満足するか否かを判定する。判定対象研磨布を用いて研磨したときの波形解析した結果が判定条件を満足していれば、この後に判定対象研磨布の使用を開始すれば、次回以降の研磨でも、半導体ウェーハの研磨結果指標が製品用ウェーハとして良好な結果になると判定することができる。逆に、判定対象研磨布を用いて研磨したときの波形解析した結果が判定条件を満足していないのであれば、次回の半導体ウェーハの研磨結果指標が必ずしも製品用ウェーハとして十分なものになるとは限らない。したがって、後者の場合、判定対象研磨布を本研磨に適用するためには、本研磨に先立って、さらなるダミー研磨処理を行う必要があると判断できる。
なお、判定結果をディスプレイ、スピーカ、ランプ等の通知部を介してオペレータに通知してもよいし、判定結果を結果信号として研磨装置又はその制御部に通知してもよい。
本判定方法を用いれば、あらかじめ求めた判定条件と、研磨中に得られる定盤負荷電流値とから非破壊検査でリアルタイムに判定対象研磨布を本研磨に適用開始してよいか(換言すればダミー研磨を終了してよいか)を判定することができる。次に、本発明の一実施形態に従う研磨方法を、図5のフローチャートを参照して以下で説明する。
(半導体ウェーハの研磨方法)
本発明の一実施形態による半導体ウェーハの研磨方法は、上述した半導体ウェーハ用研磨布の使用開始時期の判定方法に従い、判定対象研磨布(第2の半導体ウェーハ用研磨布)を使用開始可能と判定される回まではダミーウェーハ(非製品用の半導体ウェーハ)を用いて研磨を行う(S21〜S23)。判定が完了するまではいわゆるダミー研磨を行うことに相当する。
そして、判定対象研磨布が使用開始可能と判定された回の後に、製品用の半導体ウェーハを用いて研磨を行う(S30)。使用開始可能と判定された回の次回から、本研磨を開始してもよいし、使用開始可能と判定された回の次回からさらに数回のダミー研磨を経て、本研磨を開始してもよい。
本実施形態によれば、研磨布の使用開始時期を判定するために研磨を実質的に停止することなく、ダミー研磨の回数を少なくすることができる点でも、本研磨方法は有用である。
なお、ダミーウェーハには、製品用の半導体ウェーハと同種(同素材、同形状)の半導体ウェーハを用いることができる。ただし、ダミーウェーハの厚さに関しては、研磨可能でありさえすれば、製品用の半導体ウェーハより薄くてもよい。また、判定対象研磨布及び研磨装置を汚染しなければ、不純物が付着していてもよい。製品用ウェーハと異なり、ダミーウェーハは研磨可能な厚みを有すれば、繰り返しダミーウェーハをダミー研磨に供してもよい。
(半導体ウェーハ研磨システム)
図6を参照し、本発明の一実施形態に従う半導体ウェーハ研磨システムを説明する。半導体ウェーハ研磨システム100は、半導体ウェーハ190を保持する保持部120と、表面に研磨布112が設置された定盤110とを有し、この研磨布112に半導体ウェーハ190を接触させて、定盤110及び半導体ウェーハ190を回転させることで、半導体ウェーハ190の表面を研磨する研磨処理を、同一の研磨布112により複数回行う。そして、この半導体ウェーハ研磨システム100は、制御部130、並びに、制御部130を介して制御される波形解析部140、記憶部150、判定部160、ウェーハ交換部170をさらに備える。ウェーハ交換部170はダミーウェーハ保管部171及び製品用ウェーハ保管部172を有することができ、ダミーウェーハ保管部171にはダミー研磨用のダミーウェーハが格納され、製品用ウェーハ保管部172には本研磨用の半導体ウェーハ190が保管される。
そして、記憶部150には、研磨布112と同種の研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨したときに、各回研磨での定盤110の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の半導体ウェーハ190の研磨結果指標との対応関係に基づく判定条件が記憶されている。本実施形態における波形解析手法、研磨結果指標及び判定条件については上述の判定方法の実施形態におけるプレ研磨布を用いて行った場合と同様であり、詳細については既述の説明を援用する。
制御部130は、まず、(i)保持部120にダミーウェーハを保持させる。ダミーウェーハは、ウェーハ交換部170が有するダミーウェーハ保管部171から取得すればよい。
次に、制御部130は、(ii)波形解析部140を用いて、記憶部150に記憶された研磨条件と同種の研磨条件を用いて、少なくとも1枚以上のダミーウェーハを順次研磨して、各回研磨での時間波形データを取得して波形解析する。波形解析部140が定盤負荷電流値の波形データを取得する取得部を兼ねてもよい。定盤負荷電流値は、定盤110を回転させるモータ等から取得することができる。
引き続き、制御部130は、(iii)判定部160を用いて、ダミーウェーハを用いて波形解析した結果が、記憶部150に記憶された判定条件を満足するか否かを判定する。
そして制御部130は、(iv)判定条件を満足した後、ウェーハ交換部170を用いて保持部120に半導体ウェーハ190を保持させる。したがって、研磨対象がダミーウェーハから半導体ウェーハに切り替わる。
半導体ウェーハ研磨システム100を用いることにより、上記研磨方法を行うことができる。
なお、上述した判定方法、研磨方法及び研磨システムは任意の半導体ウェーハの研磨装置に用いる研磨布に適用可能であるが、特に片面研磨装置の研磨布に適用することが好ましい。
本発明が研磨対象とする半導体ウェーハはシリコンウェーハであることが好ましいが、他にも、例えば、SiCウェーハ、サファイアウェーハなどの任意の半導体ウェーハに対しても本発明を適用することが可能である。また、半導体ウェーハはバルクのウェーハであってもよいし、その表面にホモエピタキシャル層又はヘテロエピタキシャル層が形成されていてもよいし、貼合せウェーハであってもよい。
また、定盤110及び研磨布112には、半導体ウェーハの研磨装置に用いられる一般的な構成を適用することができる。また、片面研磨装置においては、保持部120に研磨ヘッドを適用することができる。両研磨装置においては保持部120にロボットハンド及びそれに取り付けたウェーハチャック等を適用することができ、保持部120を用いてキャリアプレートに半導体ウェーハ190を装填すればよい。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
既述の予備実験例において取得した定盤負荷電流値から、SAX法により離散パラメータ群を取得した。具体的な離散化条件は次のとおりである。定盤負荷電流値については6段階に分割し、レベルA〜Fに符号化(レベルAが低電流値領域であり、レベルFが高電流値領域である)した。時間軸については研磨時間を正規化した後、53区間に分割して最終6区間を除外した。SAX法による離散化後の定盤負荷電流値のグラフを図7Aに示し、図7Aの各研磨回の符号出現頻度を研磨回の順序で並べた帯グラフを図7Bに示す。図7Aには、既述の予備実験例と同様、34個の波形データ(図2参照)から取得した34個の離散パラメータ群を重ね合わせている。なお、各回研磨後のウェーハ1枚あたりのLPD個数は、既述の図4に示したとおりである。
図4と図7Bとを対比し、本実施例1では、以下の3種の判定条件を得た。
・判定条件1:離散パラメータ群にレベルEが10個以上出現すれば、本研磨を開始可能と判定する。
研磨バッチ8回目のLPD個数がそれより前のLPD個数から急速に低減し、当該研磨バッチでレベルEが初めて10個以上出現したためである。
・判定条件2:離散パラメータ群にレベルEが10個以上出現する研磨バッチが2回連続したら本研磨を開始可能と判定する。
研磨バッチ9回目では8回目に引き続きレベルEが10個以上出現したためである。
・判定条件3:離散パラメータ群にレベルFが出現すれば、本研磨を開始可能と判定する。
研磨バッチ12回目で初めてレベルFが出現したためである。
本研磨開始後のLPD個数をより確実に低減するためには、判定条件3が最も好ましく、次に条件2が好ましく、条件1でも確実に本研磨開始後のLPD個数を低減できる。
従来はダミー研磨の回数を20回としていたところ、本実施例1の判定条件2を用いて評価を行うことによりダミー研磨を約8回で終了することができた。そして、ダミー研磨終了後のLPD個数の水準も、従来のダミー研磨を20回としていた場合と同等であることを確認した。これにより、本発明の判定条件を適用可能であることを確認できた。
直径300mm、総厚み775μmであるシリコンウェーハを34枚用意した。また、枚葉式の片面研磨装置の定盤に、既述の予備実験例と同型番であり、未使用状態のスウェード素材の研磨布を設置した。この枚葉式片面研磨装置を用いて、水溶性高分子成分をさらに含んだコロイダルシリカ砥粒含有アルカリ研磨液を研磨スラリーとして研磨布表面に供給しながら、1枚のシリコンウェーハの表面を化学機械研磨して、研磨を終える度にシリコンウェーハを交換して、これら34枚のシリコンウェーハの片面研磨を同様の研磨条件で順次行った。研磨中には定盤負荷電流値を測定した。
取得した定盤負荷電流値から、SAX法により離散パラメータ群を取得した。具体的な離散化条件は次のとおりである。定盤負荷電流値については10段階に分割し、レベルA〜Jに符号化(レベルAが低電流値領域であり、レベルJが高電流値領域である)した。時間軸については研磨時間を正規化した後、50区間に分割した。SAX法による離散化後の定盤負荷電流値のグラフを図8Aに示し、図8Aの各研磨回の符号出現頻度を研磨回の順序で並べた帯グラフを図8Bに示す。図8Aには、34個の離散パラメータ群を重ね合わせている。
また、各回研磨後のウェーハ1枚あたりのLPD個数を予備実験例と同様にして測定した。結果を図9に示す。
図9と図8Bとを対比し、本実施例2では、以下の2種の判定条件を得た。
・判定条件1:離散パラメータ群にレベルJが出現すれば、本研磨を開始可能と判定する。
研磨バッチ10回目のLPD個数がそれより前のLPD個数から急速に低減し、当該研磨バッチでレベルJが初めて出現したためである。
・判定条件2:離散パラメータ群にレベルJが出現する研磨バッチが2回連続したら本研磨を開始可能と判定する。
研磨バッチ13回目では12回目に引き続きレベルJが出現したためである。
本研磨開始後のLPD個数をより確実に低減するためには、判定条件2が好ましく、判定条件1でも確実に本研磨開始後のLPD個数を低減できる。
本発明によれば、半導体ウェーハ用研磨布の使用開始時期を正確かつリアルタイムに判定することのできる半導体ウェーハ用研磨布の使用開始時期の判定方法及びこれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システムを提供することができる。
110 定盤
112 半導体ウェーハ用研磨布
120 保持部
130 制御部
140 波形解析部
150 記憶部
160 判定部
170 ウェーハ交換部
171 ダミーウェーハ保管部
172 製品用ウェーハ保管部
190 半導体ウェーハ

Claims (6)

  1. 半導体ウェーハの研磨装置の定盤に設置された半導体ウェーハ用研磨布の使用開始時期の判定方法であって、
    第1の半導体ウェーハ用研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨し、各回研磨での前記定盤の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の前記半導体ウェーハの研磨結果指標との対応関係に基づく判定条件を求める予備工程と、
    第2の半導体ウェーハ用研磨布を前記定盤に設置する第1工程と、
    前記予備工程と同種の研磨条件を用いて、少なくとも1枚以上の半導体ウェーハを順次研磨して、各回研磨での前記時間波形データを取得して波形解析する第2工程と、
    前記第2工程において波形解析した結果が、前記判定条件を満足するか否かを判定する第3工程と、
    を含むことを特徴とする半導体ウェーハ用研磨布の使用開始時期の判定方法。
  2. 前記研磨結果指標は研磨後の半導体ウェーハの被研磨面において観察されるLPD個数である、請求項1に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
  3. SAX法を用いて前記時間波形データにおける前記定盤負荷電流値を3段階以上に分割して符号化し、かつ、時系列に対応させた離散パラメータ群を求めることにより前記波形解析を行う、請求項1又は2に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
  4. 前記研磨装置は半導体ウェーハの片面研磨装置である、請求項1〜3のいずれか1項に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法。
  5. 請求項1〜4のいずれか1項に記載の半導体ウェーハ用研磨布の使用開始時期の判定方法に従い、前記第2の半導体ウェーハ用研磨布を使用開始可能と判定される回までは非製品用の半導体ウェーハを用いて前記研磨を行い、前記使用開始可能と判定された回の後に製品用の半導体ウェーハを用いて前記研磨を行うことを特徴とする半導体ウェーハの研磨方法。
  6. 半導体ウェーハを保持する保持部と、表面に研磨布が設置された定盤とを有し、前記研磨布に前記半導体ウェーハを接触させて、前記定盤及び前記半導体ウェーハを回転させることで、前記半導体ウェーハの表面を研磨する研磨処理を、同一の研磨布により複数回行う半導体ウェーハ研磨システムであって、
    半導体ウェーハ研磨システムは、制御部、並びに、前記制御部を介して制御される波形解析部、記憶部、判定部、ウェーハ交換部をさらに備え、
    前記記憶部には、前記研磨布と同種の研磨布を用いて少なくとも1枚以上の半導体ウェーハの表面を順次研磨したときに、各回研磨での前記定盤の定盤負荷電流値の時間波形データを波形解析した結果と、各回研磨後の前記半導体ウェーハの研磨結果指標との対応関係に基づく判定条件が記憶され、
    前記制御部は、
    (i)前記保持部にダミーウェーハを保持させ、
    (ii)前記波形解析部を用いて、前記記憶部に記憶された研磨条件と同種の研磨条件を用いて、少なくとも1枚以上の前記ダミーウェーハを順次研磨して、各回研磨での前記時間波形データを取得して波形解析し、
    (iii)前記判定部を用いて、前記ダミーウェーハを用いて波形解析した結果が、前記記憶部に記憶された判定条件を満足するか否かを判定し、
    (iv)前記判定条件を満足した後、前記ウェーハ交換部を用いて前記保持部に前記半導体ウェーハを保持させる
    ことを特徴とする半導体ウェーハ研磨システム。
JP2019237212A 2019-12-26 2019-12-26 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム Active JP7215412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019237212A JP7215412B2 (ja) 2019-12-26 2019-12-26 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019237212A JP7215412B2 (ja) 2019-12-26 2019-12-26 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム

Publications (2)

Publication Number Publication Date
JP2021106226A true JP2021106226A (ja) 2021-07-26
JP7215412B2 JP7215412B2 (ja) 2023-01-31

Family

ID=76919631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019237212A Active JP7215412B2 (ja) 2019-12-26 2019-12-26 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム

Country Status (1)

Country Link
JP (1) JP7215412B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276692A1 (en) 2021-06-28 2023-01-05 Dmg Mori Co., Ltd. Machine tool and display control device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432728B1 (en) * 2000-10-16 2002-08-13 Promos Technologies, Inc. Method for integration optimization by chemical mechanical planarization end-pointing technique
JP2005288664A (ja) * 2004-04-05 2005-10-20 Ebara Corp 研磨装置及び研磨パッド立上完了検知方法
JP2008027937A (ja) * 2006-07-18 2008-02-07 Hitachi High-Technologies Corp 真空処理装置
JP2011086704A (ja) * 2009-10-14 2011-04-28 Sumco Corp 半導体ウェーハ研磨システムおよび半導体ウェーハ研磨方法
JP2016143837A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 研磨布立ち上げ方法及び研磨方法
JP2018074086A (ja) * 2016-11-02 2018-05-10 株式会社Sumco 半導体ウェーハの両面研磨方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432728B1 (en) * 2000-10-16 2002-08-13 Promos Technologies, Inc. Method for integration optimization by chemical mechanical planarization end-pointing technique
JP2005288664A (ja) * 2004-04-05 2005-10-20 Ebara Corp 研磨装置及び研磨パッド立上完了検知方法
JP2008027937A (ja) * 2006-07-18 2008-02-07 Hitachi High-Technologies Corp 真空処理装置
JP2011086704A (ja) * 2009-10-14 2011-04-28 Sumco Corp 半導体ウェーハ研磨システムおよび半導体ウェーハ研磨方法
JP2016143837A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 研磨布立ち上げ方法及び研磨方法
JP2018074086A (ja) * 2016-11-02 2018-05-10 株式会社Sumco 半導体ウェーハの両面研磨方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276692A1 (en) 2021-06-28 2023-01-05 Dmg Mori Co., Ltd. Machine tool and display control device

Also Published As

Publication number Publication date
JP7215412B2 (ja) 2023-01-31

Similar Documents

Publication Publication Date Title
TWI515783B (zh) Processing method of semiconductor wafers
TW483060B (en) Method of controlling wafer polishing time using sample-skip algorithm and wafer polishing using the same
KR101624151B1 (ko) 반도체 웨이퍼의 가공 프로세스
KR20020001839A (ko) 웨이퍼 외주 챔퍼부의 연마방법 및 연마장치
JP2005501410A (ja) 周波数解析に基づく監視を含むcmpプロセス
US11948789B2 (en) Wafer production method
JP2018074086A (ja) 半導体ウェーハの両面研磨方法
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
US20060113036A1 (en) Computer integrated manufacturing control system for oxide chemical mechanical polishing
US7097534B1 (en) Closed-loop control of a chemical mechanical polisher
JP2021106226A (ja) 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム
JP2002542613A (ja) ウエファ研磨パッドを調整する方法
JP2017139323A (ja) ウェーハの製造方法およびウェーハ
TW201545222A (zh) 矽晶圓之製造方法及矽晶圓
JP2018037517A (ja) 半導体ウェーハのラッピング方法および半導体ウェーハ
US6592429B1 (en) Method and apparatus for controlling wafer uniformity in a chemical mechanical polishing tool using carrier head signatures
US6287173B1 (en) Longer lifetime warm-up wafers for polishing systems
KR101736738B1 (ko) 웨이퍼의 연마 방법 및 웨이퍼의 연마 장치
CN116922164A (zh) 利用Bow与TTV差值于再生晶圆制作超平坦芯片的方法
JP5218892B2 (ja) 消耗材の評価方法
TWI275449B (en) Method and apparatus for monitoring a polishing condition of a surface of a wafer in a polishing process
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JP2014075489A (ja) ウェーハの評価方法及びウェーハの研磨方法
JP2003347257A (ja) 半導体ウエーハのラッピング方法
JP2000252251A (ja) 半導体ウェーハ表面の清浄度管理方法およびエッチング代検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150