JP2003347257A - 半導体ウエーハのラッピング方法 - Google Patents

半導体ウエーハのラッピング方法

Info

Publication number
JP2003347257A
JP2003347257A JP2002148693A JP2002148693A JP2003347257A JP 2003347257 A JP2003347257 A JP 2003347257A JP 2002148693 A JP2002148693 A JP 2002148693A JP 2002148693 A JP2002148693 A JP 2002148693A JP 2003347257 A JP2003347257 A JP 2003347257A
Authority
JP
Japan
Prior art keywords
lapping
surface plate
flatness
semiconductor wafer
wrapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148693A
Other languages
English (en)
Other versions
JP2003347257A5 (ja
Inventor
Kazuhisa Koizumi
和久 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2002148693A priority Critical patent/JP2003347257A/ja
Publication of JP2003347257A publication Critical patent/JP2003347257A/ja
Publication of JP2003347257A5 publication Critical patent/JP2003347257A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 半導体ウエーハのラッピングを行う際のラッ
ピングマシーンの定盤修正工程の回数を減らし、該工程
に必要とされる時間、経費を節減し加工されるウエーハ
の平坦度を高め、処理能力を向上させることを目的とす
る。 【解決手段】 化合物半導体ウエーハのラッピング工程
において、ラッピングマシーンの定盤の平坦度を測定
し、平坦度が管理限界内であって、定盤が凹型の場合に
は次のラッピングをメイン回転で、凸型の場合は次のラ
ッピングをサブ回転で行うと共に、2〜5時間に1回、
30秒ないし5分間、上下の定盤を直接反対回転を行い
ながら共擦りを行う半導体ウエーハのラッピング方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種のIII−V族
化合物半導体製造における必須の工程であるウエーハの
ラッピング工程において、ラッピングマシーン定盤の摩
耗を平均化を図ることにより、ウエーハの平坦度の向上
による製品品位の向上、定盤修正回数および修正時間の
低減による実働時間の増加と生産性の向上を図ることに
関する。
【0002】
【従来の技術】近年、テレビ、電話、FAX,家庭調理
器、エアコンなどの家庭電気器具、パソコン、自動車、
事務機その他電子機器を装備している機械器具の普及度
の向上およびその自動化、高級化により、各種半導体の
需要は急激に増大しており、それにつれてそれを製造す
るための工程の一つとしてのウエーハのラッピング工程
も効率化が必要となってきている。半導体材料の引き上
げ等により作られた半導体単結晶は、薄片にスライスさ
れ、ラッピングしてその表面を平坦化し、所定のサイズ
に切断されて半導体チップとして供給されている。この
場合ウエーハの平坦度は製造された半導体チップの性能
に大きな影響を与えるので厳密にコントロールされるこ
とが必要である。
【0003】このラッピングはラッピングマシーン(ラ
ッパーともいう。)により行われている。ラッピングマ
シーンメーカーのマニュアルによると、ウエーハのラッ
ピングはメイン(main)回転で行い、定盤修正は
「修正キャリア」を使用して、1日に4〜6回程度サブ
(sub)回転で行うとの指針がある。ここでmain
回転とは下定盤は反時計回りで、その中に複数個設けら
れているキャリアは時計回りで回転を行うことであり、
sub回転とは下定盤およびキャリアともに反時計回り
で回転を行うこととされている。なお上定盤はどちらの
場合も時計回りに回転する。
【0004】ラッパーをmain回転させたときには、
下定盤が反時計回りするのに対し、キャリアが時計回り
に回転する。一方sub回転であると、定盤とキャリア
がともに反時計回り回転する。main回転の場合には
下定盤の外周部が内周部に比し摩耗が大きく定盤は中央
部が高い凸状になり,sub回転の場合には下定盤の内
周部が外周部に比して摩耗が大きく、中央部が凹んだ凹
状になる。従ってラッピング工程をmain回転で行っ
た後、定盤の平坦度を確保するため定盤修正をsub回
転で行うように指示しているものと思われる。
【0005】しかしこのような定盤修正を行っても、修
正の不十分さが徐々に蓄積して行きその結果定盤の凹凸
を修正するためには、修正リングでは時間がかかりすぎ
て修正しきれないほど凹凸が蓄積してくる。かかる場合
には、ラッパーの上定盤を取り外し、片面ラッパーで平
坦度を出してからラッパーに取り付け、ラッパーで共擦
りした後平坦度が出て上下の定盤のかみ合わせが良くな
るようにする。かみ合わせがうまく行かないときにはこ
の作業を繰り返し、良くなるまで繰り返す必要がある。
【0006】定盤修正が行われているにもかかわらず、
定盤平坦度が良くならない原因は、製品処理がmain
回転で、定盤修正がsub回転で行われ、main回転
では外周が大きく摩耗し、sub回転では内側が摩耗す
るが、main回転における外側の周速度とsub回転
における内側の周速度が異なるために摩耗量が異なるた
めである。例えば外周部直径45.0mm、内周部直径
24.0mmとしたときの周速度は20rpmでそれぞ
れ外周部で28274mm/min、内周部で1508
0mm/minとなり、速度比が1.9倍になる。
【0007】
【発明が解決しようとする課題】このように、機械メー
カーのマニュアルの操業基準による限り、定盤修正を
行っても定盤の平坦度はあまり良くなっていない、日
常の修正(1日に4〜6回の定盤修正:約1.5時間)
には時間がかかり、定盤修正には研磨剤も消費する、
上定盤を外して片面ラッパーによる修正を行っても約
2週間の操業で平坦度の管理限界を超えるほど凹凸が大
きくなる、上定盤を外しての修正は長時間を必要とす
る、加工枚数が増えるほど定盤の平坦度が悪くなり、
製品の精度を低下させる危険が大きい等の問題があり、
これらの問題を克服する工程の改善が必要とされてい
る。
【0008】本発明は、半導体ウエーハのラッピングを
行う際に必要とされるラッピングマシーンの定盤修正工
程の回数を減らすとともに、該工程に必要とされる時
間、経費を節減するとともに加工されるウエーハの平坦
度を高め、処理能力を向上させることを目的とする。
【0009】
【課題を解決するための手段】本発明は、[1] 化合
物半導体ウエーハのラッピング工程において、ラッピン
グマシーンの定盤の平坦度を測定し、平坦度が管理限界
内であって、定盤が凹型の場合には次のラッピングをメ
イン回転で、凸型の場合は次のラッピングをサブ回転で
行うことを特徴とする半導体ウエーハのラッピング方
法、[2] ラッピング工程において、2〜5時間に1
回、30秒ないし5分間、上下の定盤を直接反対回転を
行いながら共擦りを行う上記[1]に記載の半導体ウエ
ーハのラッピング方法、[3] ラッピングマシーンの
定盤の平坦度をグラフ化し、これを観察することによっ
て定盤の凹凸を判定する上記[1]に記載の半導体ウエ
ーハのラッピング方法、[4] 化合物半導体が、イン
ジュウムリン(InP)、ガリウム砒素(GaAs)、
ガリウムリン(GaP)からなる群の少なくとも一つで
ある上記[1]に記載の半導体ウエーハのラッピング方
法、および[5] ラップ材として、アルミナ−ジルコ
ニアの微粉末を使用する上記[1]に記載の半導体ウエ
ーハのラッピング方法、を開発することにより上記の課
題を解決した。
【0010】
【発明の実施の形態】本発明において、対象化合物半導
体ウエーハは、インジウムリン(InP)、ガリウム砒
素(GaAs)、ガリウムリン(GaP)等各種のIII
−V族化合物半導体である。これらは比較的軟質であ
り、ラッピング工程も比較的硬質のシリコンウエーハ等
に比して傷が付きやすいなど取り扱いが面倒なものであ
る。化合物半導体は、結晶の引き上げによるインゴット
の製造、スライサーによる半導体薄板とするインゴット
のスライス工程、該薄板外周にテーパーを付けながら直
径を合わせる面取り工程(ベベリング工程)、スライス
のダメージ除去を目的とするラップ工程、ウエーハの鏡
面加工、研磨工程(ポリッシュ工程)、研磨工程におい
て生成、付着したパーティクルの除去のための洗浄工
程、ウエーハの目視による表面検査を経て半導体ウエー
ハ製品となる。即ち、ラッピング工程は、スライスされ
たウエーハの表面を研削することにより、ロット内のウ
エーハ厚さの均一化、ウエーハ平坦度の向上を目的とし
たものである。
【0011】このラッピング工程に使用されるラッパー
は、図1に示すような形状のものであり、上・下定盤
1,2およびキャリア駆動用のモーター、上定盤の上下
に駆動するメインシリンダー3、ラップ材を定盤に均等
に供給する装置4およびそれらの制御器5などからなっ
ている。ラッピング工程は、上定盤1と下定盤2がそれ
ぞれ反対方向に回転し、該上・下定盤に挟まれたキャリ
ア(図示されていない)は、自転しながら、main回
転またはsub回転、あるいは停止の状態を取ることが
可能となっている。またラッピング工程中に定盤にアル
ミナまたはアルミナ−ジルコニア等の水に懸濁したラッ
プ材を供給しながら行うことになっている。
【0012】ラッピングは被加工物であるウエーハをキ
ャリアに入れ、それぞれ反対方向に回転する上・下定盤
の間に挟み、キャリア自身も定められた回転が与えられ
てウエーハの両面を等量宛ラップするようになってい
る。ここで定盤とキャリアの作動状況を検討してみる。
例えばmain回転で下定盤とキャリアの回転状況を見
る。main回転では下定盤の外周部は時計と反対方向
に回転しているのに対し、下定盤外周部のキャリアの回
転方向は下定盤の回転とは逆の時計方向、即ち下定盤に
対するキャリアの相対速度は両者の速度の和となって、
定盤の線速度よりも大きくなっている。これに対し、下
定盤の中心部に近い部分における下定盤に対するキャリ
アの相対速度は両者が同方向に動くため、両者の線速度
の差になり、極めて小さくなっていることが明らかであ
る。
【0013】キャリアの回転を無視した場合でも、定盤
の回転に伴う線速度は直径に比例することが明らかであ
るので、定盤外周部の線速度は、定盤中心部に近い側の
線速度に比して大である。それがキャリアの回転による
線速度の影響が加わり、外周部はキャリアの線速度との
和となり、中心部に近い側ではキャリアの線速度との差
となるので、この相対速度に比例する摺動距離は外周部
と中心部に近い側で大きな差を生じる。摩耗量は摺動距
離に比例するものであり、外周部と中心部に近い側の差
はその影響を無視できないほど大となることが明らかで
ある。一方sub回転においては逆となり、下定盤の摩
耗量は外周部において小となり、中心部に近い側では大
となることになる。それでも下定盤の回転に伴う中心か
らの距離による線速度の影響はやはり残り、main回
転よりはその差は小さいものと推定できる。
【0014】このように見てくると、ラッピング工程を
main回転で行い、修正キャリアを用いて定盤修正を
短時間のsub回転で行うのでは下部定盤の凸型化の進
行、蓄積が避けられない。そのため周期的に定盤の基本
的な修正が必要となり、上定盤をラッパーから取り外
し、他の装置を用いて平坦度を修正した後にその平坦化
された上定盤を用いて下定盤と共擦りを行うことにより
定盤の平坦化を確保することを余儀なくされていた。
【0015】しかし、上記のメカニズムを解明して、定
盤の摩耗のメカニズムが定盤とキャリアの摺動面におけ
る相対速度にコントロールされていることが分かったの
で、main回転とsub回転を適宜組み合わせてラッ
ピング工程を行うときは、定盤の修正工程は大幅に削減
できるとの予測をたてた。そして従来の修正キャリアを
使用する修正工程をすべて削除可能との仮定を立ててラ
ッピング工程を組み立てた。
【0016】即ち、ラッパーメーカーの指定したマニュ
アルの手順をすべてご破算とし、 ラッピングマシーンの定盤の平坦度を測定し、平坦度
が管理限界内であることが確認できた場合には、 下定盤が凹型の場合には次のラッピングをメイン回転
で行う。 下定盤が凸型の場合は次のラッピングをサブ回転で行
う。 ことで1日に数回行っていた定盤修正工程は全く行わな
くとも良くなった。なお、上定盤と下定盤は摩耗傾向が
上定盤が凸型であるときは下定盤はどちらかといえば凹
型になるので回数は従来の定盤修正工程回数の半分くら
いで、ラッピング工程2〜5時間に1回、30秒ないし
5分間、上下の定盤を直接反対回転を行いながら共擦り
を行うだけで殆どの修正工程が不要となった。
【0017】なお、平坦度の測定は、1日1回程度の頻
度で測定を行い、これをグラフ化し、これを観察するこ
とによって定盤の凹凸を判定することで十分に行える。
測定方法としては、マイクロメーターを5〜11個を装
着した平坦度測定器の0点を基準のストレートエッジ上
で校正し、下定盤を回転しながら4方向からその平坦度
を測定し、定盤が凹型であるか凸型であるかを判定す
る。定盤の測定は、1日に2回程度の共擦りを行ってい
れば、下定盤の形状を確認するだけで上定盤の形状も推
定できるので、上・下定盤の形状のマッチング不良によ
り発生するスクラッチ、キズ、カケ、ワレ不良を大幅に
削減できる。以上のような工程の改善により、定盤の修
正は全く不要となり、修正工程の時間、ラッピングを行
うことが可能となった結果生産性も大幅に向上すること
ができた。
【0018】
【発明の効果】本発明は、各種のIII−V族化合物半導
体製造におけるウエーハのラッピング工程において、ラ
ッピング工程を改善することによりラッピングマシーン
定盤の摩耗を平均化、ウエーハの平坦度の向上による製
品品位の向上、定盤修正回数および修正時間を低減によ
る実働時間を増加させ生産性の向上さらにラップ材消費
量の削減改善することに成功した。
【図面の簡単な説明】
【図1】ウエーハのラッピングに使用するラッパーの外
観図。
【符号の説明】
1 上定盤 2 下定盤 3 メインシリンダー 4 ラップ材供給装置 5 コントロールパネル

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体ウエーハのラッピング方法
    において、ラッピングマシーンの定盤の平坦度を測定
    し、平坦度が管理限界内であって、定盤が凹型の場合に
    は次のラッピングをメイン回転で、凸型の場合は次のラ
    ッピングをサブ回転で行うことを特徴とする半導体ウエ
    ーハのラッピング方法。
  2. 【請求項2】 2〜5時間に1回、30秒ないし5分
    間、上下の定盤を直接反対回転を行いながら共擦りを行
    う請求項1に記載の半導体ウエーハのラッピング方法。
  3. 【請求項3】 ラッピングマシーンの定盤の平坦度をグ
    ラフ化し、これを観察することによって定盤の凹凸を判
    定する請求項1に記載の半導体ウエーハのラッピング方
    法。
  4. 【請求項4】 化合物半導体が、インジュウムリン(I
    nP)、ガリウム砒素(GaAs)、ガリウムリン(G
    aP)からなる群の少なくとも一つである請求項1に記
    載の半導体ウエーハのラッピング方法。
  5. 【請求項5】 ラッピングの際のラップ材として、アル
    ミナ−ジルコニアの微粉末を使用する請求項1に記載の
    半導体ウエーハのラッピング方法。
JP2002148693A 2002-05-23 2002-05-23 半導体ウエーハのラッピング方法 Pending JP2003347257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002148693A JP2003347257A (ja) 2002-05-23 2002-05-23 半導体ウエーハのラッピング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148693A JP2003347257A (ja) 2002-05-23 2002-05-23 半導体ウエーハのラッピング方法

Publications (2)

Publication Number Publication Date
JP2003347257A true JP2003347257A (ja) 2003-12-05
JP2003347257A5 JP2003347257A5 (ja) 2005-04-07

Family

ID=29767136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148693A Pending JP2003347257A (ja) 2002-05-23 2002-05-23 半導体ウエーハのラッピング方法

Country Status (1)

Country Link
JP (1) JP2003347257A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927306B1 (ko) 2008-04-11 2009-11-18 주식회사 실트론 나노토포그라피가 개선된 웨이퍼 제조 방법
JP2011140075A (ja) * 2010-01-05 2011-07-21 Asahi Glass Co Ltd 両面研削装置を用いたガラス基板の研削方法、及び該研削方法を用いたガラス基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927306B1 (ko) 2008-04-11 2009-11-18 주식회사 실트론 나노토포그라피가 개선된 웨이퍼 제조 방법
JP2011140075A (ja) * 2010-01-05 2011-07-21 Asahi Glass Co Ltd 両面研削装置を用いたガラス基板の研削方法、及び該研削方法を用いたガラス基板の製造方法

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
EP1988193B1 (en) Method for manufacturing epitaxial wafer
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
US9293318B2 (en) Semiconductor wafer manufacturing method
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP2006100799A (ja) シリコンウェーハの製造方法
US6284658B1 (en) Manufacturing process for semiconductor wafer
WO2015037188A1 (ja) 鏡面研磨ウェーハの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP2009302410A (ja) 半導体ウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2009182135A (ja) 化合物半導体基板の製造方法および化合物半導体基板
CN110383427B (zh) 晶圆的制造方法
WO2013024565A1 (ja) 取代の評価方法及びウェーハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP2003347257A (ja) 半導体ウエーハのラッピング方法
JPH11348031A (ja) 半導体基板の製造方法、外面加工装置及び単結晶インゴット
KR20120011053A (ko) 실리콘 에피택셜 웨이퍼의 제조 방법
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP3006249B2 (ja) 半導体ウェーハの研磨装置
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPH11333708A (ja) ラッピング装置及び方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040521

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320