JP2018037517A - 半導体ウェーハのラッピング方法および半導体ウェーハ - Google Patents

半導体ウェーハのラッピング方法および半導体ウェーハ Download PDF

Info

Publication number
JP2018037517A
JP2018037517A JP2016169383A JP2016169383A JP2018037517A JP 2018037517 A JP2018037517 A JP 2018037517A JP 2016169383 A JP2016169383 A JP 2016169383A JP 2016169383 A JP2016169383 A JP 2016169383A JP 2018037517 A JP2018037517 A JP 2018037517A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
lapping
surface plate
wafer
nanotopography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016169383A
Other languages
English (en)
Other versions
JP6323515B2 (ja
Inventor
大輔 橋本
Daisuke Hashimoto
大輔 橋本
敏 又川
Satoshi Matagawa
敏 又川
友裕 橋井
Tomohiro Hashii
友裕 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016169383A priority Critical patent/JP6323515B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to DE112017004349.2T priority patent/DE112017004349T5/de
Priority to US16/324,291 priority patent/US11456168B2/en
Priority to KR1020187035078A priority patent/KR102264085B1/ko
Priority to PCT/JP2017/017201 priority patent/WO2018042761A1/ja
Priority to CN201780036024.4A priority patent/CN109643650B/zh
Priority to TW106114616A priority patent/TWI642099B/zh
Publication of JP2018037517A publication Critical patent/JP2018037517A/ja
Application granted granted Critical
Publication of JP6323515B2 publication Critical patent/JP6323515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Abstract

【課題】ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できる半導体ウェーハのラッピング方法を提供する。【解決手段】本発明の半導体ウェーハのラッピング方法は、半導体ウェーハＷのラッピングを停止する停止工程と、該停止工程の後、半導体ウェーハＷの、上定盤１０Ａおよび下定盤１０Ｂに対する対向面を反転させる反転工程と、該反転工程の後、対向面Ｗａ，Ｗｂの反転を維持したまま半導体ウェーハＷのラッピングを再開する再開工程と、を含むことを特徴とする。【選択図】図５

Description

本発明は、半導体ウェーハのラッピング方法および半導体ウェーハに関する。
半導体ウェーハとして、シリコンウェーハおよびＧａＡｓ等の化合物半導体ウェーハが知られている。半導体ウェーハは、一般的に、単結晶インゴットをワイヤーソーによりスライスして薄円板状のウェーハとするスライス工程と、スライスしたウェーハの表裏面を平坦化しつつ、所定の厚みにするラッピング工程と、ラッピング後のウェーハ表面の凹凸をなくし、平坦度の高い鏡面仕上げを施す研磨工程とを順次経ることにより得られる。なお、ラッピング工程に替えて、あるいはラッピング工程と併用して機械的研削である両頭研削工程が行われることもある。
近年、特に大口径の半導体ウェーハでは、ウェーハの表面うねり成分のパラメータである「ナノトポグラフィ(Nanotopography)」（ＳＥＭＩ規格Ｍ４３）が重視されつつある。ナノトポグラフィは、空間波長成分が約０．２ｍｍから２０ｍｍの半導体ウェーハ表面に存在する凹凸の指標であり、ある指定された大きさの領域内での高低差により表される。そして、ナノトポグラフィは半導体ウェーハを鏡面加工した後の状態において、光干渉法を用いた光学的測定により得られる。前述のスライス工程、ラッピング工程および両頭研削工程等における加工起因のうねりによって、半導体ウェーハのナノトポグラフィが悪化し得ると考えられている。
ここで、図１を用いて、従来技術に従う一般的な半導体ウェーハのラッピング方法を説明する。図１に模式的に示すように、半導体ウェーハＷは、キャリアプレート２０の保持孔２０ａに装填される。キャリアプレート２０は、互いに対向配置され、かつ、互いに反対方向に回転する上定盤１０Ａおよび下定盤１０Ｂの間に設置される。図面の簡略化のため、ギア形状については図示しないが、キャリアプレートの外周ギア２０ｂは、サンギア１１と、インターナルギア１２とに噛み合わせられる。このギア同士の噛み合わせにより、下定盤１０Ｂの回転に伴ってキャリアプレート２０はサンギア１１を中心に公転すると共に、キャリアプレート２０自身が自転し、遊星回転する。そして、砥粒を含む液（図示せず）が供給されつつ、上定盤１０Ａおよび下定盤１０Ｂによって半導体ウェーハＷが加圧され、半導体ウェーハＷの表裏面がラッピングされる。なお、所定時間ラッピングを行った後、あるいは、半導体ウェーハの厚みを測定するなどして、目標ラッピング取り代が得られたことを確認した後、ラッピングを終えることが通常である。
例えば、特許文献１には、予め設定されたラッピング後の半導体ウェーハの厚みと略同じ厚みのキャリアプレートを準備する工程と、上定盤がキャリアプレートに当接したことを検出したとき、半導体ウェーハのラッピングを終了する工程とを含む半導体ウェーハのラッピング方法が記載されている。特許文献１に記載のラッピング方法により、ラッピング後の半導体ウェーハの平坦度を高める（すなわち、より平坦化する）ことができる。
特開２００１−２６００１５号公報
さて、スライス、ラッピングおよび研磨を経たシリコンウェーハ表面のナノトポグラフィをマッピングしたナノトポグラフィ・マップの評価において、シリコンウェーハの周縁部にリング状のパターンが観察されることが、本発明者らにより確認された（図２（Ａ）参照）。なお、図２（Ａ）に示すナノトポグラフィ・マップは、ＫＬＡテンコール社製Wafersight 3により取得したものである。また、図２（Ａ）のナノトポグラフィ・マップにおいて、淡色部が凸部であり、濃色部が凹部であることを意味する。図２（Ａ）の例では、ウェーハエッジからウェーハ中心に向かって約２０〜３０ｍｍの周縁部において、リング状の凹部パターンが形成されていることが確認される。なお、図２（Ａ）に示したナノトポグラフィ・マップに対応するシリコンウェーハの径方向における模式断面図を図２（Ｂ）に示す。一方、図２（Ａ）の例とは反対に、同様の範囲の周縁部において、リング状の凸部パターンが形成されたナノトポグラフィ・マップが観察される場合があることも、本発明者らにより確認された。
そこで、本発明者らは、ナノトポグラフィ・マップにおいてこのようなリング状のパターンが形成される原因について鋭意検討したところ、ラッピング後の半導体ウェーハの形状分布と、ラッピング後の研磨を経たナノトポグラフィの分布とに強い相関関係があることに着目し、ラッピングによる加工影響について検討した。なお、本明細書における半導体ウェーハの形状分布とは、図２（Ｂ）に示すように、基準面に対しての、半導体ウェーハ（シリコンウェーハ）の径方向における半導体ウェーハの厚み中心位置の高さ分布（図２（Ｂ）中の破線）である。図２（Ｂ）の例の場合、半導体ウェーハは全体として上に凸方向に反っているものの、径方向における半導体ウェーハの厚みは一定である。そして、半導体ウェーハの形状分布には、半導体ウェーハの両方のエッジ側に変曲点が存在する。
ここで、図３，図４は、図１に既述のラッピング方法におけるラッピング中での定盤、キャリアプレートおよび半導体ウェーハの配置を説明する模式図である。半導体ウェーハＷが定盤（上定盤１０Ａおよび下定盤１０Ｂ）の中心から最も離れた時の模式図であり、図４は、半導体ウェーハＷが、定盤（上定盤１０Ａおよび下定盤１０Ｂ）の中心に最も近づいた時の模式図である。なお、図３（Ａ）、図４（Ａ）は、上定盤を仮想的に除外したときの上面図に相当する。そして、図３（Ｂ）は図３（Ａ）におけるI-I断面図であり、図４（Ｂ）は図４（Ａ）におけるII-II断面図である。
上定盤１０Ａおよび下定盤１０Ｂは、ラッピング装置に導入する当初は平坦であるが、半導体ウェーハのラッピングを繰り返すにつれて、上定盤１０Ａおよび下定盤１０Ｂに形状に変形が生じることが、本発明者らにより確認された。変形後の上定盤１０Ａおよび下定盤１０Ｂの形状を、図３（Ｂ），図４（Ｂ）に模式的に示す。上定盤１０Ａでは、径方法において、サンギア１１側およびインターナルギア１２側（図１を併せて参照）の間の中央部が凹形状となると共に、サンギア１１側およびインターナルギア１２側の両方に局所的な凸部が形成される。上定盤１０Ａとは反対に、下定盤１０Ｂでは、径方法において、サンギア１１側およびインターナルギア１２側の間の中央部が凸形状となると共に、サンギア１１側およびインターナルギア１２側の両方に凹部が形成される。そして、上定盤１０Ａおよび下定盤１０Ｂにおける凹凸は、両者で概ね嵌合する。
上定盤１０Ａおよび下定盤１０Ｂは、図３（Ｂ），図４（Ｂ）に模式的に示したような形状に変形する。そのため、図３（Ｂ）に示すように、半導体ウェーハＷが定盤の中心から離れている場合（すなわち、インターナルギア側に近づく場合）、定盤のインターナルギア１２側に比較的強い加圧力ＦＳが加わる一方、定盤のサンギア１１側では比較的弱い加圧力ＦＷが加わる。また、図４（Ｂ）に示すように、半導体ウェーハＷが定盤の中心に近づいている場合（すなわち、サンギア側に近づく場合）、定盤のインターナルギア１２側に比較的弱い加圧力ＦＷが加わる一方、定盤のサンギア１１側に比較的強い加圧力ＦＳが加わる。
ラッピング時には、このように偏った加圧力が半導体ウェーハに加わる。そのため、半導体ウェーハ表面には加工影響のうねりが残存し、その後の研磨工程を経ても、うねりを十分に修正することができず、ナノトポグラフィ・マップを取得したときにリング状の凸部パターンまたは凹部パターンが観察されるのだと本発明者らは考えた。従来技術においては、ラッピング工程の後に行われる研磨工程によって、ラッピング時に導入された加工影響のうねりは十分に解消できると考えられていた。しかしながら、ナノトポグラフィ品質が注目されつつある近年では、ナノトポグラフィ・マップ評価により、リング状の凹部パターンおよび凸部パターンのいずれも観察されないことの要求が今後見込まれる。
そこで本発明は、ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できる半導体ウェーハのラッピング方法を提供することを目的とする。
上述の目的を達成すべく本発明者らは鋭意検討した。そして、定盤形状に起因するうねりを抑制するため、ラッピングを一旦停止して、半導体ウェーハの定盤への対向面を反転させることを本発明者らは着想した。そして、このような反転を経た半導体ウェーハであれば、研磨後のナノトポグラフィ・マップにおいて、リング状のパターンの発生を抑制できることを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下の通りである。
（１）互いに対向配置された上定盤および下定盤の間で、砥粒を含む液を供給しながら、半導体ウェーハが装填されたキャリアプレートを遊星回転させて、前記半導体ウェーハの表裏面をラッピングする半導体ウェーハのラッピング方法において、
前記半導体ウェーハのラッピングを開始する開始工程と、
前記半導体ウェーハのラッピングを停止する停止工程と、
該停止工程の後、前記半導体ウェーハの、前記上定盤および前記下定盤に対する対向面を反転させる反転工程と、
該反転工程の後、前記対向面の反転を維持したまま前記半導体ウェーハのラッピングを再開する再開工程と、を含むことを特徴とする半導体ウェーハのラッピング方法。
（２）前記反転工程を、目標ラッピング取り代に対して４０％以上６０％以下のラッピング取り代が得られたときに行う、前記（１）に記載の半導体ウェーハのラッピング方法。
（３）前記半導体ウェーハはシリコンウェーハである、前記（１）または（２）に記載の半導体ウェーハのラッピング方法。
（４）鏡面研磨された半導体ウェーハであって、
ナノトポグラフィ・マップ評価により、該半導体ウェーハの表面にリング状の凹部パターンおよび凸部パターンのいずれも観察されないことを特徴とする半導体ウェーハ。
ここで、本明細書における「ナノトポグラフィ・マップ評価」とは、鏡面研磨された半導体ウェーハ表面を光学干渉式の平坦度測定装置（ＫＬＡテンコール社製：Wafersight 3）を用いて半導体ウェーハ表面の高さ分布（高低差）を測定したナノトポグラフィ・マップにおいて、リング状の凹部パターンまたは凸部パターンがウェーハ周縁部に観察されるか否かを判定するものである。具体的には、鏡面研磨処理後の半導体ウェーハの高さ測定結果を、カットオフ・フィルター値を２０ｍｍとし、ダブルガウシアンフィルタでフィルタリング処理して長波長成分を除去した後、ナノトポグラフィの測定結果を濃淡色で図示化したナノトポグラフィ・マップからリング状のパターンの発生を判定する。なお、このナノトポグラフィ・マップにおいて、濃い色になるほど高度が低く、最も濃い部分は中心高度から−２０ｎｍに相当し、淡い色になるほど高度は高く、最も淡い部分は中心高度から＋２０ｎｍに相当する。したがって、最低高度から最高高度までの高低差は４０ｎｍとなる。
なお、ナノトポグラフィ・マップの取得にあたり、半導体ウェーハの表裏面を鉛直面としつつ、半導体ウェーハの外縁の任意の３点を固定して半導体ウェーハ表面を測定する。したがって、ナノトポグラフィ・マップは非吸着状態での半導体ウェーハ表面の高低差を表す。特に、ナノトポグラフィ・マップのクロスセクションにおいて、半導体ウェーハの面内中央部の平均高さと、前記面内中央部を取囲む前記半導体ウェーハの面内周縁部の平均高さとの差分が１ｎｍ以内であれば、リングパターンは観察されない。
（５）前記半導体ウェーハの直径は３００ｍｍ以上である、前記（４）に記載の半導体ウェーハ。
（６）前記半導体ウェーハは、シリコンウェーハである、前記（４）または（５）に記載の半導体ウェーハ。
本発明によれば、ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できる半導体ウェーハのラッピング方法を提供することができる。
従来技術における半導体ウェーハのラッピング方法を説明する模式図である。 （Ａ）は、本発明者らにより観察されたシリコンウェーハのナノトポグラフィ・マップの一例を示す図であり、（Ｂ）は、（Ａ）に示したナノトポグラフィ・マップに対応するシリコンウェーハの径方向における模式断面図である。 本発明者らの検討による、半導体ウェーハをラッピングするときの、定盤、キャリアプレートおよび半導体ウェーハの配置を示す模式図であり、（Ａ）は上面図であり、（Ｂ）はそのI-I断面図である。 本発明者らの検討による、半導体ウェーハをラッピングするときの、定盤、キャリアプレートおよび半導体ウェーハの配置を示す模式図であり、（Ａ）は上面図であり、（Ｂ）はそのII-II断面図である。 本発明の一実施形態に従う半導体ウェーハのラッピング方法を説明するためのフローチャートである。 実施例における、従来例１、発明例１，２のウェーハ形状分布およびナノトポグラフィ分布を示すグラフならびにナノトポグラフィ・マップである。 実施例における、発明例３〜５のウェーハ形状分布およびナノトポグラフィ分布を示すグラフならびにナノトポグラフィ・マップである。
以下、図面を参照しつつ本発明の一実施形態に従う半導体ウェーハのラッピング方法を説明する。なお、図中の各構成の縦横比は、説明の便宜上誇張して図示しており、実際とは異なる。
（半導体ウェーハのラッピング方法）
本発明の一実施形態に従う半導体ウェーハのラッピング方法は、図１を用いて模式的に示されるように、互いに対向配置された上定盤１０Ａおよび下定盤１０Ｂの間で、砥粒を含む液（図示せず）を供給しながら、半導体ウェーハＷが装填されたキャリアプレート２０を遊星回転させて、半導体ウェーハＷの表裏面をラッピングする。そして、図５に示されるように、本実施形態に従う半導体ウェーハのラッピング方法は、半導体ウェーハＷのラッピングを開始する開始工程（図５（Ａ））と、半導体ウェーハＷのラッピングを停止する停止工程（図５（Ｂ））と、停止工程の後、半導体ウェーハＷの、上定盤１０Ａおよび下定盤１０Ｂに対する対向面を反転させる反転工程（図５（Ｃ））と、該反転工程の後、対向面の反転を維持したまま半導体ウェーハＷのラッピングを再開する再開工程（図５（Ｄ））と、を含む。こうすることで、ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制することができる。なお、図５では上記各工程における上定盤１０Ａ、下定盤１０Ｂおよび半導体ウェーハＷのみを図示している。以下、各工程の詳細を順次説明する。
まず、半導体ウェーハＷのラッピングを開始する開始工程（図５（Ａ））を行う。この開始工程は、従来技術と同様、図１に模式的に示すように、半導体ウェーハＷを、キャリアプレート２０の保持孔２０ａに装填する。そして、半導体ウェーハＷが装填されたキャリアプレート２０を、互いに対向配置された上定盤１０Ａおよび下定盤１０Ｂの間に設置する。上定盤１０Ａおよび下定盤１０Ｂは、互いに反対方向に回転し、キャリアプレートの外周ギア２０ｂが、サンギア１１と、インターナルギア１２とに噛み合わせられることで、キャリアプレート２０の中心を中心軸としてキャリアプレート２０が回転しつつ（以下、「自転」という。）、上定盤１０Ａおよび下定盤１０Ｂの中心を中心軸として、サンギア１１の周りをキャリアプレート２０は回転する（以下、「公転」という。）。このようなキャリアプレート２０の自転かつ回転する運動は、遊星回転と呼ばれる。本工程では、キャリアプレート２０自身を遊星回転させつつ、砥粒を含む液（図示せず）を供給し、上定盤１０Ａおよび下定盤１０Ｂによって半導体ウェーハＷを加圧することで、半導体ウェーハＷの表裏面のラッピングを開始する。なお、ラッピング開始後のラッピング時間に応じて、ラッピングによる取り代が増大する。
次に、半導体ウェーハＷのラッピングを停止する停止工程（図５（Ｂ））を行う。例えば、従来技術のラッピング方法においてラッピングを終了するのと同様に、砥粒を含む液の供給を停止しつつ、上定盤１０Ａおよび下定盤１０Ｂの回転を停止させればよい。なお、先の開始工程（図５（Ａ））から、本工程（図５（Ｂ））においてラッピングを停止するまでの時間は任意であり、本実施形態による停止工程、反転工程および再開工程を順次行えば、本発明による効果を得ることができる。
本実施形態では、反転工程を、目標ラッピング取り代に対して４０％以上６０％以下のラッピング取り代が得られたときに行うことが好ましい。なお、ここで言う目標ラッピング取り代とは、本実施形態によるラッピング方法による取り代の全体に相当する。そこで、開始工程後の停止工程を、目標ラッピング取り代に対して４０％以上６０％以下のラッピング取り代を得た段階で行うことが好ましく、目標ラッピング取り代に対して４５％以上５５％以下のラッピング取り代を得た段階で行うことがより好ましい。こうすることで、停止工程直後の反転工程を所望のラッピング取り代が得られたときに行うことができる。なお、目標ラッピング取り代を時間管理により設定する場合は、総ラッピング時間の４０％以上６０％以下経過後に停止工程を行えばよく、総ラッピング時間の４５％以上５５％以下経過後に停止工程を行ってもよい。こうすることで、図３，４を用いて既述のとおり、上定盤１０Ａおよび下定盤１０Ｂの形状と、キャリアプレート２０に装填された半導体ウェーハＷの遊星回転とに起因する加工影響を、より確実に抑制することができる。その結果、ラッピング後、研磨を行う前の状態において、半導体ウェーハＷの、径方向でのウェーハ形状のＰＶ（Peak to Valley）値を０．５１μｍ以下とすることができ、さらには、ＰＶ値を０．２６μｍ以下とすることもできる。なお、径方向でのウェーハ形状のＰＶ値とは、半導体ウェーハＷの形状分布を、直径方向の一端から他端までをスキャンしたときの最大値(Peak)と、最小値(Valley)との差を意味する。
半導体ウェーハＷのラッピングを停止した後、半導体ウェーハＷの、上定盤１０Ａおよび下定盤１０Ｂに対する対向面（面Ｗａ，Ｗｂ）を反転させる反転工程（図５（Ｃ））を行うことは既述のとおりである。この反転工程について、図５（Ａ）〜（Ｃ）を用いて、より具体的に説明する。図５（Ａ），（Ｂ）に示すように、ラッピングを開始してから停止するまでは、半導体ウェーハＷの上定盤１０Ａに対する対向面は面Ｗａであり、半導体ウェーハＷの下定盤１０Ｂに対する対向面は面Ｗｂである。本工程では、この面Ｗａおよび面Ｗｂを、上定盤１０Ａおよび下定盤１０Ｂに対してそれぞれ反転させる。すなわち、本工程により、半導体ウェーハＷの上定盤１０Ａに対する対向面を面Ｗｂとし、半導体ウェーハＷの下定盤１０Ｂに対する対向面を面Ｗａとする。
本反転工程において、半導体ウェーハＷの対向面の反転手法は任意である。例えばキャリアプレート２０に装填された半導体ウェーハＷを、吸着パッドまたは真空パッドなどの公知の保持手段によって持ち上げ、対向面を上記のとおり反転させ、再度キャリアプレート２０に半導体ウェーハＷを装填すればよい。
最後に、対向面の反転を維持したまま半導体ウェーハＷのラッピングを再開する再開工程（図５（Ｄ））を行う。ラッピングの再開にあたっては、開始工程と同様にラッピングを行えばよい。そして、本工程による再開後のラッピング取り代と、開始工程から停止工程までに既に得られたラッピング取り代との合計が目標ラッピング取り代に至った後、ラッピングを終了すればよい。また、ラッピングによる目標ラッピング取り代を時間管理するのであれば、ラッピングを再開してから、総ラッピング時間に対する残時間経過後にラッピングを終了すればよい。
以上説明したように、このようにして得られた半導体ウェーハＷは、上定盤１０Ａおよび下定盤１０Ｂの形状に起因する偏った加圧力の影響が抑制されている。そのため、ラッピングによる半導体ウェーハ表面への加工影響を抑制することができる。そして、本実施形態に従うラッピングを経た半導体ウェーハに研磨工程を施せば、ナノトポグラフィ・マップを取得したときの、リング状のパターンの発生を抑制することができる。
なお、ナノトポグラフィは、ＫＬＡテンコール社、レイテックス社、ＡＤＥ社等より市販の測定装置を用いて、ＳＥＭＩ規格Ｍ４３およびＭ７８に従って測定することができる。また、ナノトポグラフィを測定するにあたり、ラッピング後に行う研磨工程の研磨条件は一般的な条件とすることができる。さらに、ナノトポグラフィを測定するにあたり、ラッピングと研磨との間に、半導体ウェーハ表面の洗浄およびエッチングのいずれか一方または両方を行ってもよいし、他の任意の工程を行ってもよい。また、本実施形態において、開始工程ののち、停止工程、反転工程、再開工程をこの順に複数回行い、その後、ラッピングを終了してもよい。その場合、目標ラッピング取り代に対してラッピングの停止タイミングを適宜設定すればよい。
以下、本実施形態における具体的態様について説明する。
本実施形態によるラッピング方法が適用可能な半導体ウェーハＷは任意であり、シリコンまたはＧａＡｓ等の化合物半導体などの、単結晶インゴットをワイヤーソーによりスライスして得た薄円板状のウェーハに対して適用可能である。半導体ウェーハＷとして、優れたナノトポグラフィが求められるシリコンウェーハに本実施形態のラッピング方法を適用することが好ましい。
半導体ウェーハＷのサイズは何ら制限されないが、大口径のウェーハに本実施形態のラッピング方法を適用することが好ましい。例えば、直径３００ｍｍ以上のシリコンウェーハに適用することが好ましく、直径４５０ｍｍ以上のシリコンウェーハに適用することが好ましい。このような大口径のシリコンウェーハであっても、本実施形態のラッピング方法を適用することにより、研磨後のナノトポグラフィ・マップにおいて、リング状のパターンの発生を抑制できることができる。
なお、上定盤１０Ａ、下定盤１０Ｂ、キャリアプレート２０はラッピングに用いる一般的なものを用いることができる。ラッピングに用いる砥粒を含む液としては、アルミナ・ジルコニウム等の小粒径の遊離砥粒と界面活性剤を含む水などの液体を混合した水溶性の液などを用いることができる。
また、図１〜４では、キャリアプレートを５枚用いた例を示したが、キャリアプレートの枚数は何ら制限されない。また、図１〜４では、１枚のキャリアプレートに１枚の半導体ウェーハＷが装填されているが、１枚のキャリアプレートに複数枚の半導体ウェーハＷが装填されていてもよい。
さらに、図示しないモータ等の駆動装置や、制御装置を用いることが可能なのは勿論である。
（半導体ウェーハ）
本発明に従う半導体ウェーハは、鏡面研磨された半導体ウェーハであり、ナノトポグラフィ・マップ評価により、該半導体ウェーハの表面にリング状の凹部パターンおよび凸部パターンのいずれも観察されない。本発明に従う半導体ウェーハは、上述のラッピング方法の実施形態を適用し、さらに、常法に従う鏡面研磨を経て作製することができる。従来技術に従う半導体ウェーハでは、鏡面研磨後にナノトポグラフィ・マップ評価を行うと、半導体ウェーハの表面にリング状の凹部パターンまたは凸部パターンが観察される。しかしながら、上記実施形態に従うラッピング方法を用いることで、ナノトポグラフィ・マップ評価によりリング状のパターンが観察されない半導体ウェーハを作製することが可能となった。
さらに、鏡面研磨された半導体ウェーハのナノトポグラフィ・マップのクロスセクションにおいて、半導体ウェーハの面内中央部の平均高さと、面内中央部を取囲む前記半導体ウェーハの面内周縁部の平均高さとの差分が１ｎｍ以内であることが好ましく、この場合、リングパターンは確実に観察されない。例示のため、より具体的に面内中央部および面内周縁部の範囲について説明すると、半導体ウェーハの直径が４５０ｍｍ（半径２２５ｍｍ）の場合は、半導体ウェーハの中心から１６０ｍｍ以内の領域を面内中央部とすることができ、半導体ウェーハの中心から１６０〜２００ｍｍの領域を半導体ウェーハの面内周縁部とすることができる。
また、半導体ウェーハの直径は３００ｍｍ以上であることが好ましく、直径４５０ｍｍ以上であることが好ましい。さらに、半導体ウェーハは、シリコンウェーハであることが好ましい。大口径のシリコンウェーハであっても、上記実施形態に従うラッピング方法を用いることで、ナノトポグラフィ・マップ評価によりリング状のパターンが観察されないシリコンウェーハを実現することができる。
次に、本発明の効果をさらに明確にするため、以下の実施例を挙げるが、本発明は以下の実施例に何ら制限されるものではない。
（発明例１）
前述の図１の構成および図５に示したフローチャートに従い、直径４５０ｍｍのシリコンウェーハのラッピングを行った。すなわち、単結晶シリコンインゴットをスライスして得られた直径４５０ｍｍのシリコンウェーハをキャリアプレートに装填し、ラッピング装置の上定盤および下定盤間に設置した。なお、目標ラッピング取り代が得られるまでの総ラッピング時間を予め確認した。
まず、シリコンウェーハへのラッピングを開始し、総ラッピング時間の３５％が経過した後にラッピングを停止した。ラッピング停止後、吸着パッドを用いて、シリコンウェーハをキャリアプレートから取り外して、シリコンウェーハの上定盤および下定盤との対向面を反転させ、シリコンウェーハをキャリアプレートに装填した。すなわち、この反転工程を、目標ラッピング取り代に対して３５％のラッピング取り代が得られたときにおこなった。次いで、ラッピングを再開し、総ラッピング時間の残時間（すなわち、総ラッピング時間の６５％）経過後にラッピングを終了した。
（発明例２〜５）
ラッピング開始からラッピング停止するまでのラッピング時間を、総ラッピング時間の４０％、５０％、６０％、６５％にそれぞれ変えた以外は、発明例１と同様にして、直径４５０ｍｍのシリコンウェーハのラッピングを行った。すなわち、発明例２〜５では、目標ラッピング取り代に対して、それぞれ４０％、５０％、６０％、６５％のラッピング取り代が得られたときに反転工程を行った。
（従来例１）
ラッピングを停止せず、総ラッピング時間経過後にラッピング経過後にラッピングを終了した以外は、発明例１と同様にして、直径４５０ｍｍのシリコンウェーハのラッピングを行った。すなわち、従来例１では、シリコンウェーハの反転およびラッピングの再開を行っていない。
＜評価１：形状評価＞
発明例１〜５および従来例１によるラッピング後のシリコンウェーハのそれぞれに、アルカリエッチング（以下、「アルカリＥＴ」と略記する）を同一条件で行った。その後、静電容量式形状測定器（コベルコ科研社製；SBW-451/R）を用いて、シリコンウェーハの径方向（ナノトポグラフィ・マップ中に示す矢印方向であり、スライス切断のうねり影響を受けないように、ワイヤー走行方向のクロスセクションに相当）での形状分布のグラフを測定した。結果を図６，７に示す。また、それぞれの形状分布のＰＶ値を表１に示す。図６，７中のグラフにおいて、横軸はウェーハ中心からの距離を意味し、高さは相対値（Ａ．Ｕ．）である。なお、アルカリＥＴはラッピング後のシリコンウェーハの洗浄を主目的とするものであり、静電容量式形状測定器により測定されるシリコンウェーハの形状分布のＰＶ値に影響しない。なお、ラッピング後のウェーハ面は、表面にマイクロクラックなどの加工ダメージが導入された梨地面であり、アルカリＥＴにより、ピットが顕在化された面となる。
＜評価２：ナノトポグラフィ評価＞
発明例１〜５および従来例１によるラッピング後のシリコンウェーハのそれぞれに、上記評価１において行ったアルカリＥＴを同一条件で行った後、さらに、同一条件で両面研磨を施し、鏡面加工した。鏡面加工後のシリコンウェーハを、ナノトポグラフィ測定装置（ＫＬＡテンコール社製；WaferSight 3）を用いて測定し、ウェーハ表面のナノトポグラフィ・マップを得た。また、径方向（ナノトポグラフィ・マップ中に示す矢印方向であり、スライス切断のうねり影響を受けないように、ワイヤー走行方向のクロスセクションに相当）のナノトポグラフィの分布も併せて測定した。結果を図６，７に示す。図６，７中のグラフにおいて、横軸はウェーハ中心からの距離を意味する。また、径方向におけるナノトポグラフィ（ＮＴ）の高低差（面内中央部の平均高さと、面内周縁部の平均高さとの差）を表１に示す。なお、ここでいう面内中央部とは、シリコンウェーハの中心から１６０ｍｍ以内の領域であり、面内周縁部とは、シリコンウェーハの中心から１６０〜２００ｍｍの領域である。
図６，７から、従来例１に比べて、発明例１〜５では、ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できていることが確認される。特に、発明例２〜４では、ナノトポグラフィ・マップ評価によるリング状のパターンは全く観察されなかった。また、アルカリＥＴ後の形状分布のＰＶ値を０．３μｍ以下（具体的には０．２６μｍ以下）とすれば、ナノトポグラフィ・マップにおけるリング状のパターンの発生をより確実に抑制できることが確認された。また、ナノトポグラフィ・マップにおけるリング状のパターンが確実に観察されないのは、研磨後クロスセクションにおけるＮＴの高低差が１ｎｍ以下（具体的には０．８０ｎｍ以下）の場合である、と言うこともできる。
本発明によれば、ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できる半導体ウェーハのラッピング方法を提供することができ、半導体産業において有用である。
１０Ａ 上定盤
１０Ｂ 下定盤
１１ サンギア
１２ インターナルギア
２０ キャリアプレート
Ｗ 半導体ウェーハ

Claims (6)

  1. 互いに対向配置された上定盤および下定盤の間で、砥粒を含む液を供給しながら、半導体ウェーハが装填されたキャリアプレートを遊星回転させて、前記半導体ウェーハの表裏面をラッピングする半導体ウェーハのラッピング方法において、
    前記半導体ウェーハのラッピングを開始する開始工程と、
    前記半導体ウェーハのラッピングを停止する停止工程と、
    該停止工程の後、前記半導体ウェーハの、前記上定盤および前記下定盤に対する対向面を反転させる反転工程と、
    該反転工程の後、前記対向面の反転を維持したまま前記半導体ウェーハのラッピングを再開する再開工程と、を含むことを特徴とする半導体ウェーハのラッピング方法。
  2. 前記反転工程を、目標ラッピング取り代に対して４０％以上６０％以下のラッピング取り代が得られたときに行う、請求項１に記載の半導体ウェーハのラッピング方法。
  3. 前記半導体ウェーハはシリコンウェーハである、請求項１または２に記載の半導体ウェーハのラッピング方法。
  4. 鏡面研磨された半導体ウェーハであって、
    ナノトポグラフィ・マップ評価により、該半導体ウェーハの表面にリング状の凹部パターンおよび凸部パターンのいずれも観察されないことを特徴とする半導体ウェーハ。
  5. 前記半導体ウェーハの直径は３００ｍｍ以上である、請求項４に記載の半導体ウェーハ。
  6. 前記半導体ウェーハは、シリコンウェーハである、請求項４または５に記載の半導体ウェーハ。
JP2016169383A 2016-08-31 2016-08-31 半導体ウェーハのラッピング方法および半導体ウェーハ Active JP6323515B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016169383A JP6323515B2 (ja) 2016-08-31 2016-08-31 半導体ウェーハのラッピング方法および半導体ウェーハ
US16/324,291 US11456168B2 (en) 2016-08-31 2017-05-01 Method of lapping semiconductor wafer and semiconductor wafer
KR1020187035078A KR102264085B1 (ko) 2016-08-31 2017-05-01 반도체 웨이퍼의 래핑 방법
PCT/JP2017/017201 WO2018042761A1 (ja) 2016-08-31 2017-05-01 半導体ウェーハのラッピング方法および半導体ウェーハ
DE112017004349.2T DE112017004349T5 (de) 2016-08-31 2017-05-01 Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer
CN201780036024.4A CN109643650B (zh) 2016-08-31 2017-05-01 半导体晶片的研磨方法及半导体晶片
TW106114616A TWI642099B (zh) 2016-08-31 2017-05-03 半導體晶圓的粗磨方法及半導體晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016169383A JP6323515B2 (ja) 2016-08-31 2016-08-31 半導体ウェーハのラッピング方法および半導体ウェーハ

Publications (2)

Publication Number Publication Date
JP2018037517A true JP2018037517A (ja) 2018-03-08
JP6323515B2 JP6323515B2 (ja) 2018-05-16

Family

ID=61300419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016169383A Active JP6323515B2 (ja) 2016-08-31 2016-08-31 半導体ウェーハのラッピング方法および半導体ウェーハ

Country Status (7)

Country Link
US (1) US11456168B2 (ja)
JP (1) JP6323515B2 (ja)
KR (1) KR102264085B1 (ja)
CN (1) CN109643650B (ja)
DE (1) DE112017004349T5 (ja)
TW (1) TWI642099B (ja)
WO (1) WO2018042761A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090318A (ko) 2020-01-09 2021-07-20 (주)에이치엠씨 다기능 스마트 가로등
TWI786672B (zh) * 2021-06-09 2022-12-11 環球晶圓股份有限公司 晶圓的研磨方法
CN116175397A (zh) * 2022-12-13 2023-05-30 西安奕斯伟材料科技有限公司 一种用于研磨硅片的设备和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09150366A (ja) * 1995-11-27 1997-06-10 Shin Etsu Handotai Co Ltd 両面研磨装置及び方法
JP2002280332A (ja) * 2001-03-22 2002-09-27 Toyoda Mach Works Ltd 研磨方法および研磨装置
JP2004314192A (ja) * 2003-04-11 2004-11-11 Speedfam Co Ltd ワークの研磨装置及び研磨方法
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
JP2011009735A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの両面研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US330881A (en) * 1885-11-24 Jacob pelbel
JP2001260015A (ja) 2000-03-10 2001-09-25 Mitsubishi Materials Silicon Corp 半導体ウェーハのラッピング方法およびその装置
CN100380600C (zh) * 2002-03-28 2008-04-09 信越半导体株式会社 晶片的两面研磨装置及两面研磨方法
CN100392818C (zh) * 2004-12-08 2008-06-04 中国电子科技集团公司第四十六研究所 一种可以改善半导体晶片几何参数的晶片加工方法
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP4752475B2 (ja) * 2005-12-08 2011-08-17 信越半導体株式会社 半導体ウェーハの両頭研削装置、静圧パッドおよびこれを用いた両頭研削方法
JP4654209B2 (ja) * 2007-02-27 2011-03-16 信越半導体株式会社 研磨装置
KR101079468B1 (ko) 2009-03-04 2011-11-03 주식회사 엘지실트론 양면 연마장치용 캐리어 및 이를 이용한 양면 연마방법
JP5630414B2 (ja) * 2011-10-04 2014-11-26 信越半導体株式会社 ウェーハの加工方法
JP5862492B2 (ja) * 2012-07-09 2016-02-16 信越半導体株式会社 半導体ウェーハの評価方法及び製造方法
JP6120974B2 (ja) * 2012-09-28 2017-04-26 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 修正されたマイクロ研削プロセス
US9881783B2 (en) * 2013-02-19 2018-01-30 Sumco Corporation Method for processing semiconductor wafer
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09150366A (ja) * 1995-11-27 1997-06-10 Shin Etsu Handotai Co Ltd 両面研磨装置及び方法
JP2002280332A (ja) * 2001-03-22 2002-09-27 Toyoda Mach Works Ltd 研磨方法および研磨装置
JP2004314192A (ja) * 2003-04-11 2004-11-11 Speedfam Co Ltd ワークの研磨装置及び研磨方法
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
JP2011009735A (ja) * 2009-06-24 2011-01-13 Siltronic Ag 半導体ウェハの両面研磨方法

Also Published As

Publication number Publication date
TW201812890A (zh) 2018-04-01
KR20190004771A (ko) 2019-01-14
JP6323515B2 (ja) 2018-05-16
US20190181001A1 (en) 2019-06-13
CN109643650A (zh) 2019-04-16
CN109643650B (zh) 2023-05-23
US11456168B2 (en) 2022-09-27
WO2018042761A1 (ja) 2018-03-08
TWI642099B (zh) 2018-11-21
DE112017004349T5 (de) 2019-05-23
KR102264085B1 (ko) 2021-06-10

Similar Documents

Publication Publication Date Title
TWI390616B (zh) Semiconductor wafer manufacturing method
TWI515783B (zh) Processing method of semiconductor wafers
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
US7601644B2 (en) Method for manufacturing silicon wafers
TWI648778B (zh) 半導體晶圓之雙面研磨方法
TWI680507B (zh) 晶圓研磨方法
TWI610358B (zh) 鏡面硏磨晶圓的製造方法
JP6323515B2 (ja) 半導体ウェーハのラッピング方法および半導体ウェーハ
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP6418130B2 (ja) 半導体ウェーハの加工方法
KR102454449B1 (ko) 웨이퍼의 제조방법
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2002203823A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2004022677A (ja) 半導体ウエーハ
JP2004087523A (ja) 半導体ウェーハの製造方法
JP2003007659A (ja) シリコン半導体ウエハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6323515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250