JP2010062561A - 半導体ウェーハを研磨する方法 - Google Patents

半導体ウェーハを研磨する方法 Download PDF

Info

Publication number
JP2010062561A
JP2010062561A JP2009199262A JP2009199262A JP2010062561A JP 2010062561 A JP2010062561 A JP 2010062561A JP 2009199262 A JP2009199262 A JP 2009199262A JP 2009199262 A JP2009199262 A JP 2009199262A JP 2010062561 A JP2010062561 A JP 2010062561A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
cmp
material removal
front surface
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009199262A
Other languages
English (en)
Other versions
JP5322856B2 (ja
Inventor
Clemens Zapilko
ツァピルコ クレメンス
Thomas Jaeschke
イェシュケ トーマス
Makoto Tabata
誠 田畑
Klaus Roettger
レットガー クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2010062561A publication Critical patent/JP2010062561A/ja
Application granted granted Critical
Publication of JP5322856B2 publication Critical patent/JP5322856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】おもて面と裏面とを有する半導体ウェーハを研磨する方法。
【解決手段】前記半導体ウェーハの裏面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記裏面のエッジ領域よりも前記裏面の中心領域においてより高い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含む；及び前記半導体ウェーハのおもて面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記おもて面のエッジ領域におけるよりも前記おもて面の中心領域においてより低い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含むことを特徴とする。
【選択図】なし

Description

本発明は、化学機械研磨（ＣＭＰ）を用いて半導体ウェーハを研磨する方法に関する。
ＣＭＰは、半導体ウェーハのおもて面の粗さを低下させるために通常使用される片面研磨(single-side polishing)である。ＣＭＰは故に鏡面研磨とも呼ばれる。前記ＣＭＰ中に、前記半導体ウェーハは研磨されるべき面で、回転する研磨ヘッドにより回転する研磨布に対してプレスされ、かつ供給される研磨剤の存在で滑らかにされる。研磨の際に生じる材料除去はとりわけ、前記半導体ウェーハが研磨布に対してプレスされる圧力に依存する。研磨圧力を異なる帯域において異なって選択する可能性も存在し、それにより、材料除去を前記半導体ウェーハの直径に沿って見た場合に、不均一なプロファイルをまねく材料除去を生じさせる。圧力帯域は、例えば圧力室又は圧力リングによって、確立されることができる。圧力帯域へ細分することを可能にするキャリアを有する研磨ヘッドは、例えば米国特許(US)第5,916,016号明細書に記載されている。前記ＣＭＰは、それに応じて、前記半導体ウェーハの幾何形状に、すなわちローカルフラットネス及びグローバルフラットネスを記載する前記半導体ウェーハのパラメータに、意図的に影響を及ぼすために使用されることもできる。
ＣＭＰに加えて、ＤＳＰ（"両面研磨(double side polishing)"）は、半導体ウェーハの研磨において重要な役割を果たす。ＤＳＰは一般的に、同時に研磨される複数の半導体ウェーハを含む。前記ＤＳＰ中に、半導体ウェーハは、キャリアの切欠内の研磨布が設けられた２枚の研磨プレートの間にあり、かつ供給される研磨によって両面研磨される。ＤＳＰは、前記半導体ウェーハのラッピング及び／又は研削による機械的成形加工(shaping mechanical machining)後に残った表面の領域における損傷を取り除くという課題を特に有する。前記材料除去は、通常１０〜３０μmの全除去を有するＤＳＰの場合に、ＣＭＰの場合のそれよりも有意により高い。故にＤＳＰはしばしば一次研磨(stock removal polishing)とも呼ばれる。
標準化されたパラメータは、半導体ウェーハの幾何形状の定量的なキャラクタリゼーションに利用可能である。これは前記半導体ウェーハのおもて面のエッジ領域にも当てはまり、ここでおもて面が通常、電子部品の集積化の基礎として使用される半導体ウェーハの面を意味する。
電子部品の製造者は、できるだけ包括的にエッジ領域を使用可能な面積ＦＱＡ（"平坦度適用領域(Fixed Quality Area)"）に含めることも努力している。それに応じて、規定された許容周辺部除外領域ＥＥは、ますます小さくなっている。現時点で要求の厳しい仕様は、１mmの周辺部除外領域のみを許容する。
非平坦性は、パラメータＳＦＱＲにより記載されることができる。ＳＦＱＲは、特定の寸法、例えば２０mm×２０mmの面積を有する測定帯域における、より詳しくいえば二乗誤差最少化により得られる同じ寸法を有する基準面積に対する測定帯域における前記半導体ウェーハのおもて面の最大高度偏差の形の、ローカルフラットネスを表す。パーシャルサイトは、前記エッジ領域における、もはやＦＱＡの完全に一部ではないが、しかしその中心は依然としてＦＱＡ内にある測定帯域である。パラメータＰＳＦＱＲは、パラメータＥＳＦＱＲと同じように、パーシャルサイトにおけるローカルフラットネスを表す。後者は、より包括的な計量(metric)に基づいている。
ローカルフラットネスに加えて、前記半導体ウェーハのおもて面のグローバルフラットネスを考慮することも常に必要である。グローバルフラットネスを記載するために標準化されたパラメータは、ＧＢＩＲ及びこの値と相関するＳＢＩＲである。双方のパラメータは、前記半導体ウェーハの − 理想的に平坦であると仮定して − 裏面に対する前記おもて面の最大の高度偏差を表現し、かつＦＱＡがＧＢＩＲの場合における計算のために使用され、かつ測定帯域に限定された面積がＳＢＩＲの場合における計算のために使用されることが相違する。
前記のパラメータの定義及び前記のパラメータを測定する方法の記載は、関連ＳＥＭＩ規格、特にM1、M67及びM1530規格に含まれる。
ＤＳＰを用いて研磨された半導体ウェーハの厚さは通常、前記エッジに向かって有意に減少する。このエッジロールオフは、パーシャルサイトにおけるグローバルフラットネス及びローカルフラットネスを損ないうる。故に、できる限りエッジロールオフを周辺部除外領域の範囲に制限することが望ましい。
US2003/0022495 A1は、エッジロールオフを減少させるために、最初に半導体ウェーハの裏面を、基準平面が生じるように研磨することを提案する。このためには、おもて面は、堅いキャリアに対して吸引され、かつ好ましくは３〜８μmである材料除去が裏面上でもたらされる。その後、前記半導体ウェーハのおもて面が研磨される。
米国特許(US)第5,916,016号明細書 US2003/0022495 A1
本発明の課題は、特に半導体ウェーハのおもて面のエッジ領域における、グローバルフラットネス及びローカルフラットネスの双方の有意な改善をもたらす半導体ウェーハを研磨する方法を記載することにある。
本発明は、おもて面と裏面とを有する半導体ウェーハを研磨する方法に関するものであり、前記方法は：
前記半導体ウェーハの裏面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記裏面のエッジ領域よりも前記裏面の中心領域においてより高い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含む；及び
前記半導体ウェーハのおもて面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記おもて面のエッジ領域におけるよりも前記おもて面の中心領域においてより低い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含む
ことを特徴とする。
より多くの材料が、エッジ領域よりも中心領域において除去されるようにして実施される裏面のＣＭＰは、直接的に、エッジ幾何形状の改善、特にパラメータＰＳＦＱＲ及びＥＳＦＱＲの改善をもたらす。しかしながら、グローバル幾何形状、特にパラメータＧＢＩＲ及びＳＢＩＲの劣化もまねく、それというのも、半導体ウェーハの中心領域とエッジ領域との間の厚さの差は、不均一な材料除去のために増加するからである。より少ない材料が、エッジ領域よりも中心領域において除去されるようにして実施されるおもて面のその後のＣＭＰは、グローバル幾何形状が、エッジ幾何形状を損なうことなく再びより良くなるという効果を主に有する。ＧＢＩＲ、ＳＢＩＲ、ＥＳＦＱＲ及びＰＳＦＱＲのような全てのパラメータの改善が結果として生じる。前記方法を用いて達成されることができる半導体ウェーハの幾何形状の改善は、ちょうど１mmの周辺部除外領域が要求される場合ですら達成される。
中心領域は、半導体ウェーハの中心及び半導体ウェーハの半径の少なくとも５０％である半径を有する円形面積を含んでなる。エッジ領域は、半導体ウェーハのエッジからその中心の方向へ延在し、かつ半導体ウェーハの半径の少なくとも５％である幅を有する。
好ましくは、半導体ウェーハの裏面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルは、前記半導体ウェーハのおもて面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルのパターンに対して鏡像(mirror-inverted)であるパターンを有する。これを達成するために、半導体ウェーハの裏面をＣＭＰを用いて研磨した後に、ターゲットプロファイルを決定することは有利であり、その際に前記のターゲットプロファイルは、おもて面をＣＭＰを用いて研磨する際に得られるべき材料除去を記載する。前記ターゲットプロファイルは、裏面のＣＭＰ後に、前記半導体ウェーハの直径に沿った平面からの裏面の高度偏差を測定し、かつ前記高度偏差のパターンを前記ターゲットプロファイルのパターンと同一視することによって決定される。前記おもて面のその後のＣＭＰの際の前記ターゲットプロファイルの実現は、おもて面のＣＭＰ中に異なる圧力を前記半導体ウェーハに適用する圧力帯域を用いて、前記ターゲットプロファイルに相応するプロファイルを有する材料除去を生じるようにして、達成される。
前記ＣＭＰの材料除去は、全部で（裏面からの除去及びおもて面からの除去）、１．５μm以下である。故に、前記方法は特に経済的でもある。裏面のＣＭＰの際に、材料除去は、裏面の中心領域において好ましくは０．２〜０．８μmである。前記材料除去は、裏面のエッジ領域において好ましくは０．０２〜０．２μmだけより低い。おもて面のＣＭＰの際に、材料除去は、おもて面の中心領域において好ましくは０．２〜０．８μmである。前記材料除去は、おもて面のエッジ領域において好ましくは０．０２〜０．２μmだけより高い。
裏面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルは好ましくは、凸状パターン(convex course)を有し、かつおもて面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルは好ましくは、凹状パターン(concave course)を有する。材料除去のプロファイルは、それぞれ、厳密に凸状であるか又は厳密に凹状である必要はない。故に、一例として、前記材料除去の最大値が、前記半導体ウェーハのエッジの前に既に達するパターン、又は前記材料除去の有意な減少又は有意な増加が、前記半導体ウェーハの中心からの距離が前記半導体ウェーハの半径の少なくとも５５％である裏面又はおもて面の領域においてのみ達するパターンも可能である。
図１〜４は、除去プロファイルのそれぞれ２つの例を示し、より詳しくいえば、おもて面のＣＭＰについて傾向的に凹状であるパターンを有するプロファイル（図１及び２）及び裏面のＣＭＰについて傾向的に凸状であるパターンを有するプロファイル（図３及び４）を示す。
本発明による方法は、予めＤＳＰにかけた半導体ウェーハを用いて好ましくは実施される。さらに、別のＣＭＰ段階が、裏面及び／又はおもて面を研磨するために実施されることができる。おもて面の最初のＣＭＰの後におもて面の粗さを減少させる目的で実施される、前記半導体ウェーハのおもて面の少なくとも１つの別のＣＭＰが特に好ましい。
除去プロファイルのそれぞれ２つの例、より詳しくいえばおもて面のＣＭＰについて傾向的に凹状であるパターンを有するプロファイルを示す図。 除去プロファイルのそれぞれ２つの例、より詳しくいえばおもて面のＣＭＰについて傾向的に凹状であるパターンを有するプロファイルを示す図。 除去プロファイルのそれぞれ２つの例、より詳しくいえば裏面のＣＭＰについて傾向的に凸状であるパターンを有するプロファイルを示す図。 除去プロファイルのそれぞれ２つの例、より詳しくいえば裏面のＣＭＰについて傾向的に凸状であるパターンを有するプロファイルを示す図。 測定された除去プロファイルを示す図。
本発明の成果は以下に、実施例に基づいて及び比較例に基づいて示される。
３００mmの直径を有するケイ素を含んでなる半導体ウェーハを、ＤＳＰ後に、最初に裏面のＣＭＰに及びついでおもて面のＣＭＰにかけた。製造者Applied Materials、USA製の型式Reflexion LK CMPの研磨機が、前記ＣＭＰを実施するために利用可能であった。
傾向的に凸状であるプロファイルを有する材料除去を、裏面のＣＭＰのために選択した。中心における材料除去は０．６５μmであり、かつエッジから２mmの距離の位置でのエッジ領域における材料除去は０．５５μmであった。
傾向的に凹状であるプロファイルを有する材料除去を、おもて面のＣＭＰのために選択した。中心における材料除去は０．２５μmであり、かつエッジから２mmの距離の位置でのエッジ領域における材料除去は０．３５μmであった。
測定された除去プロファイルは図５に示されている。
幾何形状パラメータＥＳＦＱＲavg、ＰＳＦＱＲmax、ＳＢＩＲmax、ＧＢＩＲ及びＳＦＱＲmaxは、以下の第１表にまとめられており、その際に１mmの周辺部除外領域を考慮している。挙げた値（Δ）は、裏面のＣＭＰ前及び後、及び裏面のＣＭＰ及びおもて面のＣＭＰ前及び後のそれぞれのパラメータの変化を示す。
Figure 2010062561
裏面のＣＭＰは、４４nmの平均ＥＳＦＱＲの有意な改善をもたらした。パラメータＰＳＦＱＲは２３nm改善した。対照的に、ＳＢＩＲ及びＧＢＩＲは減少した、すなわちそれぞれ３nm及び５６nm減少した。考慮された全ての幾何形状パラメータは、裏面及びおもて面のＣＭＰ後に改善された。
比較例１：
比較のために、ＤＳＰ研磨された別の半導体ウェーハを、最初に裏面のＣＭＰに、ついでおもて面のＣＭＰにかけた。傾向的に凸状であるプロファイルを有する材料除去を、裏面のＣＭＰのために選択した。中心における材料除去は０．６５μmであり、かつエッジから２mmの距離の位置でのエッジ領域における材料除去は０．５８μmであった。同様に傾向的に凸状であるプロファイルを有する材料除去を、裏面のＣＭＰの際に得られた同じ性質で、おもて面のＣＭＰのために選択した。
幾何形状測定の結果は、以下の第２表にまとめられている：
Figure 2010062561
事実上、幾何形状パラメータの改善は、前記半導体ウェーハの裏面及びおもて面のＣＭＰの選択された配置を用いて達成されることはできなかった。このことは、傾向的に凹状であるプロファイルを有する材料除去をそれぞれ裏面及びおもて面のＣＭＰのために選択した場合の実験の改変された構成にも当てはまった。
比較例２：
比較のために、ＤＳＰ研磨された別の半導体ウェーハを、最初に裏面のＣＭＰに、ついでおもて面のＣＭＰにかけた。０．４μmの領域における均一な材料除去を、前記プロファイルが本質的に平坦であるように裏面のＣＭＰのために選択した。傾向的に凸状であるプロファイルを有する０．４５μmの領域における材料除去を、おもて面のＣＭＰのために選択した。
幾何形状測定の結果は、以下の第３表にまとめられている：
Figure 2010062561
０．４μmの材料除去及び平坦なプロファイルを有する裏面のＣＭＰは、前記半導体ウェーハの幾何形状に殆ど作用を及ぼさなかった。前記パラメータは１０nm未満で揺動した。

Claims (8)

  1. おもて面と裏面とを有する半導体ウェーハを研磨する方法であって、
    前記半導体ウェーハの裏面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記裏面のエッジ領域よりも前記裏面の中心領域においてより高い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含む；及び
    前記半導体ウェーハのおもて面を、ＣＭＰを用いて研磨し、前記研磨は、材料除去が、前記おもて面のエッジ領域におけるよりも前記おもて面の中心領域においてより低い、前記半導体ウェーハの直径に沿ったプロファイルを有する材料除去を生じさせることを含む
    ことを特徴とする、半導体ウェーハを研磨する方法。
  2. 前記材料除去が、前記裏面の中心領域において０．２〜０．８μmであり、かつ前記裏面のエッジ領域において０．０２〜０．２μmだけより低い、請求項１記載の方法。
  3. 前記材料除去が、前記おもて面の中心領域において０．２〜０．８μmであり、かつ前記おもて面のエッジ領域において０．０２〜０．２μmだけより高い、請求項１記載の方法。
  4. 前記半導体ウェーハの裏面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルが、前記半導体ウェーハのおもて面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルのパターンに対して鏡像であるパターンを有する、請求項１から３までのいずれか１項記載の方法。
  5. 前記おもて面をＣＭＰを用いて研磨するための材料除去のターゲットプロファイルを、前記半導体ウェーハの裏面をＣＭＰを用いて研磨した後に、前記半導体ウェーハの直径に沿った平面からの前記裏面の高度偏差を測定し、かつ高度偏差のパターンを前記ターゲットプロファイルのパターンと同一視することによって決定される、請求項１から３までのいずれか１項記載の方法。
  6. 前記裏面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルが、凸状パターンを有し、かつ前記おもて面をＣＭＰを用いて研磨する際に生成される材料除去のプロファイルが、凹状パターンを有する、請求項１から３までのいずれか１項記載の方法。
  7. 前記おもて面の粗さを減少させる、前記半導体ウェーハのおもて面の少なくとも１つの別のＣＭＰを含む、請求項１記載の方法。
  8. 前記半導体ウェーハを、ＤＳＰを用いて研磨することを含み、その際に前記ＤＳＰを前記半導体ウェーハの裏面のＣＭＰの前に実施する、請求項１記載の方法。
JP2009199262A 2008-09-03 2009-08-31 半導体ウェーハを研磨する方法 Active JP5322856B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008045534.2 2008-09-03
DE102008045534A DE102008045534B4 (de) 2008-09-03 2008-09-03 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2010062561A true JP2010062561A (ja) 2010-03-18
JP5322856B2 JP5322856B2 (ja) 2013-10-23

Family

ID=41650655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199262A Active JP5322856B2 (ja) 2008-09-03 2009-08-31 半導体ウェーハを研磨する方法

Country Status (7)

Country Link
US (2) US8157617B2 (ja)
JP (1) JP5322856B2 (ja)
KR (1) KR101032932B1 (ja)
CN (1) CN101670546B (ja)
DE (1) DE102008045534B4 (ja)
SG (1) SG159465A1 (ja)
TW (1) TWI409869B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536991A (ja) * 2015-12-11 2018-12-13 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 単結晶半導体ウエハおよび半導体ウエハの製造方法
KR20200015730A (ko) * 2017-06-21 2020-02-12 실트로닉 아게 반도체 웨이퍼를 프로세싱하기 위한 방법, 제어 시스템 및 플랜트, 및 반도체 웨이퍼
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN102814725B (zh) * 2011-06-08 2015-11-25 无锡华润上华科技有限公司 一种化学机械研磨方法
JP6100002B2 (ja) 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
DE102018202059A1 (de) 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR20200090361A (ko) 2019-01-21 2020-07-29 명용일 자가 정화 및 관수기능을 갖는 화분
DE102019216267A1 (de) 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN111079889B (zh) * 2019-12-13 2022-07-05 吉林大学 改进的基于分解的多目标粒子群规划螺旋线抛光轨迹方法
FI3940124T3 (fi) 2020-07-14 2024-04-03 Siltronic Ag Kidekappale yksikiteisestä piistä
CN113436960B (zh) * 2021-05-13 2023-02-28 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224164A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 半導体ウエハの製造方法
JPH09262762A (ja) * 1996-03-28 1997-10-07 Naoetsu Seimitsu Kako Kk 薄板の面加工方法および面加工装置
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008140878A (ja) * 2006-11-30 2008-06-19 Sumco Corp シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193614A (ja) * 1984-10-15 1986-05-12 Nec Corp 半導体単結晶基板
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
US5885135A (en) * 1997-04-23 1999-03-23 International Business Machines Corporation CMP wafer carrier for preferential polishing of a wafer
US5916016A (en) * 1997-10-23 1999-06-29 Vlsi Technology, Inc. Methods and apparatus for polishing wafers
US6336845B1 (en) * 1997-11-12 2002-01-08 Lam Research Corporation Method and apparatus for polishing semiconductor wafers
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
KR20010017439A (ko) * 1999-08-11 2001-03-05 윤종용 화학적 기계적 연마 장치
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP4520327B2 (ja) * 2004-03-31 2010-08-04 不二越機械工業株式会社 吸水方法及び吸水装置
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
KR100901019B1 (ko) * 2007-08-13 2009-06-04 주식회사 실트론 양면 연마기 및 이를 이용한 연마 방법
JP2009262762A (ja) 2008-04-25 2009-11-12 Nippon Seiki Co Ltd 車両用オドメータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224164A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 半導体ウエハの製造方法
JPH09262762A (ja) * 1996-03-28 1997-10-07 Naoetsu Seimitsu Kako Kk 薄板の面加工方法および面加工装置
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008140878A (ja) * 2006-11-30 2008-06-19 Sumco Corp シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536991A (ja) * 2015-12-11 2018-12-13 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 単結晶半導体ウエハおよび半導体ウエハの製造方法
KR20200015730A (ko) * 2017-06-21 2020-02-12 실트로닉 아게 반도체 웨이퍼를 프로세싱하기 위한 방법, 제어 시스템 및 플랜트, 및 반도체 웨이퍼
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
JP2020524908A (ja) * 2017-06-21 2020-08-20 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
JP2020524909A (ja) * 2017-06-21 2020-08-20 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
JP7038146B2 (ja) 2017-06-21 2022-03-17 ジルトロニック アクチエンゲゼルシャフト 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
KR102393553B1 (ko) * 2017-06-21 2022-05-04 실트로닉 아게 반도체 웨이퍼를 프로세싱하기 위한 방법, 제어 시스템 및 플랜트, 및 반도체 웨이퍼
KR102402291B1 (ko) * 2017-06-21 2022-05-27 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Also Published As

Publication number Publication date
CN101670546A (zh) 2010-03-17
US8157617B2 (en) 2012-04-17
US20100056027A1 (en) 2010-03-04
KR20100027960A (ko) 2010-03-11
USRE44986E1 (en) 2014-07-01
JP5322856B2 (ja) 2013-10-23
TWI409869B (zh) 2013-09-21
CN101670546B (zh) 2012-02-15
TW201013770A (en) 2010-04-01
KR101032932B1 (ko) 2011-05-06
DE102008045534A1 (de) 2010-03-11
SG159465A1 (en) 2010-03-30
DE102008045534B4 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5322856B2 (ja) 半導体ウェーハを研磨する方法
JP6447472B2 (ja) ウェーハ研磨方法
TWI390616B (zh) Semiconductor wafer manufacturing method
US9991110B2 (en) Method for manufacturing semiconductor wafer
US9293318B2 (en) Semiconductor wafer manufacturing method
JP5423384B2 (ja) 半導体ウェーハおよびその製造方法
JP2008078660A (ja) 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ
JP2009081186A (ja) 半導体ウェハの製造方法
JP2010109370A (ja) 半導体ウェーハの両面をポリッシングする方法
CN113439008B (zh) 晶片制造方法以及晶片
JP5870960B2 (ja) ワークの研磨装置
KR102515998B1 (ko) 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
CN109643650A (zh) 半导体晶片的研磨方法及半导体晶片
WO2003107402A1 (ja) 半導体ウエーハ
JP6432497B2 (ja) 研磨方法
TW201838771A (zh) 雙面研磨裝置用載體及使用此載體的雙面研磨裝置以及雙面研磨方法
WO2017125987A1 (ja) ウェーハの研磨方法、バックパッドの製造方法、バックパッド、及びそのバックパッドを具備する研磨ヘッド
WO2018012097A1 (ja) 両面研磨装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5322856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250