KR102402291B1 - 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트 - Google Patents

반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트 Download PDF

Info

Publication number
KR102402291B1
KR102402291B1 KR1020207001894A KR20207001894A KR102402291B1 KR 102402291 B1 KR102402291 B1 KR 102402291B1 KR 1020207001894 A KR1020207001894 A KR 1020207001894A KR 20207001894 A KR20207001894 A KR 20207001894A KR 102402291 B1 KR102402291 B1 KR 102402291B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
processing
wafer
parameter
Prior art date
Application number
KR1020207001894A
Other languages
English (en)
Other versions
KR20200018818A (ko
Inventor
스테판 벨취
크리스토프 베버
악셀 바이어
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Priority to KR1020217031280A priority Critical patent/KR102355684B1/ko
Publication of KR20200018818A publication Critical patent/KR20200018818A/ko
Application granted granted Critical
Publication of KR102402291B1 publication Critical patent/KR102402291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/0023—Other grinding machines or devices grinding machines with a plurality of working posts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 웨이퍼(600)를 처리하는 방법에 관한 것으로, 3 개의 처리 동작, 즉 제 1 연마 동작에 이어 제 2 연마 동작에 이어 코팅 동작을 포함하며, 제 1 연마 동작에서 반도체 웨이퍼(600)가 양면 연마되고, 제 2 연마 동작에서 반도체 웨이퍼(600)가 화학적 기계적 연마되고, 코팅 동작에서 반도체 웨이퍼(600) 상에 층이 에피택셜 증착된다. 본 발명은 또한 방법을 수행하기 위한 제어 시스템, 제어 시스템을 포함하는 반도체 웨이퍼를 처리하기 위한 플랜트 및 반도체 웨이퍼에 관한 것이다. 3 개의 처리 동작 각각에 대한 적어도 하나의 동작 파라미터가 각각의 처리 동작에서 정의되는 것이 본 방법의 특징이며, 구체적으로,
처리될 반도체 웨이퍼 상에서 결정되는 적어도 하나의 웨이퍼 파라미터에 기초하여;
각각의 처리 동작이 수행되는 처리 장치의 실제 상태에 기초하여; 그리고
3 개의 개별 처리 단계마다 상태에 관한 평탄도의 특성화를 위한 웨이퍼 파라미터의 최적화 대신에, 3 개의 처리 동작을 겪은 이후의 상태에 관한 평탄도의 특성화를 위한 웨이퍼 파라미터의 최적화에 기초하여, 정의된다.

Description

반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
본 발명은 반도체 웨이퍼를 처리하는 방법, 반도체 웨이퍼를 처리하기 위한 처리 장치를 제어하기 위한 제어 시스템, 이러한 처리 장치 및 이러한 제어 시스템을 갖는 반도체 웨이퍼를 처리하기 위한 플랜트, 및 반도체 웨이퍼에 관한 것이다.
반도체 웨이퍼, 특히 실리콘 웨이퍼는, 예를 들어, 반도체 산업에서 사용하기에 적합하며, 특히 고도로 집적된 전자 부품, 예를 들어, 마이크로 프로세서 또는 메모리 칩의 제조에 적합하다. 현대의 마이크로 일렉트로닉스의 경우, 전역적 및 국부적 평탄도, 에지 지오메트리, 두께 분포, 나노 토폴로지라고 하는 단면 기반 국부적 평탄도 및 무결점에 대한 높은 요구 사항을 갖는 출발 물질(소위, 기판)이 필요하다.
이러한 특성을 갖는 반도체 웨이퍼를 획득하기 위해, 이러한 반도체 웨이퍼는 다양한 처리 동작을 겪을 수 있다. 이들은 특히 양면 연마(double-sided polishing; DSP)를 포함하는데, 여기서 반도체 웨이퍼의 양면은 하나의 처리 단계에서 2 개의 작업면에 의해 동시에 물질을 제거하여 처리되며, 바람직하게 물질 제거 동안 반도체 웨이퍼의 전면 및 후면에 작용하는 가공력은 본질적으로 균형을 이루고 반도체 웨이퍼 상에 가이드 장치에 의해 어떠한 구속력도 가해지지 않는 방식으로지 이루어지며, 즉, 반도체 웨이퍼는 "자유-부동(free-floating)" 방식으로 처리된다. 이러한 맥락에서, 복수의 반도체 웨이퍼가 반도체 웨이퍼를 위한 리세스를 갖는 하나 이상의 "캐리어 플레이트"에 삽입되고, 그런 다음 반도체 웨이퍼의 양면에 작용하는 힘에 의해 연마되는 것이 특히 가능하다. 실리콘 웨이퍼의 DSP 처리는 예를 들어 US 2003/054650 A1에 기술되어 있고, 적합한 장치는 DE 100 07 390 A1에 기술되어 있다.
유용한 추가 처리 동작은, 예를 들어, DE 10 2008 045 534 B4로부터 알려진 바와 같이 화학적 기계적 연마(chemical-mechanical polishing; CMP)이다. 이 경우, 반도체 웨이퍼는 캐리어에 의해 연마 패드(연마 플레이트 상에 있을 수 있음) 상으로 가압되고, 그런 다음 일반적으로 압력 하에서 회전하면서 이동된다. 그런 다음, 적합한 연마 매체 또는 연마 매체 현탁액의 사용을 통해, 반도체 웨이퍼의 한 면이 연마된다.
유용한 추가 처리 동작은, 예를 들어, DE 10 2005 045 339 A1로부터 알려진 바와 같이 코팅 동작이다. 반도체 웨이퍼의 에피택셜 코팅에서, 예를 들어, 에피택셜 반응기에서, 증착 가스가 에피택셜 반응기를 통과하여, 그 결과 반도체 웨이퍼의 표면 상에 물질이 에피택셜 증착될 수 있다. 그러나, 반도체 웨이퍼 외에, 물질은 또한 에피택셜 반응기 내에 증착된다. 따라서, 증착 동안 때때로 에피택셜 반응기의 표면 상에 제어되지 않은 방식으로 증착된 이러한 잔류물을 제거할 필요가 있다.
최상의 반도체 웨이퍼를 획득하기 위해, 즉 상기 언급된 요구 사항을 매우 실질적으로 충족시키는 반도체 웨이퍼를 획득하기 위해, 각각의 처리 동작에서 최상의 결과를 획득하기 위해 동작 파라미터와 관련하여 이들 처리 동작 각각을 최적화하는 것이 통상적이다.
이러한 배경에 대하여, 특히 표면의 평탄도와 관련하여 더 양호한 반도체 웨이퍼를 획득하는 방법을 규정하는 것이 해결될 과제이다.
본 발명에 따라 제안된 것은, 독립 청구항의 특징을 갖는 방법, 제어 시스템 및 플랜트, 및 반도체 웨이퍼이다. 유리한 실시예는 종속항 및 아래의 설명의 주제이다.
본 발명은 3 개의 처리 동작을 갖는 반도체 웨이퍼를 처리하는 방법으로부터 진행되며, 3 개의 처리 동작은 반도체 웨이퍼가 양면 연마되는 제 1 연마 동작(즉, DSP라고 칭함), 반도체 웨이퍼가 화학적 기계적 연마되는 제 2 연마 동작(즉, CMP라고 칭함), 및 반도체 웨이퍼 상에 층이 에피택셜 증착되는 코팅 동작을 포함한다.
이들 개별 처리 동작을 위해, 적합한 처리 장치를 사용하는 것이 가능하다. 제 1 연마 동작에 유용한 제 1 연마 장치는, 예를 들어, 공통 회전축을 중심으로 각각 회전 가능한 상부 연마 플레이트 및 하부 연마 플레이트, 및 반도체 웨이퍼를 수용하기 위해 상부 연마 플레이트와 하부 연마 플레이트 사이에 배치된 로터 디스크를 갖는다. 반도체 웨이퍼를 향하는 상부 연마 플레이트 및 하부 연마 플레이트의 표면은 각각 평평하고 서로 평행하게 정렬될 수 있다. 반도체 웨이퍼를 향하는 상부 연마 플레이트 및 하부 연마 플레이트의 각각의 표면에 연마 패드가 적용될 수 있다. 일반적으로, 이러한 연마 동작에서 복수의 반도체 웨이퍼를 한번에 처리 또는 연마하는 것이 통상적이다.
제 2 연마 동작을 위해, 유용한 제 2 연마 장치는 예를 들어 연마 패드가 배치된 연마 플레이트를 갖는다. 또한, 연마 패드 상에 놓인 반도체 웨이퍼에 힘을 가할 수 있는 캐리어가 제공될 수 있다. 반도체 웨이퍼는 특히 자체의 중심축을 중심으로 회전할 수 있는 캐리어에 의해 연마 패드를 따라 이동될 수 있다. 여기에서 적합한 연마 매체 또는 연마 매체 현탁액을 첨가하는 것이 가능하다. 이러한 연마 동작에서, 전형적으로 한번에 단 하나의 반도체 웨이퍼만 처리되거나 연마된다.
코팅 동작을 위해, 유용한 코팅 장치, 특히 에피택셜 반응기는, 예를 들어 반도체 웨이퍼가 서셉터에 적용될 수 있다. 그런 다음, 증착 가스가 반도체 웨이퍼의 코팅을 위한 코팅 장치를 통과할 수 있다. 또한, 증착 가스가 통과하기 전에, 코팅 장치 내의 임의의 증착물을 제거하기 위해, 에칭 가스가 코팅 장치를 통과할 수 있다. 이러한 코팅 동작에서, 전적으로 한번에 단 하나의 반도체 웨이퍼만 코팅하는 것이 통상적이다.
이들 3 개의 처리 동작 사이에서, 또는 그 전에, 또는 그 이후에, 추가 처리 동작이 일어날 수 있지만, 이들은 반도체 웨이퍼의 평탄도에 적어도 전혀 영향을 미치지 않는다.
본 발명에 따라 이제 예상되는 것은, 3 개의 처리 동작을 모두 겪은 후 적어도 하나의 웨이퍼 파라미터가 바람직한 값의 범위 내에 있도록 하기 위해, 상이한 처리 동작에 속하는 적어도 2 개의 동작 파라미터가 서로 의존적으로 정의된다는 것이다.
보다 구체적으로, 이는 또한 적어도 하나의 처리 동작에서, 적어도 하나의 대응하는 동작 파라미터가 다른 처리 동작 중 적어도 하나를 겪은 후 적어도 하나의 웨이퍼 파라미터의 값에 기초하여 정의된다는 점에서 간접적으로 달성될 수 있으며, 여기서 이 웨이퍼 파라미터는 결국 이러한 다른 처리 동작의 적어도 하나의 동작 파라미터에 의존한다. 이러한 방식으로, 서로에 대한 동작 파라미터의 정확한 의존성은, 예를 들어, 웨이퍼 파라미터를 측정함으로써 획득될 수 있다.
여기서 고려되는 동작 파라미터는 특히 각각의 처리 동작에서 확립될 수 있는 다양한 수량이다. 이들은, 예를 들어, 연마 동작에서의 압력 또는 압력 분포, 또는 코팅 동작에서의 증착 가스 또는 에칭 가스의 체적 유량 또는 질량 유량일 수 있다. 특히, 제 2 연마 동작에서, 압력 분포는 반도체 웨이퍼의 다양한 반경에 대한 상이한 압력을 포함할 수 있으며, 이는 아래에서 더 상세히 설명될 것이다. 두 연마 동작에서, 회전 속도 및/또는 연마 시간이 또한 확립될 수 있다.
웨이퍼 파라미터는 반도체 웨이퍼를 특히 그 품질과 관련하여 평가하는데 사용될 수 있는 파라미터 또는 수량을 의미하는 것으로 이해된다. 이러한 웨이퍼 파라미터의 예를 위해, 다음의 설명을 참조한다.
여기에서, 다양한 처리 동작들 간의 상호 작용을 고려함으로써, 특히 반도체 웨이퍼의 평탄도와 관련하여, 매 개개별 처리 동작 자체를 최적화하는 경우보다 현저히 더 양호한 결과를 달성할 수 있다는 것이 인식되었다. 이는 특히 다양한 처리 동작들 간의 상호 작용 고려가 특히 또한 프로세스 최적으로부터의 상당한 편차로 인해 개별 처리 동작 자체에서 고려되지 않는 개별 처리 동작의 동작 파라미터 범위를 포함한다는 사실에 기인한다. 예를 들어, 외부 에지에서 반도체 웨이퍼에 대한 물질의 더 높은 적용이 임의의 경우에 예상되거나 나중에 코팅 동작에서 의도적으로 확립될 수 있으면, 제 2 연마 동작의 경우, 반도체 웨이퍼의 외부 에지에서 물질의 더 큰 제거가 수용되거나 다른 식으로 의도적으로 확립될 수 있다. 나중에 설명될 바와 같이, 후속 처리 동작 이후에 적어도 하나의 웨이퍼 파라미터의 원하는 값에 따라 동작 파라미터를 정의하는 것이 또한 가능하다. 이 경우에, 연마 동작의 결과는, 예를 들어, 더 이상 반도체 웨이퍼가 최대 평탄도를 갖지 않지만, 후속 처리 동작을 위한 양호한 출발 물질을 구성하고, 적절한 경우 바람직한 프로파일을 가질 것이다.
마찬가지로, 물질이 극각에 따라 에지 영역에서 상이한 속도로 증착되는 코팅 동작에서 발생하는 환경을 고려하는 것이 가능하다. 예를 들어, 단결정 실리콘의 에피택셜 층은 <110> 방향을 나타내는 배향 노치를 갖는 단결정 실리콘의 {100} 배향 반도체 웨이퍼에서, 45°오프셋된 극각 위치에서보다 0°, 90°, 180°및 270°의 극각 위치에서 더 빠르게 성장한다. 0°위치는 노치 위치를 나타낸다. 따라서, 코팅된 반도체 웨이퍼의 두께는 서로 동일한 거리에 있는 원주의 4 개의 영역이 그 사이의 영역에서보다 더 크다(4 중 대칭으로 지칭됨).
3 개의 처리 동작 각각에 대한 적어도 하나의 동작 파라미터가 각각의 처리 동작에서 정의되며, 구체적으로,
처리될 반도체 웨이퍼 상에서 결정되는 적어도 하나의 웨이퍼 파라미터에 기초하여;
각각의 처리 동작이 수행되는 처리 장치의 실제 상태에 기초하여; 그리고
바람직하게는 3 개의 처리 동작의 매 개개별 처리 단계 이후의 상태에 관한 웨이퍼 파라미터 ESFQRmax, SFQRmax, ZDDav 및 GBIR의 최적화 대신에, 3 개의 처리 동작을 겪은 이후의 상태에 관한 웨이퍼 파라미터 ESFQRmax, SFQRmax, ZDDav 및 GBIR의 최적화에 기초하여, 정의된다.
따라서, 본 발명자들은 평탄도를 특성화하는(characterize) 웨이퍼 파라미터 ESFQRmax, SFQRmax, ZDDav 및 GBIR가 3 개의 처리 동작 후에 최적화되도록, 즉 목표 값의 범위 내에 있도록 처리 동작에 대한 동작 파라미터를 정의하는 것을 제안한다.
처리될 반도체 웨이퍼 상에서 결정되는 적어도 하나의 웨이퍼 파라미터는 미가공 데이터로부터 평탄도 측정으로 획득되는 것이 바람직하다. 따라서, 원칙적으로, 예를 들어, ESFQRmax 및 SFQRmax가 결정될 웨이퍼 파라미터로서 적합하다. 바람직하게는, 결정될 웨이퍼 파라미터는 기준, 예를 들어, 기준 평면 또는 기준 선으로부터의 편차의 크기 및 부호가 미가공 데이터로부터 취해질 수 있는 특성을 갖는다. 이러한 이유로, ESFQDav가 결정될 웨이퍼 파라미터로서 선택되는 것이 바람직하다. 약어 ESFQD는 "Edge Site Frontsurface-referenced least sQuares/Deviation(에지 사이트 전면 참조 최소 제곱/편차)"를 나타내고, 인덱스 av는 반도체 웨이퍼의 주변 영역에 있는 에지 사이트의 ESFQD 값의 평균을 나타낸다. 전형적으로, 주변 영역은 72개의 이러한 종류의 사이트(섹터)를 포함한다.
제안된 방식으로, 처음에 언급된 요구 사항과 관련하여 훨씬 더 양호한 값을 갖는 반도체 웨이퍼를 획득하는 것이 가능하다. 보다 구체적으로, 2mm의 에지 배제(exclusion), 72 개의 섹터로의 에지 분할 및 30mm의 섹터 길이에서 10nm 이하의 ESFQRmax 값을 갖고, 2mm의 에지 배제 및 26mm x 8mm의 사이트 영역에서 10mm 이하의 SFQRmax 값을 갖고, 148mm의 반경 위치에서 10nm/mm2 이하의 크기를 갖는 ZDDav 값을 가지며, 2mm의 에지 배제에서 0.10㎛ 이하의 GBIR 값을 갖는 반도체 웨이퍼가 사용 가능하다. 본 발명은 또한 이러한 종류의 반도체 웨이퍼, 특히 단결정 실리콘의 에피택셜 층을 갖는 단결정 실리콘 웨이퍼 형태의 반도체 웨이퍼를 제공한다. 반도체 웨이퍼는 바람직하게는 {100} 배향 또는 {110} 배향을 가지며, 바람직하게는 300mm 이상의 직경을 갖는다.
ZDDav(Z-Height Double Differentiation; Z-높이 이중 미분)는 반도체 웨이퍼의 전면의 에지 영역의 곡률의 평균을 설명한다. 전면은 에피택셜 층으로 코팅된 면이다. SFQR은 "Site Frontsurface-referenced least sQuares/Range(사이트 전면 참조 최소 제곱/범위)"를 나타내며, 그 값은 반도체 웨이퍼의 평탄도를 나타낸다. SFQRmax는 에지 사이트가 아닌 사이트의 가장 큰 SFQR 값을 나타낸다. 보다 구체적으로, 이것은 평평한 기준 표면으로부터 표면의 양과 음의 편차를 서로 관련시킨다. 일반적으로, 편차는 각각 반도체 웨이퍼의 표면에서 특정 치수를 갖는 영역의 계산에 사용된다. ESFQR은 "Edge Site Frontsurface-referenced least sQuares/Range(에지 사이트 전면 기준 최소 제곱/범위)"를 나타내며, 그 값은 SFQR 값의 경우처럼 정의되지만, 반도체 웨이퍼의 에지 사이트에 대해서만 정의된다. ESFQRmax는 에지 사이트의 가장 큰 ESFQR 값을 나타낸다. GBIR은 "Global Backside Indicated Reading(전역적 후면 표시 판독치)"을 나타낸다. 이러한 모든 값은 방사형 및 극각에 따른 불균일에 특히 민감하다.
언급된 웨이퍼 파라미터에 대한 정의 및 테스트 방법은 표준 SEMI M67 (ESFQR 및 ESFQD), SEMI M1, SEMI MF1530 및 SEMI M49 (SFQR 및 GBIR) 및 SEMI M68 (ZDD)에 제시되어 있다.
각각의 처리 동작에 대해, 적어도 하나의 선행 처리 동작을 겪은 후 적어도 하나의 웨이퍼 파라미터에 대한 결정된 값에 기초한 적어도 하나의 대응하는 동작 파라미터가 정의된다. 이러한 방식으로, 보다 구체적으로, 임의의 불리한 값이 후속 처리 동작에 의해 보상될 수 있어 웨이퍼 파라미터에 대해 특히 양호한 값을 획득할 수 있다.
제 1 연마 동작에 속하고 확립되는 적어도 하나의 동작 파라미터는 바람직하게는 연마 압력, 연마 시간, 상부 연마 플레이트의 회전 속도, 하부 연마 플레이트의 회전 속도, 내부 구동 링의 회전 속도, 외부 구동 링의 회전 속도, 상부 연마 플레이트의 온도, 하부 연마 플레이트의 온도, 연마 매체의 조성, 연마 매체의 체적 유량, 연마 매체의 온도, 연마 매체의 pH 및 연마된 반도체 웨이퍼의 중심 두께와 연마에 사용된 로터 디스크의 평균 두께의 목표 차이(음수 목표 차이 = 결함 (음수 돌출)), 양수 목표 차이 = 초과 (양수 돌출))를 포함하는 그룹으로부터 선택된다.
제 2 연마 동작에 대해, 적어도 하나의 대응하는 동작 파라미터가 제 1 연마 동작을 겪은 후 적어도 하나의 웨이퍼 파라미터의 값에 기초하여 정의될 때 특히 유리하다. 마찬가지로, 코팅 동작에 대해, 적어도 하나의 대응하는 동작 파라미터가 제 2 연마 동작을 겪은 후 적어도 하나의 웨이퍼 파라미터의 값에 기초하여 정의될 때 유리하다. 일반적으로, 이러한 방식으로, 상이한 처리 동작들에 걸친 결과를 고려하지 않고는 특히 달성될 수 없는 특히 평평한 또는 균등한 반도체 웨이퍼를 달성하는 것이 가능하다.
각각의 처리 동작에 대해, 3 개의 처리 동작을 겪은 후 웨이퍼 파라미터 ESFQRmax, SFQRmax, ZDDav 및 GBIR에 대한 목표 값에 기초하여 적어도 하나의 대응하는 동작 파라미터가 정의된다. 따라서, 후속 처리 동작으로 임의의 불리한 값을 보상할 수 있을뿐만 아니라, 예를 들어, 후속 처리 동작 중 하나를 사용하여 특히 다시 잘 보상될 수 있는 편차를 의도적으로 정의하는 것이 가능하다.
3 개의 처리 동작 각각에 대해, 적어도 하나의 대응하는 동작 파라미터가 단일 반도체 웨이퍼에 대해 개별적으로 정의될 때, 특히 적어도 하나의 다른 처리 동작을 겪은 후 각각의 반도체 웨이퍼의 적어도 하나의 웨이퍼 파라미터에 대한 값에 기초하여 정의될 때 유리하다. 특히 처리될 반도체 웨이퍼 상의 각각의 처리 동작 이전에 결정되는 웨이퍼 파라미터에 기초하여, 또는 3 개의 처리 동작을 겪은 후 웨이퍼 파라미터 ESFQRmax, SFQRmax, ZDDav 및 GBIR의 목표 값에 기초하여, 동작 파라미터의 이러한 개별적인 설정 또는 정의에 의해, 복수의 반도체 웨이퍼에 대해 각각의 처리 단계에서 고정된 처리 레시피에 통상적인 정의에 의한 것보다 현저히 더 균일하거나 평평한 반도체 웨이퍼를 획득하는 것이 가능하다. 이것에 대한 다른 이유는, 예를 들어, 연마 패드의 마모 또는 코팅 물질의 증착의 결과로, 예를 들어, 처리 장치가 반도체 웨이퍼의 처리에 따라 변경될 수 있기 때문이며, 이는 본 발명의 맥락에서 개별 정의에 의해 특히 잘 고려될 수 있다.
각각의 반도체 웨이퍼에서 결정될 적어도 하나의 웨이퍼 파라미터에 대한 값이 복수의 반도체 웨이퍼에 기초한 평가(예를 들어, 평균, 보간 및/또는 외삽)를 사용하여 측정 및/또는 확인되는 경우가 적절할 수 있다. 적합한 측정 장치를 사용한 측정, 예를 들어 용량성 또는 간섭계 스캐닝에 의한 측정은 한번에 단 하나의 반도체 웨이퍼만 처리되는 처리 동작의 경우에 특히 유용하다. 대조적으로, 복수의 웨이퍼를 동시에 처리하는 경우, 복수의 반도체 웨이퍼에 기초한 평가(상황에 따라)(예를 들어, 평균, 보간 및/또는 외삽)가 특히 또한 옵션이다. 이것은 DSP 처리, 즉 제 1 연마 동작의 경우에 특히 적합하며, 이러한 방식으로 측정 복잡성을 현저히 감소시킬 수 있지만, 그럼에도 불구하고 내삽 또는 외삽에 의해 충분히 정확한 값이 획득될 수 있기 때문이다.
또한, 각각의 처리 동작이 수행되는 처리 장치의 실제 상태가 고려된다. 바람직하게, 이러한 목적을 위해, 처리될 반도체 웨이퍼 상에서 결정되는 적어도 하나의 웨이퍼 파라미터는 각각의 처리 동작을 겪은 후에 다시 결정된다. 그런 다음, 당면한 작업이 각각의 처리 동작에서 후속 반도체 웨이퍼의 처리를 위한 적어도 하나의 대응하는 동작 파라미터를 정의할 때, 재차 결정된 웨이퍼 파라미터가 또한 고려된다. 적어도 하나의 동작 파라미터의 정의의 기초는 또한 복수의 사전 처리된 반도체 웨이퍼를 사용하여 결정된 웨이퍼 파라미터일 수 있다. 따라서, 예를 들어, 전체적으로 달성 가능한 반도체 웨이퍼의 평탄도를 향상시키기 위해, 반도체 웨이퍼의 처리에 영향을 미치는 처리 장치에서의 임의의 마모 현상 또는 다른 변화, 특히 측정 가능한 변화를 구체적으로 고려하는 것이 가능하다.
유리하게는, 제 2 연마 동작에 대해(즉, CMP에 대해), 적어도 하나의 동작 파라미터는 반경 방향의 반도체 웨이퍼의 영역이 처리에서 상이한 정도로 영향을 받는 방식으로 정의되며; 보다 구체적으로, 반경 방향에서 더 외측인 반도체 웨이퍼의 영역은 반경 방향에서 더 내측인 영역보다 더 강하게 영향을 받는다. 이것은 각각의 경우에 특히 반도체 웨이퍼의 영역에 대한 상이한 압력의 정의에 의해 달성될 수 있다. 이러한 상이한 압력은, 예를 들어, 대응하는 처리 장치의 적절하게 설계된 캐리어(또는 연마 램)에 의해 생성될 수 있으며, 이에 의해 압력이 반도체 웨이퍼에 가해진다. 따라서, 반도체 웨이퍼의 개별 영역에 대한 압력을 구체적으로 정의하는 것이 가능하다. 여기서는 모든 반도체 웨이퍼에 대해 개별적으로 (동작 파라미터에 대한) 레시피를 정의할 수 있으며, 이는 또한 추가적으로 물질 특정적(예를 들어, 반도체 웨이퍼의 물질)이고 각각의 처리 장치에 대해 특정적(예를 들어, 연마 패드의 상태)이다.
제 2 연마 동작에 속하고 확립되는 적어도 하나의 동작 파라미터는 바람직하게는 연마 압력의 반경 방향 분포, 연마 시간, 연마 플레이트의 회전 속도, 캐리어의 회전 속도, 연마 매체의 조성, 연마 매체의 체적 유량, 연마 매체의 pH, 연마 플레이트의 온도, 연마 매체의 온도 및 연마 패드의 드레싱을 포함하는 그룹으로부터 선택된다.
코팅 동작이 반도체 웨이퍼가 배치된 코팅 장치를 통해 증착 가스를 통과시키기 전에 코팅 장치를 통해 에칭 가스를 통과시키는 것을 포함하는 것이 유리하고, 적어도 하나의 동작 파라미터는 증착 가스 및/또는 에칭 가스의 흐름(예를 들어, 체적 유량, 질량 유량, 에칭 또는 증착 시간 등)에 대한 측정치를 정의한다. 따라서, 코팅에 매우 정확하게 영향을 주는 것이 가능하며, 예를 들어, 반도체 웨이퍼 상의 가스 흐름 및 온도 분포, 따라서 반도체 웨이퍼의 코팅에 영향을 미치는 임의의 증착물은 에칭 가스의 사전 통과에 의해 적어도 부분적으로 제거되는 것이 가능하다. 여기에서, 특히 에칭 가스 및/또는 증착 가스가 통과되는 지속 기간을 동작 파라미터로서 선택하는 것이 또한 고려 가능하다. 에칭 가스는 바람직하게는 염화수소와 수소의 혼합물로 구성되지만, 에칭 가스는 또한 염화수소 단독으로 또는 수소 단독으로 구성될 수도 있다.
코팅 동작에 속하고 확립되는 적어도 하나의 동작 파라미터는 바람직하게는 증착 가스의 체적 유량, 증착 가스의 온도, 증착 가스의 조성, 에피택셜 층의 증착 지속 기간, 서셉터의 회전 속도 및 반도체 웨이퍼의 가열을 위한 가열 출력의 분포, 및 추가적으로, 에피택셜 층의 증착 이전의 코팅 동작이 에칭 동작을 포함한다면, 에칭 가스의 체적 유량, 에칭 가스의 온도, 에칭 가스의 조성 및 에칭 동작의 지속 기간을 포함하는 그룹으로부터 선택된다.
본 발명은 또한 반도체 웨이퍼를 처리하기 위한 처리 장치를 제어하기 위한 제어 시스템을 제공하며, 제 1 연마 동작에서 반도체 웨이퍼가 양면 연마될 수 있는 제 1 연마 장치; 제 2 연마 동작에서 반도체 웨이퍼가 화학적 기계적 연마될 수 있는 제 2 연마 장치; 및 코팅 동작에서 반도체 웨이퍼 상에 층이 에피택셜 증착될 수 있는 코팅 장치를 포함한다. 이 제어 시스템은 본 발명의 방법을 수행하도록 설정된다.
본 발명은 또한 언급된 3 개의 처리 장치를 포함하는 반도체 웨이퍼를 처리하기 위한 플랜트 및 본 발명의 제어 시스템을 제공한다.
제어 시스템 및 플랜트의 추가 구성 및 장점과 관련하여, 반복을 피하기 위해, 제안된 방법에 대한 언급을 참조하며, 이는 여기에 대응하여 적용 가능하다.
본 발명의 추가 장점 및 실시예는 상게한 설명 및 첨부 도면으로부터 명백할 것이다.
위에서 식별된 특징들 및 아래에 여전히 설명될 특징들은 본 발명의 범위를 벗어나지 않고 지시된 특정 조합뿐만 아니라 다른 조합으로 또는 그 자체로 사용될 수 있음을 이해할 것이다.
본 발명은 예시적인 실시예로 도면에 개략적으로 도시되어 있으며, 도면을 참조하여 아래에 설명된다.
도 1은 본 발명의 방법이 수행될 수 있는 바람직한 실시예에서 본 발명의 플랜트의 개략도를 도시한다.
도 2는 본 발명의 방법의 맥락에서 사용 가능한 제 1 연마 장치의 개략도를 도시한다.
도 3은 본 발명의 방법의 맥락에서 사용 가능한 제 2 연마 장치의 개략도를 도시한다.
도 4는 본 발명의 방법의 맥락에서 사용 가능한 코팅 장치의 개략도를 도시한다.
도 5는 바람직한 실시예에서 본 발명의 방법의 절차의 개략도를 도시한다.
도 6은 본 발명의 의미에서 제 1 연마 동작 및 제 2 연마 동작의 수행 후 반도체 웨이퍼에 대한 측정 결과를 간략화된 형태로 도시한다.
도 7은 본 발명의 의미에서 코팅 동작의 능동적 제어가 생략된, 코팅 동작(epiout) 후 및 제 2 연마 동작(CMPin) 후의 반도체 웨이퍼에 대한 측정 결과를 간략화된 형태로 도시한다.
도 8은 본 발명의 의미에서 코팅 동작의 능동적 제어의 구현을 사용하여, 코팅 동작(epiout) 후 및 제 2 연마 동작(CMPin) 후의 반도체 웨이퍼에 대한 측정 결과를 간략화된 형태로 도시한다.
도 9는 본 발명의 방법의 흐름도를 도시한다.
도 1은 본 발명의 방법이 수행될 수 있는 바람직한 실시예에서 본 발명의 플랜트(500)의 개략도를 도시한다. 플랜트(500)는 반도체 웨이퍼(600)의 처리를 제공하고, 제 1 연마 장치(100), 제 2 연마 장치(200) 및 코팅 장치(300)를 포함한다. 이들 3 개의 처리 장치는 반도체 웨이퍼(600)의 처리를 제공하며, 반도체 웨이퍼(600)는 개별 처리 장치를 연속적으로 통과할 수 있다. 완전성을 위해, 본 발명의 맥락에서 도시된 관련 처리 장치 전에, 그 사이에 및/또는 후에, 추가 처리 장치가 제공될 수 있지만, 이들은 적어도 본 발명과 관련이 거의 없음을 이 시점에서 다시 한번 언급되어야 한다. 개별 처리 장치에 대한 보다 상세한 설명을 위해, 이 시점에서 도 2 내지 도 4를 참조한다.
또한, 플랜트(500)는 제어 시스템(400)을 포함하고, 이 제어 시스템(400)은 도시된 3 개의 처리 장치와 함께 사용되어 이들을 작동시키거나 동작시킬 수 있다. 도시된 예에서, 제어 시스템(400)은 3 개의 개별 제어 유닛(410, 420 및 430)을 포함하고, 이들 각각은 3 개의 처리 장치 중 하나의 작동 또는 동작을 위해 제공된다. 각각의 제어 유닛에 의해, 각각의 처리 장치에 대해 각각의 경우에 적어도 하나의 동작 파라미터를 정의하거나 설정하는 것이 특히 가능하다.
각각의 제어 유닛(410, 420 및 430)에 대해, 각각의 측정 장치(411, 421 및 431)가 추가로 제공된다. 이들 측정 장치에 의해, 적어도 하나의 웨이퍼 파라미터와 관련하여 각각의 처리 장치에서 처리된 후에 반도체 웨이퍼를 측정하는 것이 가능하다. 제 1 연마 장치(100)에 대해, 복수의 반도체 웨이퍼를 함께 연마하도록 의도된다. 애플리케이션에 따라, 이러한 측정 장치가 또한 각각의 제어 유닛에 통합될 수도 있음이 명백할 것이다.
또한, 중앙 제어 유닛(440)이 여기에 도시되며, 이는 각각의 제어 유닛(410, 420 및 430) 및 각각의 측정 장치(411, 421 및 431)에 연결된다. 이러한 연결은 예를 들어 유선 또는 무선 형태로, 데이터 전송을 위한 적어도 하나의 연결을 포함한다. 개별 측정 장치(411, 421 및 431)에 의해 결정된 값들은 이러한 방식으로 중앙 제어 유닛(440)으로 전송될 수 있고, 그런 다음 중앙 제어 유닛(440)에 의해 각각의 처리 장치에 대한 적합한 동작 파라미터를 결정할 수 있으며, 그런 다음 동작 파라미터는 각각의 제어 유닛(410, 420 또는 430)으로 전송될 수 있다. 각각의 동작 파라미터의 결정은 또한 일부 다른 방식으로, 예를 들어 개별 제어 유닛 중 하나에서 직접 수행될 수 있음이 명백할 것이다.
도 2는 본 발명의 방법의 맥락에서 사용 가능한 바람직한 실시예에서 제 1 연마 장치(100)(DSP 용)의 단면을 개략적인 형태로 그리고 도 1에서보다 더욱 상세하게 도시한다. 이 경우, 상부 연마 플레이트(110)와 하부 연마 플레이트(111) 사이에서 롤링 장치라 불리는 내부 링 기어(131)와 외부 링 기어(132)에 의해 이동되는 캐리어 플레이트(130)의 대응하는 리세스에 4 개의 반도체 웨이퍼(600)(이들 중 좌측 절반의 오직 2 개만 참조 번호가 부여됨)가 삽입된다.
하부 연마 플레이트(111) 상에 연마 패드(121)가 있다. 상부 연마 플레이트(110) 상에 연마 패드(120)가 있다. 연마 패드(120)와 함께 연마 플레이트(110)는 캐리어 플레이트(130), 반도체 웨이퍼(600) 및 연마 패드(121)를 갖는 하부 연마 플레이트(111)에 대해 연마 또는 접촉 압력(p1)의 방향으로 가압된다. 이러한 연마 또는 접촉 압력(p1)(시간에 따른 p1(t) 변수를 포함함)은 예를 들어 제 1 연마 장치에 대한 가능한 동작 파라미터이다. 완전성을 위해, 이 시점에서 반도체 웨이퍼(600)와 대면하는 연마 플레이트(110, 111)의 면은 환형임을 주목해야 한다.
유용한 추가의 동작 파라미터는 상부 연마 플레이트(110) 및 하부 연마 플레이트(111)가 돌거나 또는 회전될 수 있는 회전 속도(ω1 및 ω2)를 포함한다. 2 개의 회전 속도는 여기서 반대 방향으로 도시되어 있지만, 이들은 예를 들어, 애플리케이션에 따라 동일한 회전 방향이지만 상이한 크기를 가질 수도 있다. 마찬가지로, 동작 동안의 회전 속도(즉, 시간에 따른 ω1(t) 및 ω2(t) 변수) - 마찬가지로 접촉 또는 연마 압력 - 및/또는 연마 매체의 조성 및/또는 연마 시간을 변경하는 것이 고려 가능하다.
도 3은 본 발명의 방법의 맥락에서 사용 가능한 바람직한 실시예에서 제 2 연마 장치(200)(CMP 용)의 단면을 개략적인 형태로 그리고 도 1에서보다 더욱 상세하게 도시한다. 여기서 반도체 웨이퍼(600)는 연마 패드(220)에 적용되고, 연마 패드(220)는 연마 플레이트(210) 상에 배치된다. 캐리어(230)에 의해, 반도체 웨이퍼(600)는 연마 패드(220) 상으로 가압된다. 연마 동안, 캐리어(230)는 예를 들어 회전 속도(ω3)를 갖는 제 1 축에 대해 그리고 회전 속도(ω4)를 갖는 제 2 축에 대해 회전될 수 있다. 또한, 캐리어는 반경 방향 속도(v1)(내부 또는 외부)로 이동될 수 있다. 연마를 위해, 여기에서 적합한 연마 매체를 연마 패드에 적용하는 것이 가능하다.
보다 구체적으로, 캐리어(230)에 의해, 반도체 웨이퍼(600)에 가해질 수 있는 압력이 상이한 영역에 대해 상이하게 설정될 수 있는 경우가 추가로 있다. 도시된 간략화된 예에서, 압력(p2)은 반경 방향 외부 영역(231)에 가해질 수 있고, 압력(p3)은 반경 방향 내부 영역(232)에 가해질 수 있다. 이들 압력(p2 및 p3)은 특히 제 2 연마 장치에 유용한 동작 파라미터이다. 마찬가지로, 회전 속도(ω3 및 ω4) 및 반경 방향 속도(v1)를 추가로 또는 대안적으로 동작 파라미터로서 사용하는 것이 고려 가능하다. 필요한 경우, 대안적으로 또는 추가로, 연마 매체의 변경된 조성 및/또는 변경된 연마 시간을 정의하는 것이 가능하다. 이러한 모든 파라미터는 또한 원하는 경우 시간에 따라 변할 수 있도록 정의될 수 있다.
압력은 예를 들어 압력(p2)이 압력(p3)보다 크도록 선택될 수 있다. 보다 구체적으로, 압력은 대안적으로 그 크기와 관련하여 구체적으로 설정될 수 있다. 압력이 개별적으로 조정될 수 있는 훨씬 더 상이한 영역이 반경 방향으로 제공될 수 있음이 명백할 것이다.
도 4는 본 발명의 방법의 맥락에서 사용 가능한 바람직한 실시예에서, 여기서는 기상 에피택셜 반응기 형태에서 코팅 장치(300)의 단면을 개략적인 형태로 그리고 도 1에서보다 더욱 상세하게 도시한다. 코팅 장치(300)의 중간에는, 코팅될 반도체 웨이퍼(600)가 배치될 수 있는 서셉터(310)가 배치된다. 서셉터(310)는 반도체 웨이퍼(600)가 서셉터(310) 상에, 예를 들어, 그 에지의 수 밀리미터 영역에만 놓이도록 중간에 함몰부를 갖는다.
본 예에서, 2 개의 화살표로 표시된 바와 같이, 에피택셜 반응기(300)의 좌측 상의 개구로부터 우측 상의 개구까지 가스가 에피택셜 반응기(300)를 통과할 수 있다. 에피택셜 반응기(300)의 상부 및 하부에서의 열 발생기, 예를 들어, 가열 램프(330)(이들 중 하나가 예로서 참조 번호가 제공됨)에 의해, 에피택셜 반응기(300)를 통과한 가스 및 반도체 웨이퍼는 필요에 따라 원하는 온도가 될 수 있다.
반도체 웨이퍼(600)의 코팅을 위해, 선택적으로 수소와 혼합된 증착 가스, 예를 들어, 트리클로로 실란이 에피택셜 반응기(300)를 통과한다. 여기에서, 예를 들어, 동작 파라미터로서 반도체 웨이퍼(600) 상에 에피택셜하게 증착될 층의 원하는 두께에 따라, 체적 유량(f1) 및/또는 통과 시간 및/또는 온도가 조정될 수 있다. 또한, 반도체 웨이퍼(600)가 배치된 서셉터(310)는 도면에 도시된 바와 같이 정의 가능한 회전 속도(ω5)로 축을 중심으로 회전될 수 있으며, 이는 마찬가지로 추가적이거나 대안적인 동작 파라미터이다. 이러한 방식으로, 에피택셜 층의 균일한 증착이 달성될 수 있다. 필요한 경우, 대안적으로 또는 추가로, 변경된 반경 방향 온도 분포를 정의하는 것이 가능하다. 이러한 모든 파라미터는 또한 원하는 경우 시간에 따라 변할 수 있도록 정의될 수 있다.
코팅 동작의 맥락에서, 증착 가스의 통과 전에, 에칭 동작에서 반도체 웨이퍼로부터 물질을 제거하는 에칭 가스가 에피택셜 반응기(300)를 통과할 수 있으며, 따라서 반도체 웨이퍼는 실제 코팅 동작 전에 제어된 방식으로 전처리된다.
바람직하게는, 여기에서 제 1 에칭 가스의 체적 유량을 4 slm으로, 캐리어 가스의 가스 유량을 50 slm으로 설정하는 것이 가능하다(slm은 standard liters per minute를 나타낸다).
도 5는 바람직한 실시예에서 본 발명의 방법의 절차의 개략도를 도시한다. 우선, 제 1 연마 장치(100) 내의 복수의 반도체 웨이퍼에 대해, 예로서, 동작 파라미터(ω1 및 ω2)가 회전 속도에 대해 정의된다. 제 1 연마 동작을 겪은 후, 여기서 ESFQDav 값이 각각의 반도체 웨이퍼에 대한 웨이퍼 파라미터로서 결정된다. 이미 언급된 바와 같이, 이것은 복수의 반도체 웨이퍼로부터의 값에 기초하여 보간 또는 외삽에 의해 제 1 연마 장치에서 수행될 수 있다.
여기서 결정된 ESFQDav 값에 기초하여, 예로서, 동작 파라미터(p2 및 p3), 즉 제 2 연마 장치(200)에서 다양한 영역에서 캐리어에 의해 반도체 웨이퍼가 연마 패드에 대해 가압되는 압력이 정의된다. 또한, 3 개의 처리 동작을 겪은 후, 처리된 반도체 웨이퍼의 ESFQRmax, SFQRmax, ZDDav 및 GBIR이 결정되고, 각각의 웨이퍼 파라미터(SP)가 대응하는 원하는 목표 값 범위 내에 있는지 또는 원하는 목표 값에 대응하는지에 대한 점검이 이루어진다. 보다 구체적으로, 목표 값의 범위를 준수하지 못하면 후속 반도체 웨이퍼에 대한 3 개의 처리 동작 중 적어도 하나의 처리 동작의 적어도 하나의 동작 파라미터를 변경시킨다. 예를 들어, 이것의 영향은 변경된 동작 파라미터(p2 및 p3)의 정의일 수 있다. 이러한 방식으로, 제 2 연마 동작과 코팅 동작 사이의 임의의 상호 작용이 특히 잘 고려될 수 있고, 따라서 반도체 웨이퍼의 평탄도가 현저히 개선될 수 있다.
결정된 ESFQDav 값에 기초하여, 코팅 장치(300)에서, 예로서, 동작 파라미터(f1 및 Δt)는 에칭 가스의 체적 유량 및 대응하는 지속 기간에 대해 정의될 수 있다. 증착 가스의 체적 유량 및/또는 대응하는 지속 기간의 정의가 또한 고려될 수 있다. 전체적으로, 다양한 처리 동작 또는 처리 장치의 동작 파라미터는 서로 의존적으로 정의된다.
완전성을 위해, 이 시점에서, 도시되고 설명된 절차는 단지 예시적이며 또한 다른 동작 파라미터 및 가능하게는 다른 웨이퍼 파라미터(각각의 경우 본원에 언급된 동작 파라미터 및 다른 가능한 동작 파라미터 둘 다)가 설정되거나 고려될 수 있음을 주목해야 한다.
도 6은 제 1 연마 동작 및 제 2 연마 동작의 수행 후 반도체 웨이퍼에 대한 측정 결과를 간략화된 형태로 도시한다. 이를 위해, 누적 백분율로 처리된 n 개의 반도체 웨이퍼는 제 1 연마 장치를 통과한 후에 그리고 제 2 연마 장치를 통과하기 전에 한번(개방형 다이아몬드로), 제 2 연마 장치를 통과한 후에 그리고 코팅 장치를 통과하기 전에 한번(폐쇄형 다이아몬드로) ESFQDav 값에 대해 플롯된다.
-12nm 내지 0nm의 ESFQDav 값에 대한 영역이 추가로 포함되는데, 왜냐하면 본 발명의 방법의 성능이 각각의 경우에 3 개의 처리 동작을 겪은 후 원하는 목표 값의 범위 내에서 ESFQDmax, SFQRmax, ZDDav 및 GBIR를 획득하기 위해, 목표가 이 영역의 중간보다 다소 작아야 한다는 발견으로 이어지기 때문이다. 개별 처리 동작을 최적화하는 것으로 제한되는 전략은 제 1 연마 동작 및 제 2 연마 동작 후 가능한 0nm에 가까운 반도체 웨이퍼의 ESFQDav 값을 달성하는 것을 목표로 동작 파라미터를 정의할 것이다.
본 발명에 따라 제 2 연마 동작을 위한 적어도 하나의 동작 파라미터를 정의함으로써, ESFQDav 값을 주로 목표 범위 내에 유지하는 것이 가능하다. 반도체 웨이퍼의 약 25 % 만이 제 1 연마 동작 후에 목표 범위 내에 있는 반면, 반도체 웨이퍼의 약 80 %는 제 2 연마 동작을 겪은 후에 이러한 원하는 범위 내에 있다. 이는 제 1 연마 동작 후에 적어도 하나의 결정된 웨이퍼 파라미터를 고려하고 이를 제 2 연마 동작에 대한 적어도 하나의 동작 파라미터를 정의하기 위한 기초로 사용하는 것은 임의의 편차를 매우 잘 보상할 수 있음을 나타낸다. 보다 구체적으로, 원하는 범위 내에서 최대 약 90 % 이상의 반도체 웨이퍼를 달성하는 것도 가능하다는 것이 밝혀졌다.
도 7 및 도 8은 각각 코팅 동작(epiout) 수행 후 및 제 2 연마 동작(CMPin) 수행 후 반도체 웨이퍼에 대한 측정 결과를 간략화된 형태로 도시한다. 여기서의 목적은 본 발명에 따른 코팅 동작의 제어가 갖는 효과를 그렇게 하지 않는 것과 비교하여 조사하는 것으로 제한되었다. 본 발명에 따른 코팅 동작의 제어가 생략되면, 보다 구체적으로, 4 중 대칭으로 인한 코팅의 차이가 고려되지 않으면, 비교적 작은 비율의 반도체 웨이퍼, 즉 약 -1nm 내지 약 -6nm 범위의 ESFQDav를 갖는 반도체 웨이퍼만이 3 개의 처리 동작을 겪은 후 nm 단위의 ESFQRmax 값에 관한 최상의 결과를 달성한다(도 7). 이에 비해, 약 -12nm 내지 약 +3nm 범위의 ESFQDav를 갖는 모든 반도체 웨이퍼는 ESFQRmax 값에 관한 유사한 결과를 달성할 것으로 예상된다(도 8).
도 9는 본 발명의 방법의 원리를 요약하여 도시한다.
3 개의 처리 동작 각각에 대해, 각각의 처리 장치에 특정한 적어도 하나의 동작 파라미터를 정의할 수 있도록 정보가 제공된다:
후속 처리 동작에 대한 적어도 하나의 동작 파라미터를 정의하기 위해, 처리될 반도체 웨이퍼 상에서 적어도 하나의 웨이퍼 파라미터가 결정된다(교차 처리 피드 포워드, ff).
각각의 처리 장치의 실제 상태가 평가되고, 이것에 기초하여, 평가된 처리 장치의 적어도 하나의 동작 파라미터는 이 처리 장치를 사용하는 후속 반도체 웨이퍼의 처리를 위해 정의된다(처리 내 피드백, wp).
3 개의 처리 동작을 겪은 후, 처리된 반도체 웨이퍼의 ESFQRmax, SFQRmax, ZDDav 및 GBIR은 후속 반도체 웨이퍼의 처리를 위한 3 개의 처리 동작 중 하나 이상에 대한 적어도 하나의 동작 파라미터를 정의하기 위해 각각의 목표 값과 관련하여 고려되고 비교된다(교차 처리 피드백, fb).
본 발명의 효과는 또한 실질적으로 테스트되었다. 반도체 웨이퍼는 본 발명의 방법에 의해 단결정 실리콘의 에피택셜 층을 갖는 단결정 실리콘으로부터 제조되었다. 반도체 웨이퍼는 {100} 배향 및 300mm의 직경을 갖고, 에피택셜 층의 두께는 2.75㎛였다. 아래 표에는 생산된 반도체 웨이퍼의 2 개의 대표 특성이 나열되어 있다. DT/DL은 반도체 웨이퍼(SW) 및 에피택셜 층(EL)의 도펀트 유형 및 도펀트 레벨을 나타낸다.
[표 1]
Figure 112020006474029-pct00001
1) ESFQRmax는 2mm의 에지 배제, 72 개의 섹터로의 에지 분할 및 30mm의 섹터 길이를 갖고, SEMI M67으로 결정됨;
2) SFQRmax은 2mm의 에지 배제, 및 26mm x 8mm의 사이트 영역을 갖고, SEMI M1, SEMI MF 1530 및 SEMI M49로 결정됨;
3) ZDDav는 반경 위치가 148mm이며, SEMI M68로 결정됨;
4) GBIR은 2mm의 에지 배제를 갖고, SEMI M1, SEMI MF 1530 및 SEMI 49로 결정됨.

Claims (14)

  1. 반도체 웨이퍼(600)를 처리하는 방법에 있어서,
    3 개의 처리 동작들, 즉 제 1 연마 동작과, 이어서 제 2 연마 동작과, 이어서 코팅 동작을 포함하며,
    상기 제 1 연마 동작에서는 상기 반도체 웨이퍼(600)가 양면 연마되고, 상기 제 2 연마 동작에서는 상기 반도체 웨이퍼(600)가 화학적 기계적 연마되고, 상기 코팅 동작에서는 상기 반도체 웨이퍼(600)에 층이 에피택셜 증착되며,
    상기 3 개의 처리 동작들 각각에 대한 적어도 하나의 동작 파라미터는, 각각의 처리 동작에서 정의되며, 구체적으로,
    처리될 반도체 웨이퍼 상에서 결정되는 적어도 하나의 웨이퍼 파라미터에 기초하여;
    상기 각각의 처리 동작이 수행되는 처리 장치의 실제 상태에 기초하여; 그리고
    상기 3 개의 처리 동작들의 매 개별 처리 단계 이후의 상태에 관한 평탄도의 특성화(characterization)를 위한 웨이퍼 파라미터의 최적화 대신에, 상기 3 개의 처리 동작들을 겪은 이후의 상태에 관한 평탄도의 특성화를 위한 웨이퍼 파라미터의 최적화에 기초하여,
    정의되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  2. 제 1 항에 있어서, 결정될 웨이퍼 파라미터는 미가공(raw) 데이터로부터 평탄도 측정으로부터 획득되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 선택될 것으로 결정될 웨이퍼 파라미터는 ESFQDav인 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 평탄도의 특성화를 위해 고려되는 웨이퍼 파라미터는 ESFQRmax, SFQRmax, ZDDav 및 GBIR인 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 연마 동작에 대해, 상기 적어도 하나의 대응하는 동작 파라미터는, 연마 압력, 연마 시간, 상부 연마 플레이트의 회전 속도, 하부 연마 플레이트의 회전 속도, 내부 구동 링의 회전 속도, 외부 구동 링의 회전 속도, 상부 연마 플레이트의 온도, 하부 연마 플레이트의 온도, 연마 매체의 조성, 연마 매체의 체적 유량, 연마 매체의 온도, 연마 매체의 pH 및 연마된 반도체 웨이퍼의 중심 두께와 연마에 사용된 로터 디스크의 평균 두께의 목표 차이를 포함하는 제 1 그룹으로부터 확립되고 이로부터 선택되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  6. 제 5 항에 있어서, 처리될 반도체 웨이퍼 상에서 결정되는 상기 적어도 하나의 웨이퍼 파라미터는, 특정 반도체 웨이퍼에 대한 측정에 의해 결정되거나, 또는 처리될 복수의 반도체 웨이퍼들의 측정에 기초한 평가를 사용하여 결정되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 연마 동작에 대해, 상기 적어도 하나의 대응하는 동작 파라미터는, 연마 압력의 방사상 분포, 연마 시간, 연마 플레이트의 회전 속도, 캐리어의 회전 속도, 연마 매체의 조성, 연마 매체의 체적 유량, 연마 매체의 pH, 연마 플레이트의 온도, 연마 매체의 온도 및 연마 패드의 드레싱을 포함하는 제 2 그룹으로부터 확립되고 이로부터 선택되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 코팅 동작에 대해, 상기 적어도 하나의 대응하는 동작 파라미터는, 증착 가스의 체적 유량, 증착 가스의 온도, 증착 가스의 조성, 에피택셜 층의 증착 지속 기간, 서셉터의 회전 속도, 반도체 웨이퍼의 가열을 위한 가열 출력의 분포, 및 추가적으로, 에피택셜 층의 증착 이전의 코팅 동작이 에칭 동작을 포함한 경우, 에칭 가스의 체적 유량, 에칭 가스의 온도, 에칭 가스의 조성 및 에칭 동작의 지속 기간을 포함하는 제 3 그룹으로부터 확립되고 이로부터 선택되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  9. 제 8 항에 있어서, 상기 에칭 가스는 상기 에칭 동작 중에 코팅 장치(300)를 통과하는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 처리 동작들 중 적어도 하나에 대해, 적어도 하나의 대응하는 동작 파라미터는 후속 처리 동작들 중 적어도 하나를 겪은 후 적어도 하나의 웨이퍼 파라미터의 원하는 값에 기초하여 정의되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 연마 동작에 대해, 상기 적어도 하나의 동작 파라미터(p2, p3)는, 상기 반도체 웨이퍼(600)의 방사상 방향으로, 반도체 웨이퍼(600)의 영역들 상의 상이한 압력들(p2, p3)의 정의를 통해 처리에서 상기 영역들이 상이하게 연마되도록 정의되는 것인, 반도체 웨이퍼(600)를 처리하는 방법.
  12. 반도체 웨이퍼(600)를 처리하기 위한 처리 장치(100, 200, 300)를 제어하기 위한 제어 시스템(400)에 있어서,
    제 1 연마 동작에서 상기 반도체 웨이퍼(600)가 양면 연마될 수 있는 제 1 연마 장치(100);
    제 2 연마 동작에서 상기 반도체 웨이퍼(600)가 화학적 기계적 연마될 수 있는 제 2 연마 장치(200); 및
    코팅 동작에서 상기 반도체 웨이퍼(600) 상에 층이 에피택셜 증착될 수 있는 코팅 장치(300)
    를 포함하며, 상기 제어 시스템(400)은 제 1 항 또는 제 2 항에 기재된 방법을 수행하도록 설정되는 것인, 반도체 웨이퍼(600)를 처리하기 위한 처리 장치(100, 200, 300)를 제어하기 위한 제어 시스템(400).
  13. 동작들을 처리하기 위한 3 개의 처리 장치들을 갖는 반도체 웨이퍼(600)를 처리하기 위한 플랜트(500)에 있어서,
    제 1 연마 동작에서 상기 반도체 웨이퍼(600)가 양면 연마될 수 있는 제 1 연마 장치(100);
    제 2 연마 동작에서 상기 반도체 웨이퍼(600)가 화학적 기계적 연마될 수 있는 제 2 연마 장치(200); 및
    코팅 동작에서 상기 반도체 웨이퍼(600) 상에 층이 에피택셜 증착될 수 있는 코팅 장치(300)
    를 갖고, 또한, 제 12 항에 기재된 제어 시스템(400)을 갖는 것인, 반도체 웨이퍼(600)를 처리하기 위한 플랜트(500).
  14. 삭제
KR1020207001894A 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트 KR102402291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217031280A KR102355684B1 (ko) 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017210423.6A DE102017210423A1 (de) 2017-06-21 2017-06-21 Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423.6 2017-06-21
PCT/EP2018/064735 WO2018234030A2 (de) 2017-06-21 2018-06-05 Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031280A Division KR102355684B1 (ko) 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Publications (2)

Publication Number Publication Date
KR20200018818A KR20200018818A (ko) 2020-02-20
KR102402291B1 true KR102402291B1 (ko) 2022-05-27

Family

ID=62597467

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207001894A KR102402291B1 (ko) 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
KR1020217031280A KR102355684B1 (ko) 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217031280A KR102355684B1 (ko) 2017-06-21 2018-06-05 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Country Status (9)

Country Link
US (1) US11158549B2 (ko)
EP (1) EP3642866B1 (ko)
JP (1) JP7038146B2 (ko)
KR (2) KR102402291B1 (ko)
CN (1) CN110770878B (ko)
DE (1) DE102017210423A1 (ko)
SG (1) SG11201912834VA (ko)
TW (2) TWI682078B (ko)
WO (1) WO2018234030A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342815B2 (ja) 2020-07-30 2023-09-12 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
EP3996130B1 (de) * 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe
JP7235071B2 (ja) * 2021-06-11 2023-03-08 株式会社Sumco ワークの両面研磨方法及びワークの両面研磨装置
CN113838746B (zh) * 2021-11-29 2022-03-11 西安奕斯伟材料科技有限公司 一种改善外延晶圆平坦度的方法以及外延晶圆
CN115635380B (zh) * 2022-12-26 2023-03-17 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088473A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2010062561A (ja) * 2008-09-03 2010-03-18 Siltronic Ag 半導体ウェーハを研磨する方法
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3040264B2 (ja) 1992-10-19 2000-05-15 株式会社トクヤマ カーボネート化合物の製造方法
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE10132504C1 (de) 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE102005045339B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102007021729B3 (de) * 2007-05-09 2008-10-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置
JP6234957B2 (ja) 2015-04-20 2017-11-22 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP6635003B2 (ja) * 2016-11-02 2020-01-22 株式会社Sumco 半導体ウェーハの両面研磨方法
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
TWI680168B (zh) * 2017-10-18 2019-12-21 環球晶圓股份有限公司 碳化矽晶片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088473A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2010062561A (ja) * 2008-09-03 2010-03-18 Siltronic Ag 半導体ウェーハを研磨する方法
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
DE102017210423A1 (de) 2018-12-27
KR102355684B1 (ko) 2022-02-08
KR20210124505A (ko) 2021-10-14
WO2018234030A2 (de) 2018-12-27
EP3642866A2 (de) 2020-04-29
TW201937017A (zh) 2019-09-16
TWI682078B (zh) 2020-01-11
CN110770878B (zh) 2023-10-31
JP2020524908A (ja) 2020-08-20
WO2018234030A3 (de) 2019-04-04
TWI695094B (zh) 2020-06-01
US11158549B2 (en) 2021-10-26
KR20200018818A (ko) 2020-02-20
JP7038146B2 (ja) 2022-03-17
SG11201912834VA (en) 2020-01-30
EP3642866B1 (de) 2023-10-18
CN110770878A (zh) 2020-02-07
US20200126876A1 (en) 2020-04-23
TW201910572A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
KR102402291B1 (ko) 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
TWI680507B (zh) 晶圓研磨方法
KR101669491B1 (ko) 워크의 양면 연마 장치 및 방법
US10525566B2 (en) Preparing conditioning disk for chemical mechanical polishing and chemical mechanical polishing method including the same
US20130217306A1 (en) CMP Groove Depth and Conditioning Disk Monitoring
WO2017104285A1 (ja) ウェーハ研磨方法および研磨装置
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
US6546306B1 (en) Method for adjusting incoming film thickness uniformity such that variations across the film after polishing minimized
US20230170206A1 (en) Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer
WO2019130764A1 (ja) ウェーハの両面研磨方法
CN101590624B (zh) 化学机械研磨方法及研磨装置
US6592429B1 (en) Method and apparatus for controlling wafer uniformity in a chemical mechanical polishing tool using carrier head signatures
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP6589762B2 (ja) 両面研磨装置
JP3968695B2 (ja) ウェーハ外周部の加工能力評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant