CN113838746B - 一种改善外延晶圆平坦度的方法以及外延晶圆 - Google Patents

一种改善外延晶圆平坦度的方法以及外延晶圆 Download PDF

Info

Publication number
CN113838746B
CN113838746B CN202111428677.1A CN202111428677A CN113838746B CN 113838746 B CN113838746 B CN 113838746B CN 202111428677 A CN202111428677 A CN 202111428677A CN 113838746 B CN113838746 B CN 113838746B
Authority
CN
China
Prior art keywords
epitaxial
wafer
epitaxial wafer
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111428677.1A
Other languages
English (en)
Other versions
CN113838746A (zh
Inventor
蒲以松
赵敏剑
惠聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Eswin Silicon Wafer Technology Co Ltd
Xian Eswin Material Technology Co Ltd
Original Assignee
Xian Eswin Silicon Wafer Technology Co Ltd
Xian Eswin Material Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Eswin Silicon Wafer Technology Co Ltd, Xian Eswin Material Technology Co Ltd filed Critical Xian Eswin Silicon Wafer Technology Co Ltd
Priority to CN202111428677.1A priority Critical patent/CN113838746B/zh
Publication of CN113838746A publication Critical patent/CN113838746A/zh
Application granted granted Critical
Publication of CN113838746B publication Critical patent/CN113838746B/zh
Priority to TW111130873A priority patent/TWI801306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例公开了一种改善外延晶圆平坦度的方法以及外延晶圆，所述方法包括：在抛光晶圆的表面通过外延沉积反应生长一层外延层以制备得到外延晶圆；利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层；利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层；去除所述外延晶圆表面残留的所述薄膜层后，测量所述外延晶圆的平坦度并判断所述平坦度是否满足目标要求；若所述外延晶圆的平坦度满足目标要求，清洗所述外延晶圆并烘干后以获得满足所述目标要求的外延晶圆。

Description

一种改善外延晶圆平坦度的方法以及外延晶圆
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种改善外延晶圆平坦度的方法以及外延晶圆。
背景技术
晶圆的外延生长工艺是半导体芯片制造过程中的一个重要工艺，该工艺是指在一定条件下，在经抛光的晶圆表面再生长一层电阻率和厚度可控、无晶体原生粒子（CrystalOriginated Particles，COP）缺陷且无氧沉淀的有相同晶体取向的单晶层作为外延层，以实现对晶圆表面结晶质量与导电性能的改善调控，进而用于高性能半导体器件的制造。
外延晶圆相比抛光晶圆，其品质更高，表面缺陷少且能够进行外延层厚度和电阻率控制，消除了抛光晶圆在晶体生长和机械加工过程中引入的表面及体内缺陷。外延晶圆因为其良好的晶体结构、更低的缺陷密度和优秀的导电性能，广泛应用于在外延层上制造高度集成的电子元件，如微处理器或存储芯片等。随着集成电路设计朝向轻、薄、短、小及省电化的发展趋势，对于外延晶圆的品质要求也更加苛刻，但是目前通过现有的外延生长装置制备得到的外延晶圆的外延层厚度差异较大，使得外延晶圆的平坦度较差，不能够满足客户的规格要求。
现有的改善外延晶圆的平坦度的措施为，经由进气口将用于阻止外延层的沉积的刻蚀气体输送到反应腔室中，并且在晶圆随着基座旋转的过程中，当晶圆的生长较快区域经过进气口时，进气速率增大，而当晶圆的生长较慢区域经过进气口时，进气速率减小。然而，在晶圆的外延生长过程中，不可避免地需要改变工艺参数比如基座的转速，在这种情况下，需要随着转速的改变来相应地改变进气速率的变化，增大了工艺复杂程度。
现有的另一种改善外延晶圆的平坦度的措施为，在基座底面增加导热块来改变相应区域的温度，以达到改善晶圆平坦度的目的。然而，由于基座中安装导热块的区域的厚度较小，通常小于3mm，因此安装的导热块会给基座带来承重问题，影响基座的使用寿命。另一方面，导热块会改变除其安装区域以外的相应区域的温度，使得最终获得的外延晶圆的局部形貌受到影响，严重情况下会使晶圆因应力不均匀而产生位错。
发明内容
有鉴于此，本发明实施例期望提供一种改善外延晶圆平坦度的方法以及外延晶圆；能够解决外延层的厚度不均匀，进而导致外延晶圆平坦度不满足客户规格要求的问题，提高了外延晶圆的品质。
本发明实施例的技术方案是这样实现的：
第一方面，本发明实施例提供了一种改善外延晶圆平坦度的方法，所述方法包括：
在抛光晶圆的表面通过外延沉积反应生长一层外延层以制备得到外延晶圆；
利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层；
利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层；
去除所述外延晶圆表面残留的所述薄膜层后，测量所述外延晶圆的平坦度并判断所述平坦度是否满足目标要求；
若所述外延晶圆的平坦度满足目标要求，清洗所述外延晶圆并烘干后以获得满足所述目标要求的外延晶圆。
第二方面，本发明实施例提供了一种外延晶圆，所述外延晶圆由第一方面所述的方法制备得到。
本发明实施例提供了一种改善外延晶圆平坦度的方法以及外延晶圆；通过在抛光晶圆的表面生长一层外延层以制备得到外延晶圆，之后在外延层表面沉积一层薄膜层且晾干后；再利用等离子刻蚀法去除外延晶圆上沉积的薄膜层和局部外延层后，去除外延晶圆表面残留的薄膜层并测量外延晶圆的平坦度以判断外延晶圆的平坦度是否满足目标要求；若外延晶圆的平坦度满足目标要求，清洗外延晶圆并烘干后即能够得到满足目标要求的外延晶圆。本发明实施例提供的改善外延晶圆平坦度的方法解决了外延层的厚度不均匀，进而导致外延晶圆平坦度不满足客户规格要求的问题，提高了外延晶圆的品质。
附图说明
图1为本发明实施例提供的（100）晶面的晶圆的<110>晶向和<100>晶向示意图；
图2为本发明实施例提供的图1中示出且直径为300mm的晶圆径向方向外延层厚度分布示意图；
图3为本发明实施例提供的图1中示出的晶圆通过外延沉积反应获得的外延晶圆的SFQR示意图；
图4为本发明实施例提供的一种改善外延晶圆平坦度的方法流程示意图；
图5为本发明实施例提供的现有的一种外延生长装置结构示意图；
图6为本发明实施例提供的图4示出的方法流程中各步骤工序下外延晶圆表面状态的示意图。
图5中：10-基座、20-基座支撑架、30A-上部石英钟罩、30B-下部石英钟罩、RC-反应腔室、RC1-上反应腔室、RC2-下反应腔室、G-间隙、40-进气口、50-排气口、60-加热灯泡、70-安装部件。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
在详细描述本发明实施例之前，应当说明的是，在晶圆的外延生长而言，平坦度是衡量外延晶圆质量的重要指标，而外延晶圆的平坦度与外延层的厚度直接相关。外延晶圆的平坦度可以采用局部平坦度（Site Flatness Front Least Squares Range，SFQR）、边缘局部平坦度（Edge Site Flatness Front Least Squares Range，ESFQR）、整体平坦度（Global Flatness Back Ideal Range，GBIR）、边缘印出（Edge Roll Off，ERO）等多项参数进行评估，这些参数主要是基于外延层的厚度值进行计算的，具体地说，基于测试得到的外延层的厚度值，在预定区域内绘制基准线，之后根据外延层的实际厚度值与基准线之间的最大差距计算得到外延晶圆的平坦度参数。
当然，晶圆的晶向是影响外延层厚度进而影响外延晶圆平坦度的一个重要因素。参见图1，其以（100）晶面的晶圆W100为例示出了晶圆W100的晶向。如图1所示，如果晶圆W100的三点钟方向是0°/360°的径向方向并且是<110>晶向的话，则相对于0°/360°的径向方向顺时针旋转的90°、180°和270°的径向方向也为晶圆W100的<110>晶向，而相对于0°/360°的径向方向顺时针旋转的45°、135°、225°和315°的径向方向为晶圆W100的<100>晶向。也就是说，对于该晶圆W100而言，4个<110>晶向与沿晶圆W100的周向间隔90°分布的4个径向方向相对应，4个<100>晶向同样与沿晶圆W100的周向间隔90°分布的4个径向方向相对应，而相邻的<110>晶向和<100>晶向沿晶圆W100的周向间隔45°。如在现有技术中已知的，外延层的生长速率从晶向<110>至晶向<100>会逐渐减小，在晶圆W100边缘区域，对于晶向<110>的晶圆W100，外延层的厚度在整个表面内较大，而在对应于晶向<100>的晶圆W100，外延层的厚度在整个表面内较小，因此晶圆W100边缘区域的局部平坦度SFQR较大，导致外延层的厚度在整个表面内存在明显的差异。
此外，在晶圆的外延生长过程中，反应腔室中的温度和压力、硅源气体的浓度、硅源气体的流动速度等都会对外延层的厚度产生非常明显的影响。在常规的外延生长过程中，硅源气体通常首先或者说最早接触晶圆的径向边缘区域，沿着气流方向硅源气体浓度越来越小，使得在气流方向外延层的生长速率逐渐下降，且在外延生长过程中基座以一定速度旋转，使得外延层沿晶圆径向方向的生长速率不一致，导致晶圆表面生长的外延层厚度的差异较大，呈现“W”形状，最终造成外延层厚度的均匀性较差。参见图2，其示出了在使用常规的用于晶圆的外延生长方法的情况下，如图1中示出且直径为300mm的晶圆W100表面上生长厚度为6μm的外延层时，晶圆W100径向上35个测试点处的外延层厚度结果。在图2中，横坐标表示图1中示出的晶圆W100的直径，纵坐标表示图1中示出的晶圆W100径向方向上的外延层厚度。如图2所示，晶圆W100表面中心区域的外延层厚度较小，而边缘区域比如距离晶圆W100中心110mm的位置处的外延层较厚，这是因为受到硅源气体气流方向和在外延生长过程中基座以一定速度旋转的影响，外延层沿晶圆W100径向方向的生长速率不一致，进而导致晶圆W100表面上生长的外延层厚度差异较大，呈现“W”形状，最终导致晶圆W100表面生长的外延层厚度的均匀性较差。需要说明的是，在本发明实施例中，晶圆W100径向的外延层厚度均匀性的评价方法是：径向外延层均匀性=（径向最大外延层厚度−径向最小外延层厚度）/（径向最大外延层厚度+径向最小外延层厚度）×100%。在本发明实施例中，实际测试获得的晶圆W100径向的外延层厚度为5.997μm，虽然接近目标厚度值，但计算获得的径向外延层均匀性值为1.23%，一般目标径向外延层均匀性值约为0.6%~0.7%，最低不能大于1%，而目前该晶圆W100径向外延层均匀性大于1%，因此能够确定晶圆W100径向外延层厚度均匀性较差，不能满足客户的规格要求。
此外，晶圆在抛光过程中抛光浆液容易聚集在晶圆的边缘，从而对晶圆的边缘造成腐蚀，进而导致晶圆边缘的厚度较薄。在此情况下晶圆进行外延沉积反应时，由于晶圆边缘的厚度比其他区域的厚度要薄，且在外延生长过程中，即便在晶圆的边缘区域及其他区域形成的外延层厚度大致相同，也会最终制备得到边缘厚度较薄的外延晶圆，也就是外延晶圆的局部平坦度SFQR较差。
参见图3，其示出了如图1中示出且直径为300mm的晶圆W100在经外延沉积反应制备得到外延晶圆的情况下，外延晶圆表面不同区域的局部平坦度SFQR值。具体地说，将外延晶圆表面划分为包含有324个且尺寸均为26mm×8mm的区域，并测量获得每个区域的SFQR值，该SFQR值越大表示该区域的平坦度越差。如图3所示，SFQR值较大的区域主要集中在外延晶圆的径向边缘位置处，或者说对于该外延晶圆，平坦度较差的区域主要集中在该外延晶圆的径向边缘位置处。
基于上述阐述，为了改善外延晶圆的平坦度，参见图4，其示出了本发明实施例提供的一种改善外延晶圆平坦度的方法，所述方法包括：
S401、在抛光晶圆的表面通过外延沉积反应生长一层外延层以制备得到外延晶圆；
S402、利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层；
S403、利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层；
S404、去除所述外延晶圆表面残留的所述薄膜层后，测量所述外延晶圆的平坦度并判断所述平坦度是否满足目标要求；
S405、若所述外延晶圆的平坦度满足目标要求，清洗所述外延晶圆并烘干后以获得满足所述目标要求的外延晶圆。
对于图4所示的方法，通过在抛光晶圆的表面生长一层外延层以制备得到外延晶圆，之后在外延层表面沉积一层薄膜层且晾干后；再利用等离子刻蚀法去除外延晶圆上沉积的薄膜层和局部外延层后，去除外延晶圆表面残留的薄膜层并测量外延晶圆的平坦度以判断所述外延晶圆的平坦度是否满足目标要求；若外延晶圆的平坦度满足目标要求，清洗外延晶圆并烘干后即能够得到满足目标要求的外延晶圆。本发明实施例提供的改善外延晶圆平坦度的方法解决了因硅源气体气流方向和流速、晶圆晶向不同导致的外延层的厚度不均匀，进而导致外延晶圆平坦度不满足客户规格要求的问题，提高了外延晶圆的品质。
需要说明的是，在步骤S401中，本发明实施例所选择的抛光晶圆是直径为300mm的单晶硅晶圆，当然，在具体实施过程中，抛光晶圆也可以为绝缘体上硅（SOI）晶圆、绝缘体上层叠硅（SSOI）晶圆、绝缘体上层叠锗化硅（S-SiGeOI）晶圆、绝缘体上锗化硅（SiGeOI）晶圆或者绝缘体上锗（GeOI）晶圆。
可以理解地，在步骤S401中，通过外延沉积反应获得的外延层的实际厚度大于外延层的目标厚度，以便于进行后续的步骤并最终获得目标厚度的外延层，以及平坦度符合客户规格要求的外延晶圆。
此外，需要说明的是，在步骤S404中，可以通过平坦度测量仪测量外延晶圆的平坦度。同时，可以理解地，在步骤S404中，外延晶圆平坦度的目标要求为客户所需要的外延晶圆的规格要求。
参见图5，其示出了能够实施本发明实施例中步骤S401的现有的外延生长装置5，该外延生长装置5可以包括：基座10，该基座10用于承载抛光晶圆W；基座支撑架20，该基座支撑架20用于支撑基座10并在外延生长期间驱动基座10以一定速度绕中心轴线X旋转，其中在基座10的旋转过程中，抛光晶圆W随基座10一起绕中心轴线X旋转，也就是说抛光晶圆W相对于基座10是保持静止的，由此，需要基座10的径向边缘与相邻部件10A（通常为预热环）之间具有较小的间隙G；上部石英钟罩30A和下部石英钟罩30B，该上部石英钟罩30A和该下部石英钟罩30B一起围闭出将基座10以及基座支撑架20容纳在其中的反应腔室RC，其中，基座10将反应腔室RC分隔成上反应腔室RC1和下反应腔室RC2，抛光晶圆W放置在上反应腔室RC1中；通常，上反应腔室RC1中的气压略大于下反应腔室RC2中的气压使得上反应腔室RC1中的气体会经由间隙G进入到下反应腔室RC2中；进气口40，该进气口40用于向上反应腔室RC1中输送反应气体，包括硅源气体、氢气、掺杂剂气体，以便通过硅源气体与氢气反应生成硅原子并沉积在抛光晶圆W上以在抛光晶圆W上生长一层外延层，同时通过掺杂剂气体对外延层进行掺杂以获得所需的电阻率；排气口50，该排气口50用于将反应尾气排出反应腔室RC；多个加热灯泡60，该多个加热灯泡60设置在上部石英钟罩30A和下部石英钟罩30B的外围并用于透过上部石英钟罩30A和下部石英钟罩30B在反应腔室RC中提供用于气相外延沉积反应的高温环境；以及用于组装装置1的各个元件的安装部件70。
可以理解地，在步骤S401中还包括，将抛光晶圆W装载于旋转的基座10上，抛光晶圆W在旋转基座10的带动下开始旋转后，于预设刻蚀温度下向反应腔室RC内通入化学气相刻蚀气体，由于气流方向和腔体结构的原因，化学气相刻蚀气体对抛光晶圆W边缘部分有更强烈的刻蚀作用，通过减薄抛光晶圆W径向边缘处的厚度以补偿抛光晶圆W径向边缘处较厚的外延层，对外延晶圆表面的平坦度进行有效调节。在本发明实施例中，优选地化学气相刻蚀气体是HCl，化学气相刻蚀温度为1100℃~1200℃，当然，化学气相刻蚀处理过程中还可以采用氢气作为载气。可以理解地，采用HCl作为化学气相刻蚀气体时，其化学气相刻蚀速率更适用于调控抛光晶圆W的厚度，同时采用HCl作为化学气相刻蚀气体也能够适用于现有的外延生长装置5。在实际的化学气相刻蚀处理过程中，可以通过调节化学气相刻蚀气体流量、化学气相刻蚀时间、化学气相刻蚀温度、载气流量，以实现抛光晶圆W不同区域差异化的刻蚀速率，以对抛光晶圆W的平坦度进行有效调节，进而得到理想的抛光晶圆W厚度。
另一方面，化学气相刻蚀处理完成后将硅源气体伴随载气输送至反应腔室RC中以在抛光晶圆W的表面上生长一层外延层，在本发明实施例中，预设的外延反应温度为1110℃~1200℃，载气包括氮气、氢气、氩气、氦气或者上述这些气体的组合。应理解地，通常基于外延生长过程中所使用的前驱物和/或外延反应温度来选择载气。在本发明实施例中，优选地，预设外延反应温度大于1000℃，采用氢气作为载气。另一方面，硅源气体可以为三氯氢硅（TCS）、硅烷、二氯硅烷或者四氯硅烷，优选地，在本发明实施例中，采用三氯氢硅作为硅源气体。
再一方面，外延沉积反应的方法可以是化学气相沉积法（Chemical VaporDeposition，CVD），如低温化学气相沉积（Low Temperature Chemical Vapor Deposition，LTCVD）、低压化学气相沉积（Low Pressure Chemical Vapor Deposition，LPCVD）、快热化学气相沉积（Rapid thermal chemical vapor deposition，RTCVD）、等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition，PECVD）。优选地，在本发明实施例中，外延沉积反应的方法采用化学气相沉积CVD法。
对于图4所示的方法，在一些可能的实现方式中，所述薄膜层的材质为掺碳的氮化硅。
对于图4所示的方法，在一些可能的实现方式中，所述薄膜层的厚度比所述外延层厚度大0至100埃，可以理解地，如果薄膜层的厚度太大，会导致后续的等离子刻蚀操作中难以去除薄膜层，影响产品制备效率。
需要说明的是，在步骤S402中，所述利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层，还包括：
在所述外延层表面沉积一层所述薄膜层后，采用化学机械抛光CMP法对所述薄膜层的表面进行平坦化。
可以理解地，通过物理气相沉积法在外延层表面沉积一层掺碳的氮化硅薄膜层后，再通过化学机械抛光（Chemical-Mechanical Polishing，CMP）方法将上述薄膜层表面进行平坦化，以便于下一步的后续操作。但是需要注意的是，通过CMP平坦减薄薄膜层的过程中不能够研磨到外延层，也就是说研磨过程中不能触及到外延层表面的最高点，以避免损伤外延层的晶格。
又一方面，在步骤S403中，在采用等离子刻蚀法时需要考虑选用的刻蚀方法既能够刻蚀薄膜层也需要能够刻蚀外延层，并且由于外延层不能被损伤或产生应力，因此不能采用机械抛光的方法去除，优选地，在本发明实施例中，等离子刻蚀法采用等离子化学气相刻蚀法，优选地，所述等离子化学气相刻蚀法中刻蚀气体为由CxHyFz、CxFy和（CxFy)n中的任一者、SF6和O2组成的混合气体，其中，其中，x≥1，y≥1，z≥1，n≥1，且x、y、z、n均为正整数。需要说明的是，等离子化学气相刻蚀外延层时采用的等离子化学刻蚀气体为SF6、O2的混合气体；等离子化学气相刻蚀薄膜层时采用的等离子化学刻蚀气体为CxHyFz、CxFy和（CxFy)n中的任一者，并且在等离子化学气相刻蚀处理过程中可以采用氢气作为载气。
需要说明的是，在选用的等离子化学气相刻蚀气体中，O2的作用主要是为了调节SF6对外延层的刻蚀速率，H2的作用是为了调节薄膜层的刻蚀速率，也就是说通过控制O2和H2的含量能够调节外延层的刻蚀速率和薄膜层的刻蚀速率，使二者尽可能地一致。
对于图4所示的方法，在一些可能的实现方式中，所述利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层，包括：
在等离子刻蚀反应中，所述薄膜层的刻蚀速率等于所述局部外延层的刻蚀速率。
可以理解地，在等离子刻蚀反应中，所述薄膜层的刻蚀速率等于所述局部外延层的刻蚀速率，即在等离子化学气相刻蚀反应中，以相同的刻蚀速率去除外延层凸起处的单晶层及凹坑中的薄膜层。应注意的是，通过控制等离子化学气相刻蚀气体的配比、流速和刻蚀温度，以实现对薄膜层的刻蚀速率与对单晶层的刻蚀速率相同，以便于在相同的刻蚀时间内，外延层凸起处的单晶层及凹坑中填充的薄膜层具备相同的去除速度，以使得外延层厚度始终保持均匀。
此外，薄膜层的材质选用掺碳的氮化硅，也可以通过调节薄膜层中的掺碳量来控制薄膜层的刻蚀速率，以使得外延层凸起处的单晶层及凹坑中填充的薄膜层的去除速度尽可能地相同。具体地说，薄膜层中的掺碳量不同会引起薄膜层性质变化，进而影响其刻蚀速率，达到调节刻蚀速率的目的。
需要注意的是，常规等离子体蚀刻机使用的功率包含偏置功率（bias power）和源功率（source power）两种，其中，源功率（source power）是为了激发等离子体以提供纯化学等向性刻蚀（几乎没有纵向轰击），偏置功率（bias power）是激发正离子体使其加速通过暗区并轰击外延层和薄膜层的表面，在本发明实施例中为了保护外延层的晶格不被损伤，优选地，在步骤S403中所采用的等离子刻蚀机的功率选用源功率（source power）。
优选地，在步骤S404中仍然采用等离子刻蚀法去除外延晶圆表面残留的薄膜层，且具体的方法仍然为等离子化学气相刻蚀法，等离子化学气相刻蚀气体为CHF3，并且在等离子化学气相刻蚀处理过程中可以采用氢气作为载气。可以理解地，步骤S404中所采用的等离子刻蚀机的功率仍然选用源功率（source power）。
此外，对于图4所示的方法，所述方法还包括：
若所述外延晶圆平坦度不满足目标要求，返回步骤S402，在所述外延晶圆的外延层表面再次沉积所述薄膜层后继续采用所述等离子刻蚀法去除所述薄膜层和局部外延层，直至获得平坦度满足目标要求的所述外延晶圆。
参见图6，其示出了在图4示出的方法流程中各步骤工序下外延晶圆表面的状态，具体地说，当单晶硅棒通过切割、研磨、抛光、清洗等工序获得满足外延生长要求的抛光晶圆W后，将抛光晶圆W装载于外延生长装置5中，执行步骤S401，通过外延沉积反应在抛光晶圆W的表面生长一层外延层以制备得到外延晶圆，其中外延生长得到的外延层如图6中黑色左斜线所示的区域，可以看出，利用现有的外延生长装置5获得的外延晶圆的外延层厚度的均匀性较差，外延晶圆的平坦度较差，因此为了获得平坦度较小的外延晶圆，在本发明实施例中，如步骤S402所述，利用物理气相沉积法在外延晶圆的外延层表面沉积一层掺碳的氮化硅薄膜层，沉积得到的薄膜层如图6中黑色右斜线所示的区域。可以理解地，为了便于后续的操作，在沉积得到掺碳的氮化硅薄膜层且晾干后，可以采用CMP法对薄膜层进行平坦化。接下即按照步骤S403所述，采用等离子刻蚀法去除外延晶圆表面的所述薄膜层和局部外延层。如图6所示，在经步骤S403后，外延层的表面会残留有薄膜层，因此在本发明实施例中，可以在步骤S404中采用气相蚀刻法去除外延层表面残留的薄膜层，并测量外延晶圆的平坦度以判断外延晶圆的平坦度是否满足目标要求，如果满足目标要求，即可以对外延晶圆进行清洗和烘干后以获得满足客户规格要求的外延晶圆，即执行图4中的步骤S405。可以理解地，如果去除外延层表面残留的薄膜层后，外延晶圆的平坦度不能够满足目标要求，也就是说外延层的厚度均匀性仍然较差，那么可以再次在外延层表面沉积一层薄膜层，也就是重新开始执行步骤S402，直至获得平坦度满足目标要求的外延晶圆。
最后，本发明实施例还提供了一种外延晶圆，所述外延晶圆由前述技术方案所述的方法制备得到。
需要说明的是：本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种改善外延晶圆平坦度的方法，其特征在于，所述方法包括：
在抛光晶圆的表面通过外延沉积反应生长一层外延层以制备得到外延晶圆；
利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层；其中，所述薄膜层的材质为掺碳的氮化硅；
其中，所述利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层，还包括：
在所述外延层表面沉积一层所述薄膜层后，采用化学机械抛光CMP法对所述薄膜层的表面进行平坦化；
利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层；其中，所述等离子刻蚀法为等离子化学气相刻蚀法，且在所述等离子化学气相刻蚀法中采用的等离子化学刻蚀气体为由CxHyFz、CxFy和（CxFy)n中的任一者、SF6和O2组成的混合气体，其中，x≥1，y≥1，z≥1，n≥1，且x、y、z、n均为正整数；
去除所述外延晶圆表面残留的所述薄膜层后，测量所述外延晶圆的平坦度并判断所述平坦度是否满足目标要求；
若所述外延晶圆的平坦度满足目标要求，清洗所述外延晶圆并烘干后以获得满足所述目标要求的外延晶圆。
2.根据权利要求1所述的方法，其特征在于，所述薄膜层的厚度比所述外延层厚度大0至100埃。
3.根据权利要求1所述的方法，其特征在于，所述利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层，包括：
在等离子刻蚀反应中，所述薄膜层的刻蚀速率等于所述局部外延层的刻蚀速率。
4.根据权利要求1所述的方法，其特征在于，所述去除所述外延晶圆表面残留的所述薄膜层时，采用等离子化学气相刻蚀法，且等离子化学气相刻蚀气体为CHF3。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述外延晶圆平坦度不满足目标要求，在所述外延晶圆的外延层表面再次沉积一层所述薄膜层后继续采用所述等离子刻蚀法去除所述薄膜层和局部外延层，直至获得平坦度满足所述目标要求的外延晶圆。
6.一种外延晶圆，其特征在于，所述外延晶圆由权利要求1至5任一项所述的方法制备得到。
CN202111428677.1A 2021-11-29 2021-11-29 一种改善外延晶圆平坦度的方法以及外延晶圆 Active CN113838746B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111428677.1A CN113838746B (zh) 2021-11-29 2021-11-29 一种改善外延晶圆平坦度的方法以及外延晶圆
TW111130873A TWI801306B (zh) 2021-11-29 2022-08-17 一種改善磊晶晶圓平坦度的方法以及磊晶晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111428677.1A CN113838746B (zh) 2021-11-29 2021-11-29 一种改善外延晶圆平坦度的方法以及外延晶圆

Publications (2)

Publication Number Publication Date
CN113838746A CN113838746A (zh) 2021-12-24
CN113838746B true CN113838746B (zh) 2022-03-11

Family

ID=78971891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111428677.1A Active CN113838746B (zh) 2021-11-29 2021-11-29 一种改善外延晶圆平坦度的方法以及外延晶圆

Country Status (2)

Country Link
CN (1) CN113838746B (zh)
TW (1) TWI801306B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115198352B (zh) * 2022-08-24 2024-03-26 西安奕斯伟材料科技股份有限公司 一种外延生长方法及外延晶圆

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090432A1 (ja) * 2005-02-22 2006-08-31 Neomax Co., Ltd. ＳｉＣ単結晶基板の製造方法
CN101256952A (zh) * 2008-03-27 2008-09-03 薛松生 晶片抛光方法与晶片抛光设备
JP5444874B2 (ja) * 2009-06-23 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
CN102142368B (zh) * 2010-02-01 2013-03-13 北大方正集团有限公司 一种晶圆表面平坦化方法
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
CN102592989B (zh) * 2011-01-07 2015-04-08 中国科学院微电子研究所 层间电介质的近界面平坦化回刻方法
US9236446B2 (en) * 2014-03-13 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Barc-assisted process for planar recessing or removing of variable-height layers
CN106206236B (zh) * 2016-08-30 2018-05-04 上海华力微电子有限公司 刻蚀设备以及用于去除晶背边缘薄膜的晶背边缘刻蚀方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
CN110189991A (zh) * 2019-04-30 2019-08-30 上海新昇半导体科技有限公司 一种外延片的制造方法
CN110592665A (zh) * 2019-08-09 2019-12-20 上海新昇半导体科技有限公司 一种半导体薄膜平坦度改善的方法
CN113506720B (zh) * 2021-06-21 2024-04-26 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法

Also Published As

Publication number Publication date
CN113838746A (zh) 2021-12-24
TWI801306B (zh) 2023-05-01
TW202302937A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
JP4877628B2 (ja) エピタキシャルシリコンウェハの製造方法
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
JP4723446B2 (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
US5834363A (en) Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer
KR102014926B1 (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP2010272868A (ja) エピタキシャルに被覆されたシリコンウェハの製造方法
CN113838746B (zh) 一种改善外延晶圆平坦度的方法以及外延晶圆
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
TWI728798B (zh) 一種半導體薄膜平坦度改善的方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP4092993B2 (ja) 単結晶育成方法
US20200347513A1 (en) Epitaxial wafer processing method
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
CN110034018B (zh) 半导体晶片的制造方法
JP2001035794A (ja) 半導体装置の製造方法および製造装置
JP2021082793A (ja) ＳｉＣエピタキシャルウェハの製造装置及びＳｉＣエピタキシャルウェハの製造方法
JP2004349493A (ja) 膜厚調整装置及びｓｏｉ基板の製造方法
CN113279055B (zh) 一种外延基座
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
TW202302939A (zh) 一種用於晶圓外延生長的晶圓支撐桿裝置、設備及方法
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi 710065

Patentee after: Xi'an Yisiwei Material Technology Co.,Ltd.

Patentee after: XI'AN ESWIN SILICON WAFER TECHNOLOGY Co.,Ltd.

Address before: Room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi 710065

Patentee before: Xi'an yisiwei Material Technology Co.,Ltd.

Patentee before: XI'AN ESWIN SILICON WAFER TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder