JP5216794B2 - エピタキシャル被覆されたシリコンウェハの製造方法 - Google Patents
エピタキシャル被覆されたシリコンウェハの製造方法 Download PDFInfo
- Publication number
- JP5216794B2 JP5216794B2 JP2010034557A JP2010034557A JP5216794B2 JP 5216794 B2 JP5216794 B2 JP 5216794B2 JP 2010034557 A JP2010034557 A JP 2010034557A JP 2010034557 A JP2010034557 A JP 2010034557A JP 5216794 B2 JP5216794 B2 JP 5216794B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- wafer
- pretreatment
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 164
- 239000010703 silicon Substances 0.000 title claims description 164
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 235000012431 wafers Nutrition 0.000 claims description 183
- 238000000034 method Methods 0.000 claims description 65
- 238000000407 epitaxy Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 27
- 239000001257 hydrogen Substances 0.000 claims description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 27
- 238000009826 distribution Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 230000007717 exclusion Effects 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 4
- 239000005052 trichlorosilane Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- -1 silane compound Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、エピタキシャル被覆されたシリコンウェハの製造方法に関する。
エピタキシャル被覆されシリコンウェハは、半導体工業における使用のために、特に高集積電子部品、例えばマイクロプロセッサ又はメモリチップの作製のため適している。グローバルフラットネス及びローカルフラットネス、厚さ分布、片面基準のローカルフラットネス（ナノトポロジー）及び無欠陥性に関して厳格な要求を有する出発材料（基板）が、近年のマイクロエレクトロニクスのために必要である。
グローバルフラットネスは、定義されるべき周辺部除外領域を除く半導体ウェハの全体の表面に関する。これは、ＧＢＩＲ（global backsurface-referenced ideal plane/range＝裏面基準の理想平面からの半導体ウェハの全体の前面についてのプラス及びマイナスの変動の大きさ）により表され、これは以前に慣用の記載ＴＴＶ（total thickness variation）規格に一致する。
以前に慣用の記載ＬＴＶ（local thickness variation）規格は、今日ではＳＥＭＩ規格によりＳＢＩＲ（site backsurface-referenced ideal plane/range＝裏面基準の理想平面からの定義された寸法の個々の部品領域についてのプラス及びマイナスの変動の大きさ）と表され、部品領域（サイト）のＧＢＩＲ又はＴＴＶに相当する。従って、グローバルフラットネスＧＢＩＲとは反対に、このＳＢＩＲは前記ウェハの定義された領域に関し、つまり例えば２６×８ｍｍ2のサイズ（サイト形状寸法）を有する測定ウィンドウのエリア格子のセグメントに関する。最大サイト形状寸法値ＳＢｉＲmaxは、シリコンウェハ上の考慮される部品領域についての最大のＳＢＩＲ値を示す。
最大サイト基準フラットネス又は形状寸法値、例えばＳＢｉＲmaxは、通常では例えば３ｍｍの所定の周辺部除外領域（ＥＥ＝edge exclusion）を考慮して測定される。基準周辺部除外領域の内側のシリコンウェハ上の領域は、通常では「平坦度適用領域」（省略してＦＱＡ）と表される。前記サイトの領域の一部がＦＱＡの外側にあるが、前記サイトの中心はＦＱＡの内側にあるようなサイトは、「パーシャルサイト」といわれる。最大ローカルフラットネスの測定は、しばしば前記「パーシャルサイト」を含めず、いわゆる「フルサイト」だけ、つまり完全にＦＱＡ内にある部品領域だけが参照される。最大フラットネス値を比較するために、周辺部除外領域及びそれによるＦＱＡのサイズ、更に前記「パーシャルサイト」を考慮したか又はしないかが必須である。
更に、コストの最適化の観点で、今日では頻繁に、シリコンウェハを例えば部品製造元により指定されたＳＢＩＲmax値を上回る部品領域に基づいて除くだけでなく、より高い価値を有する部品領域の定義されたパーセント割合、例えば１％を許容することが通常である。通常では、形状寸法パラメータの所定の限界値を下回るか又は下回ることができる前記サイトのパーセント割合は、ＰＵＡ（percent useable area）値により表され、例えば０．７μｍ以下のＳＢＩＲmax及び９９％のＰＵＡ値の場合に、前記サイトの９９％が０．７μｍ以下のＳＢＩＲmaxを有し、前記サイトの１％についてはより高いＳＢＩＲ値も許容することを意味する（chip yield）。
先行技術によると、シリコンウェハは、シリコン単結晶をウェハに切り分け、機械的に敏感なエッジを丸め、研削又はラッピング、続いてポリシングのような研磨工程を実施するプロセス順序により製造することができる。EP 547894 A1はラッピング法を記載し；研削法はEP 272531 A1及びEP 580162 A1の出願に請求されている。
最終的なフラットネスは一般にポリシング工程によって生じる、前記工程の前に、必要な場合に、損傷のある結晶層の除去のため及び不純物の除去のためにエッチング工程を行うことができる。適当なエッチング法は、例えばDE 19833257 C1から公知である。典型的に片面ポリシング法は一般により悪い平行平面性を生じ、両面で行われるポリシング法（両面ポリシング）は改善されたフラットネスを有するシリコンウェハを製造することができる。
ポリシングされたシリコンウェハの場合には、従って、研削、ラッピング及びポリシングのような適切な加工工程により必要なフラットネスを達成することが試みられる。
しかしながら、シリコンウェハの前記ポリシングは通常ではエッジ方向に向かって平坦なシリコンウェハの厚さの減少が生じる（エッジロールオフ、edge roll-off）。エッチング法も、処理すべきシリコンウェハをエッチ部でより強く攻撃し、この種のエッジロールオフが生じる傾向がある。
これに対抗するために、通常では、シリコンウェハは凹面状又は凸面状にポリシングされる。凹面状にポリシングされたシリコンウェハは、中央部でより薄くなり、エッジに向かってその厚さが増大し、外側のエッジ領域で厚さの減少を示す。反対に、凸面状にポリシングされたシリコンウェハは中央部でより厚くなり、エッジに向かってその厚さが減少し、外側のエッジ領域で際立った厚さの減少を示す。
DE 19938340 C1は、単結晶シリコンウェハ上に、後に半導体部品が設けられる同じ結晶方位を有するシリコンからなる単結晶層、いわゆるエピタキシャル層を堆積させることを記載している。この種のシステムは、均質な材料からなるシリコンウェハと比べて所定の利点、例えば前記部品の短絡に引き続くバイポーラーＣＭＯＳ回路中での電荷反転の抑制（「ラッチアップの問題」、latch-up problem）、低い欠陥密度（例えばＣＯＰ（crystal-originated particies）の低減された数）並びにかなりの酸素含有量の不在の利点を有し、それにより部品に関連する領域での酸素析出物による短絡の危険性を排除することができる。
先行技術によると、エピタキシャル被覆されたシリコンウェハは、適当な中間製品から、一次研磨−仕上研磨−洗浄−エピタキシーのプロセス順序により製造される。
DE 10025871 A1は、例えば次のプロセス工程を有する、前面に堆積されたエピタキシャル層を有するシリコンウェハの製造方法を開示している：
（ａ） 唯一のポリシング工程として一次研磨；
（ｂ） 前記シリコンウェハの（親水性）洗浄及び乾燥；
（ｃ） エピタキシー反応器中で９５０〜１２５０℃の温度での前記シリコンウェハの前面の前処理；及び
（ｄ） 前処理されたシリコンウェハの前面にエピタキシャル層を堆積。
（ａ） 唯一のポリシング工程として一次研磨；
（ｂ） 前記シリコンウェハの（親水性）洗浄及び乾燥；
（ｃ） エピタキシー反応器中で９５０〜１２５０℃の温度での前記シリコンウェハの前面の前処理；及び
（ｄ） 前処理されたシリコンウェハの前面にエピタキシャル層を堆積。
シリコンウェハをパーティクル負荷から保護するために、シリコンウェハをポリシングの後に親水性洗浄を行うのが通常である。この親水性洗浄は、シリコンウェハの前面及び背面に、極めて薄い（洗浄及び測定の種類に応じて、約０．５〜２ｎｍ）自然酸化膜を作製する。
この自然酸化膜は、水素雰囲気下でのエピタキシー反応器中での前処理（Ｈ2ベークとも言われる）において除去される。
第２工程において、通常では、少量のエッチング媒体、例えばガス状の塩化水素（ＨＣｌ）を前記水素雰囲気に添加することにより、前記シリコンウェハの前面の表面ラフネスを低下させ、かつ前記表面からポリシング欠陥を除去する。
ときには、エッチング媒体、例えばＨＣｌの他に、シラン化合物、例えばシラン（ＳｉＨ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＴＣＳ、ＳｉＨＣｌ3）又はテトラクロロシラン（ＳｉＣｌ4）を、シリコンの堆積とシリコンのエッチング除去とが平衡となる量で、水素雰囲気に添加する。両方の反応は、しかしながら十分に高い反応速度で行われるので、表面上のシリコンは移動可能であり、かつ表面は平滑化され及び欠陥は除去される。
特に半導体工業においてシリコンウェハ上のエピタキシャル層の堆積のために使用されるエピタキシー反応器は、先行技術に記載されている。
全体の被覆工程又は堆積工程の間に、１枚以上のシリコンウェハを、加熱源を用いて、有利に上側及び下側の加熱源、例えばランプ又はランプバンクを用いて加熱し、引き続き原料ガス、キャリアガス及び必要な場合にドーピングガスからなるガス混合物にさらす。
例えば黒鉛、ＳｉＣ又は石英からなるサセプタは、エピタキシー反応器のプロセス室中でのシリコンウェハのサポートとして用いられる。堆積プロセスの間に、前記シリコンウェハは、均一な加熱を保証しかつ前記シリコンウェハの通常では堆積が行われない背面を原料ガスから保護するために前記サセプタ上に又は前記サセプタの凹設部中に置かれる。先行技術によると、前記プロセス室は１枚以上のシリコンウェハ用に設計されている。
比較的大きな直径（１５０ｍｍ以上）を有するシリコンウェハの場合、通常では枚葉型反応器が使用され、前記シリコンウェハは個別に加工される、それというのもこの場合に良好なエピタキシャル層厚の画一性（regularity）が生じるためである。前記層厚の均一性は多様な手段によって、例えばガス流（Ｈ2、ＳｉＨＣｌ3）の変更により、ガス導入装置（インジェクタ）の組み込み又は位置替えにより、堆積温度の変更により又はサセプタの改変により調節することができる。
エピタキシーの場合には、更に、シリコンウェハ上の１つ以上のエピタキシャル堆積の後に、基板なしでのサセプタのエッチング処理が実施されることが通常であり、この場合、前記サセプタ及びプロセス室の他の部分もシリコン沈着物が除去される。例えば塩化水素（ＨＣｌ）を用いた前記エッチングは、枚葉型反応器の場合に、しばしば数枚のシリコンウェハの加工後（１〜５枚のシリコンウェハの後）に実施され、薄いエピタキシャル層の堆積の場合には部分的により多くのシリコンウェハを加工した後（１０〜２０枚のシリコンウェハの後）に初めて実施される。通常では、ＨＣｌエッチング処理だけが実施されるか又はＨＣｌエッチング処理が引き続くサセプタの短時間の被覆と共に実施される。
良好なグローバルフラットネスを有するエピタキシャル被覆されたシリコンウェハの製造は、極端に困難である、それというのも、前記したように、基板として通常では凹面状又は凸面状にポリシングされたシリコンウェハが存在するためである。
凹面状にポリシングされたシリコンウェハの中央部で比較的厚く、前記シリコンウェハの周辺部の方向へ外側に向かって厚さが減少しなければならないエピタキシャル層を堆積させることは、前記シリコンウェハの当初凹面の形が補償され、従って前記シリコンウェハのグローバルフラットネスも改善することができる。しかしながら、エピタキシャル被覆されたシリコンウェハの重要な特性、つまりエピタキシャル層の画一性についての限界値を越えることを避けなければならないため、これはシリコンウェハのエピタキシーの場合に問題にならない。同様のことが、まずウェハの寸法的形状に影響を与えずに、まず画一なエピタキシャル層を凹面状又は凸面状にポリシングされたウェハ上に堆積させ、引き続き前記エピタキシャル層を「適正な形にエッチングする（etch into shape）」か又は他の材料除去法、例えばポリシングを用いてこのように前記エピタキシャル被覆されたウェハの全体の形状を改善することを目標とする方法にも該当する。この場合でも、必要な材料除去の程度に応じて、エピタキシャル被覆されたウェハは不均一なエピタキシャル層厚を生じ、これは許容できない欠点である。従って、この種の方法は、３００ｍｍ又は４５０ｍｍの直径を有する単結晶シリコンウェハのエピタキシーの場合、半導体工業における最近の適用のために実際に役に立たない。
DE 102005045339 A1は、少なくとも前面がポリシングされた多数のシリコンウェハを準備し、それぞれ順番に個別にエピタキシー反応器中で被覆するエピタキシャル被覆されたシリコンウェハの製造方法において、準備されたシリコンウェハのそれぞれ１つをエピタキシー反応器中のサセプタ上に置き、第１工程で水素雰囲気下で２０〜１００ｓｌｍの第１の水素流量で前処理し並びに第２工程で前記水素雰囲気にエッチング媒体を添加しながら、０．５〜１０ｓｌｍの第２の低減された水素流量で前処理し、引き続き前記シリコンウェハのポリシングされた前面をエピタキシャル被覆し、前記エピタキシー反応器から取り出し、さらに所定の数のエピタキシャル被覆の後にその都度サセプタのエッチング処理を行う、エピタキシャル被覆されたシリコンウェハの製造方法が開示されている。
DE 102005045339 A1は、同様に、少なくともシリコンウェハの前面がポリシングされていてかつ少なくともその前面にエピタキシャル層が設けられていて、２ｍｍの周辺部除外で、０．０７〜０．３μｍのグローバルフラットネスＧＢＩＲを有する、前面及び背面を有するシリコンウェハを開示している。
前記エピタキシャル被覆されたシリコンウェハの比較的良好な形状寸法は、エッチング媒体を添加しながら前記前処理の第２工程での水素流量の低減により、前記シリコンウェハの周辺部の材料を適切にエッチングにより除去し、前記シリコンウェハをエピタキシャル工程の前にクローバルに平坦にすることを達成することから生じる。DE 102005045339に開示された方法の欠点は、低減された水素流量がポリシングされたウェハの周辺部でのエッチング作用を強めるが、しかしながら前記ガス流が半導体ウェハ上で層状ではないことにある。
本発明の課題は、良好なグローバルフラットネスを有するエピタキシャル被覆されたシリコンウェハを生じる、シリコンウェハをエピタキシャル被覆する別の方法を提供することであった。
前記課題は、少なくとも前面がポリシングされた複数のシリコンウェハを準備し、連続してエピタキシー反応器中でそれぞれ個別に被覆する、エピタキシャル被覆されたシリコンウェハの製造方法において、前記の準備されたシリコンウェハのそれぞれ一つをエピタキシー反応器中のサセプタ上に置き、第１工程で、水素雰囲気下でだけで１〜１００ｓｌｍの水素流量で前処理し、第２工程で、前記水素雰囲気にエッチング媒体を添加しながら、１〜１００ｓｌｍの水素流量で、０．５〜１．５ｓｌｍのエッチング媒体の流量で、かつ９５０〜１０５０℃の平均温度で前処理し、引き続き前記シリコンウェハのポリシングされた前面をエピタキシャル被覆し、前記エピタキシー反応器から取り出し、前記前処理の第２工程において、前記サセプタの上側及び下側に配置された加熱エレメントの出力を、エピタキシャル被覆されるべきシリコンウェハの中心軸の周りの放射形対称の領域と前記シリコンウェハの前記領域の外側にある部分との間に５〜３０℃の温度差があるように調節する、エピタキシャル被覆されたシリコンウェハの製造方法により達成される。
本発明は、水素及び／又は水素＋エッチング媒体を用いたシリコンウェハの処理の際の除去率が温度依存性であることを利用する。このことは、図２に示されている。
シリコンウェハの中心軸の周りの放射形対称の領域は、前記シリコンウェハの直径が３００ｍｍである場合に、有利に１〜１５０ｍｍの広がりを有する領域である、例えば、１〜１５０ｍｍの直径を有する円形領域であることができ、前記領域の中心点は前記シリコンウェハの中心に一致する。
本発明の他の有利な実施態様は、引用形式の生産物の請求項に記載されている。
本発明にとって重要なことは、シリコンウェハ及びサセプタ（上側又は下側から加熱されている）の中心の周りの内側区域中の温度が、外側区域（周辺部領域）中の温度よりも高い（又は低い）ことである。除去速度の温度依存性のために、これは内側区域か又は周辺部領域で材料の除去が高まることになる。このように、ポリシングされたウェハの凹面状又は凸面上の出発形状寸法は打ち消され、グローバル形状寸法（ＴＴＶ、ＧＢＩＲ）は改善され、最終的に良好な形状寸法特性を有するエピタキシャル被覆されたシリコンウェハが提供できる。
本発明による方法は、初めて、このために９５０〜１０５０℃の温度範囲が重要であることを示す。
例えばEP 0 445 596 B1に記載のエピタキシー反応器が、前記方法を実施するために適している。前記エピタキシー反応器は、機械的に結合されている第１のドームと、それに向かい合う第２のドームとを有する反応容器によって限定された反応室、シリコンウェハを保持する保持装置；半導体ウェハを加熱するための加熱装置を有し、その際、前記加熱装置は次のものを有する：前記室の外側に存在しかつ第１のドームを通過してシリコンウェハにまでエネルギーを放射するように配置された第１の熱源；及び同様に前記室の外側に存在しかつ第２のドームを通過してシリコンウェハまでエネルギーを放射するように配置された第２の熱源；並びに前記室内へガスを導入するため及び前記室からガスを排出するためのガス導入装置及びガス排出装置。
シリコンウェハ及びサセプタの加熱は、従って通常ではサセプタの上側及び下側に配置された加熱エレメントにより行われる。これは慣用のエピタキシー反応器、例えばApplied Materials社のEpi Centuraを使用する場合にはＩＲランプである、EP 0 445 596 B1参照。前記ランプは、例えば円形に配置することができる。しかしながら、他の種類の加熱エレメントも考えられる。
更に、前記加熱エレメントの出力を相互に別個に調節することも可能である。ＩＲランプバンクの場合には、前記熱出力を、適切に反応室の内側領域に及びそれとは別個に前記反応室の外側領域に向けることができる。これは、反応器中のガス流をいわゆる内側区域及び外側区域に配分する既に公知の方法と同様である。
本発明の本質の内側区域と外側区域との温度差を、内側領域及び外側領域中の温度に影響を及ぼす加熱エレメントの出力の適切な選択により達成することができる。
図２に示したように、平均温度の適切な選択により、例えば前記シリコンウェハの中心領域中での幅及び高さに関する材料除去の程度を決定することができる。
従って、シリコンウェハの領域間の温度差及び９５０〜１０５０℃の平均温度の選択が、本発明にとって重要である。
本発明の詳細な記載
原則として、本発明による方法の場合に、まず少なくとも前面がポリシングされた多数のシリコンウェハが準備される。
原則として、本発明による方法の場合に、まず少なくとも前面がポリシングされた多数のシリコンウェハが準備される。
このため、先行技術により、有利にチョクラルスキー法によるるつぼ引き上げにより製造されたシリコン単結晶を、公知の切断法で、有利に遊離砥粒（スラリー）又は固定砥粒（ダイヤモンドワイヤ）を用いたワイヤソーにより多数のシリコンウェハに切り分ける。
更に、機械加工工程、例えば連続する片面研削法（ＳＳＧ）、同時両面研削法（double-disc grinding、ＤＤＧ）又はラッピングが行われる。前記シリコンウェハのエッジ部は、場合により存在する機械的マーキング、例えばオリエンテーションノッチ又はシリコン基板周辺部の主に直線状の平坦化箇所（flat）として一般に加工される（エッジ丸め、エッジ−ノッチ−研削）。
洗浄工程及びエッチング工程を含む化学的処理工程も、付加的に行われる。
研削工程、洗浄工程及びエッチング工程の後に、前記シリコンウェハの表面は一次研磨により平滑にされる。片面ポリシング（ＳＳＰ）の場合に、シリコンウェハは加工の間に背面をキャリアプレートに、セメントによるか、真空によるか又は接着により保持される。両面ポリシング（ＤＳＰ）の場合に、シリコンウェハはこのために薄い歯付ディスク内にルーズに挿入され、前面と背面とを同時に研磨布で覆われた上定盤と下定盤との間を「自由に浮動して」ポリシングされる。
引き続き、前記シリコンウェハの前面を有利にヘーズフリー法（haze-free manner）で、例えば軟らかい研磨布でアルカリ性ポリシングゾルを用いてポリシングし；この工程までで生じる半導体ウェハのフラットネスを維持するために、前記材料除去はこの場合比較的低く、例えば０．０５〜１．５μｍである。前記工程は文献中にはしばしばＣＭＰポリシング（ケモメカニカルポリシング（chemo-mechanical polishing））として表される。
前記ポリシングの後に、前記シリコンウェハを先行技術により親水性に洗浄し及び乾燥させる。前記洗浄は、バッチ法として浴中で又は噴霧法を用いて多数のシリコンウェハを同時に洗浄しながら又は枚葉式プロセスとして実施することができる。
前記の準備されたシリコンウェハは、有利に単結晶シリコン材料からなるウェハ、ＳＯＩ（silicon-on-insulator）ウェハ、歪みシリコン層を備えたシリコンウェハ（strained silicon）又はｓＳＯＩ（strained silicon-on-insulator）ウェハである。ＳＯＩウェハ又はｓＳＯＩウェハの製造方法、例えばスマートカット（SmartCut）並びに歪みシリコン層を備えたウェハの製造方法は、先行技術で公知である。
前記の準備されたポリシングされたシリコンウェハは、引き続きエピタキシー反応器中でそれぞれ個別に前処理される。
前記前処理は、それぞれ９５０〜１０５０℃の温度範囲で、それぞれ水素雰囲気中でのシリコンウェハの処理（Ｈ2ベーク）及び水素雰囲気にエッチング媒体を添加しながらのシリコンウェハの処理を有する。
エッチング媒体は、有利に塩化水素（ＨＣｌ）である。
水素雰囲気中でのこの前処理は、１〜１００ｓｌｍ（標準リットル／分）の、特に有利に４０〜６０ｓｌｍの水素流量で行われる。
水素雰囲気中での前処理の時間は、有利に１０〜１２０ｓである。
エッチング媒体を用いた前処理の場合に、エッチング媒体の流量は０．５〜１．５ｓｌｍである。
前記水素流量は、エッチング媒体を用いた前処理の場合でも１〜１００ｓｌｍ、特に有利に４０〜６０ｓｌｍである。
前記前処理の第２工程では、サセプタの上側及び下側に配置された加熱エレメントの出力を、１〜１５０ｃｍの直径を有する、エピタキシャル被覆されるべきシリコンウェハの中心軸の周りの放射形対称の領域が、前記シリコンウェハの前記の領域の外側にある部分に対して、５〜３０℃高い温度を有するように調節する。
ＨＣｌエッチング処理の場合に、エピタキシャル被覆されるべきシリコンウェハの周辺部での所望の材料除去に応じて、処理時間は有利に１０〜１２０ｓ、特に有利に２０〜６０ｓである。
この方法の特別な利点は、前記シリコンウェハの前記前処理により前記シリコンウェハの凹面状又は凸面上の形が補償されるため、前記シリコンウェハが前記前処理工程後に、エピタキシャルシリコン層の引き続く堆積のために最適な形状の前面が得られることである。
本発明による方法の場合に、前記内側区域は、前記シリコンウェハの中心の周りの有利に１〜１５０ｍｍの直径の円に相当し、前記外側区域は、前記シリコンウェハの周辺部を有する１〜１５０ｍｍの幅のリングに相当する。前記値は、３００ｍｍの直径を有するシリコンウェハに関する本発明の適用に相当する。４５０ｍｍの基板直径を有する次世代のシリコンウェハの使用の場合には、内側区域及び外側区域は相応して選択され、比較的小さな基板、例えば２００ｍｍの又は１５０ｍｍのウェハの場合も同様である。
本発明は、前記外側区域をエピタキシャル被覆されるべきシリコンウェハの出発形状寸法に依存して選択することができる。有利に、まず、ポリシングされたウェハの出発形状寸法がエピタキシャル被覆されるべきシリコンウェハのバッチにおいて測定され、次いでエピタキシー反応器中での前記前処理工程のための前記の相応するプロセス設定、つまり特に内側区域の大きさ、ランプ出力及び反応器中でのエッチング処理の間の内側区域と外側区域との間の温度差が選択される。
前記前処理工程の後に、エピタキシャル層を前記シリコンウェハの少なくともポリシングされた前面に堆積させる。このために、原料ガスとしてシランソースがキャリアガスとして水素に添加される。前記エピタキシャル層は、使用したシランソースに依存して、９００〜１２００℃の温度で堆積される。
トリクロロシラン（ＴＣＳ）は有利に、１０５０〜１１５０℃の堆積温度でシランソースとして使用され、この温度は、従って、前記前処理工程の際の本質的な温度範囲を上回る。
堆積されたエピタキシャル層の厚さは、有利に０．５〜５μｍである。
前記エピタキシャル層の堆積の後に、エピタキシャル被覆されたシリコンウェハが前記エピタキシー反応器から取り出される。
前記シリコンウェハ上のエピタキシャル堆積の所定の数の後に、サセプタから例えばシリコン沈着物を除去するためにエッチング媒体、例えばＨＣｌによる前記サセプタの処理を行う。
有利に、サセプタエッチングはそれぞれシリコンウェハの１〜１５回のエピタキシャル被覆の後に行う。このために、エピタキシャル被覆されたシリコンウェハは取り除かれ、ウェハなしのサセプタをＨＣｌで処理する。
有利に、シリコン沈着物を除去するために、サセプタ表面の他に、全体のプロセス室を塩化水素で洗浄する。
有利に、前記サセプタはサセプタエッチングの後でかつ更なるエピタキシャルプロセスの前に、シリコンにより被覆される。これは、エピタキシャル被覆されるべきシリコンウェハが直接サセプタ上に置かれないために有利である。
更に、本発明による方法は、前面及び背面を有し、少なくとも前面がポリシングされ、かつ少なくとも前面にエピタキシャル層が設けられていてかつ２ｍｍの周辺部除外で０．０２〜０．０６μｍのグローバルフラットネスＧＢＩＲを有するシリコンウェハを製造するために適していることが明らかとなる。
１ｍｍの周辺部除外が考慮される場合、つまりより厳格な基準の場合、０．０４〜０．０８μｍＧＢＩＲ値が生じる。
ＳＢＩＲmaxにより表されるローカルフラットネスは、本発明によるエピタキシャル被覆されたシリコンウェハにおいて、同様に２ｍｍの周辺部除外領域でかつ２６×８ｍｍ2のサイズのセグメントのエリア格子の部分領域に関して、０．０２μｍ以上〜０．０５μｍ以下である。この場合、３３６のセグメントが生じ、その中で５２の「パーシャルサイト」が生じる。前記「パーシャルサイト」は、ＳＢＩＲmaxの測定の際に有利に考慮される。このＰＵＡ値は有利に１００％である。
１ｍｍの周辺部除外では、０．０４〜０．０７μｍのＳＢＩＲmaxが生じる。
前記シリコンウェハは、有利に、エピタキシャル層が設けられている単結晶シリコン材料からなるウェハ、ＳＯＩ（silicon-on-insulator）ウェハ、歪みシリコン層を備えたシリコンウェハ（strained silicon）又はｓＳＯＩ（strained silicon-on-insulator）ウェハである。
本発明によるエピタキシャル被覆されたシリコンウェハは、有利に２．０％以下のエピタキシャル層厚画一性を有する。このエピタキシャル層厚画一性は、平均値ｔ及び領域Δｔ＝エピタキシャル層厚のｔmax−ｔminの測定により測定することができる。特に有利にΔｔ／ｔは０．５％〜２．０％、更に特に有利に１．０％〜１．５％である。本発明による方法は、請求項に記載されたガス流及びガス流配分の場合に前記エピタキシャル層厚画一性を有するエピタキシャル被覆されたシリコンウェハの製造を可能にする。
先行技術において、ポリシングされたシリコンウェハの凹面状の出発形状寸法を、エピタキシーの場合にシリコンウェハの中央部でより厚い（又はより薄い）エピタキシャル層を堆積させることにより修正するか、又はまず十分に画一なエピタキシャル層を堆積させ、前記エピタキシャル被覆されたシリコンウェハの凹面状の形状寸法を引き続きエピタキシャル層の除去エッチングにより修正することを試みる場合には、前記部品製造元にとって極めて重要でかつ決定的なパラメータのエピタキシャル層厚画一性をそれぞれの狭い領域において２％以下に維持することは不可能である。
この実施例は、Applied Materials社のEpi Centuraタイプのエピタキシー反応器に関する。このような装置の前記反応室の概略構造は図１に示されている。
図１は、本発明による方法を実施するための前記反応室の概略構造を示す。加熱エレメント１１（上側、外側領域）、１２（上側、内側領域）、１３（下側、内側領域）及び１４（下側、外側領域）が示されている。前記反応器は、エピタキシャル被覆されるべきシリコンウェハを収容するためのサセプタ４、ガス流入装置２、ガス排出装置３、サセプタ又は基板を取り付け及び持ち上げるための装置５（例えばいわゆるリフトピン）並びに前記反応室中の温度を非接触で測定するための高温計６１及び６２を有する。
表１は、Epi Centuraの場合での、本発明の本質の内側区域と外側区域との間の温度差を達成するランプ出力についての例示した典型的な値を示す。
この全体のランプ出力はこの場合７０ｋＷであり、図１に示された４つのランプバンク（上側／内側、上側／外側、下側／内側、下側／外側）に分けられる。これは、約９５０〜１０５０℃の室内の平均温度に相当する。
全体出力の６０％は、上側ランプバンク又は加熱エレメントによる。
内側／外側のランプ出力の配分は、エッチング前処理の場合に、エピタキシャル被覆の場合とは異なる。
５４％／１３％の配分は、Epi Centuraの場合にシリコンウェハ及びサセプタに関する均一な温度分布を生じさせる。この場合、シリコンウェハの全領域中の温度はほぼ同じである。均一な温度分布を達成するためには、それぞれの反応室に対して最適なエネルギー配分を決定しなければならない。前記エネルギー配分は、同じ反応器タイプ（例えばEpi Centura）の異なる反応室の場合にも変えることができる。
有利に、エピタキシー工程のための最適なエネルギー配分の決定のために次のように行われる：それぞれ基板抵抗＞１０オームｃｍを有するｐ型ウェハのグループ（例えば５枚）を使用する。各ウェハについて、異なるエネルギー配分を調節する（例えばウェハ１：５４％／１３％…ウェハ２：５８％／１４％等）。この５枚のウェハを、次いで例えばKLA Tencor社のＳＰ１光散乱測定器で測定し、必要な場合に顕微鏡で調査する。平均設定が他のエピタキシー工程のために選択される。この目的は、エピタキシー工程のためにシリコンウェハにわたりできる限り均一なエネルギー配分を達成することである。この処置は、半導体エピタキシーの分野の当業者には、「スリップウィンドウ運転、running a slip window」としても表される。
生産物の進行において、ウェハを規則的に場合によるスリップに関して検査する。ウェハ上にスリップがある場合、新たにエネルギー配分の最適な設定を決定するために、「スリップウィンドウ」が運転される。
本発明の場合に、有利にエピタキシープロセスについてのこの種の最適なエネルギー配分から出発し、内部区域と外部区域との間の必要な温度差を達成するために、前記出力は内側区域においてエッチング前処理のために高められる。
エピタキシープロセスのために、例えば、５４％又は６４％の最適化された値が内側区域中の上側加熱エレメントの出力のために（全体のウェハにわたる均質な温度分布のために）得られた場合、エッチング前処理のためには６６％又は７２％の値が有利である。
このエッチング前処理の場合、従って、エネルギー配分は、本発明の本質的の５〜３０℃の温度差を達成するために、以前の最適値とは常に異なって選択される。
表１からの配分６６％／１６％は、約２０℃の温度差を生じる。この配分の変更は、特許請求の範囲に記載された全体範囲内での温度差の調節を可能にする。
図２は、シリコンウェハの平均温度の関数としての、３００ｍｍの直径（従って−１５０ｍｍ〜＋１５０ｍｍの軸の表示）を有するシリコンウェハの材料除去を示す。この前処理工程の場合に、表１から６６％／１６％の配分が使用された。このシリコンウェハの内側区域と外側区域との間の温度差は、従って約２０℃であった。
前記シリコンウェハの中心（ｘ軸＝０）の周りの内側領域での材料除去は、明らかな温度依存性を示すことが明らかである。９８０℃又は１０００℃又は１０２０℃の温度は、大抵の凸面状にポリシングされたシリコンウェハについての形状寸法を特に有利に修正するために特に適したエッチング除去プロフィールを示す。従って、この温度範囲は本発明による方法のために特に有利である。
Claims (12)
- 少なくとも前面がポリシングされた複数のシリコンウェハを準備し、連続してエピタキシー反応器中でそれぞれ個別に被覆する、エピタキシャル被覆されたシリコンウェハの製造方法において、前記の準備されたシリコンウェハのそれぞれ一つをエピタキシー反応器中のサセプタ上に置き、第１工程で、水素雰囲気下でだけで１〜１００ｓｌｍの水素流量で前処理し、第２工程で、前記水素雰囲気にエッチング媒体を添加しながら、１〜１００ｓｌｍの水素流量で、０．５〜１．５ｓｌｍのエッチング媒体の流量で、かつ９５０〜１０５０℃の平均温度で前処理し、引き続き前記シリコンウェハのポリシングされた前面をエピタキシャル被覆し、前記エピタキシー反応器から取り出し、前記前処理の第２工程において、前記サセプタの上側及び下側に配置された加熱エレメントの出力を、エピタキシャル被覆されるべきシリコンウェハの中心軸の周りの内側領域と前記シリコンウェハの前記内側領域の外側にある外側領域との間に５〜３０℃の温度差があるように調節する、エピタキシャル被覆されたシリコンウェハの製造方法。
- 前記水素流量は、両方の前処理工程において４０〜６０ｓｌｍである、請求項１記載の方法。
- 前記前処理の時間は、両方の前処理工程において１０〜１２０ｓである、請求項１又は２記載の方法。
- ２０℃の温度差を、前記シリコンウェハ上に前記前処理の第２工程において生じさせる、請求項１から３までのいずれか１項記載の方法。
- 両方の前記前処理工程を、９５０〜１０５０℃の平均温度で行う、請求項１から４までのいずれか１項記載の方法。
- 前記前処理の第２工程を、９８０〜１０２０℃の平均温度で行う、請求項１から５までのいずれか１項記載の方法。
- エピタキシャル被覆されるべき前記シリコンウェハの中心軸の周りの内側領域は、前記シリコンウェハの直径の５０％以下の直径である、請求項１から６までのいずれか１項記載の方法。
- 前記シリコンウェハは３００ｍｍの直径を有し、このエピタキシャル被覆されるべきシリコンウェハの中心軸の周りの内側領域は１〜１５０ｍｍの直径を有する、請求項１から６までのいずれか１項記載の方法。
- 前記シリコンウェハは４５０ｍｍの直径を有し、このエピタキシャル被覆されるべきシリコンウェハの中心軸の周りの内側領域は１〜２２５ｍｍの直径を有する、請求項１から６までのいずれか１項記載の方法。
- 前記エピタキシャル被覆工程を９００〜１２００℃の温度範囲でかつ前記シリコンウェハ及びサセプタに関して均一な温度分布で行う、請求項１から９までのいずれか１項記載の方法。
- 前記加熱エレメントはＩＲランプである、請求項１から１０までのいずれか１項記載の方法。
- 準備される前記シリコンウェハが、それぞれ１５０ｍｍ、２００ｍｍ、３００ｍｍ又は４５０ｍｍの直径を有する、単結晶シリコンからなるウェハ、ＳＯＩ（silicon-on-insulator）ウェハ、歪みシリコン層を備えたシリコンウェハ又はｓＳＯＩ（strained silicon-on-insulator）ウェハである、請求項１から１１までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009010556A DE102009010556B4 (de) | 2009-02-25 | 2009-02-25 | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102009010556.5 | 2009-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010199583A JP2010199583A (ja) | 2010-09-09 |
| JP5216794B2 true JP5216794B2 (ja) | 2013-06-19 |
Family
ID=42371718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010034557A Active JP5216794B2 (ja) | 2009-02-25 | 2010-02-19 | エピタキシャル被覆されたシリコンウェハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8372298B2 (ja) |
| JP (1) | JP5216794B2 (ja) |
| KR (1) | KR101101480B1 (ja) |
| CN (1) | CN101814428B (ja) |
| DE (1) | DE102009010556B4 (ja) |
| TW (1) | TWI420003B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009022224B4 (de) * | 2009-05-20 | 2012-09-13 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102011083245B4 (de) | 2011-09-22 | 2019-04-25 | Siltronic Ag | Verfahren und Vorrichtung zum Abscheiden einer epitaktischen Schicht aus Silizium auf einer Halbleiterscheibe aus einkristallinem Silizium durch Gasphasenabscheidung in einer Prozesskammer |
| JP6009237B2 (ja) * | 2012-06-18 | 2016-10-19 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| JP5845143B2 (ja) | 2012-06-29 | 2016-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| US8896964B1 (en) | 2013-05-16 | 2014-11-25 | Seagate Technology Llc | Enlarged substrate for magnetic recording medium |
| JP6052070B2 (ja) * | 2013-06-17 | 2016-12-27 | 株式会社Sumco | エピタキシャルウェーハの製造方法及びその製造装置 |
| DE102015200890A1 (de) | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| CN107331610A (zh) * | 2016-04-28 | 2017-11-07 | 上海新昇半导体科技有限公司 | 提高硅晶片外延层表面平整度的方法 |
| CN107346726A (zh) * | 2016-05-05 | 2017-11-14 | 上海新昇半导体科技有限公司 | 减少外延衬底缺陷的形成方法 |
| CN107978523A (zh) * | 2016-10-24 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 多区域差速刻蚀的控制方法 |
| DE102017212799A1 (de) | 2017-07-26 | 2019-01-31 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
| DE102017219255A1 (de) | 2017-10-26 | 2019-05-02 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium |
| CN108447772B (zh) * | 2018-03-23 | 2020-08-04 | 南京国盛电子有限公司 | 一种coolmos用硅外延片的制造方法 |
| CN112201568A (zh) * | 2020-10-28 | 2021-01-08 | 西安奕斯伟硅片技术有限公司 | 一种用于硅片的外延生长的方法和设备 |
| CN115565852B (zh) * | 2022-12-06 | 2024-05-28 | 西安奕斯伟材料科技股份有限公司 | 用于对硅片进行背封的方法和设备 |
| CN118136497A (zh) * | 2024-05-08 | 2024-06-04 | 西安奕斯伟材料科技股份有限公司 | 外延硅晶圆及其制造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5035087A (en) | 1986-12-08 | 1991-07-30 | Sumitomo Electric Industries, Ltd. | Surface grinding machine |
| US5108792A (en) | 1990-03-09 | 1992-04-28 | Applied Materials, Inc. | Double-dome reactor for semiconductor processing |
| JPH0615565A (ja) | 1991-12-18 | 1994-01-25 | Shin Etsu Handotai Co Ltd | ウエーハ自動ラッピング装置 |
| DE4224395A1 (de) | 1992-07-23 | 1994-01-27 | Wacker Chemitronic | Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung |
| US5650082A (en) * | 1993-10-29 | 1997-07-22 | Applied Materials, Inc. | Profiled substrate heating |
| JPH0945670A (ja) * | 1995-07-29 | 1997-02-14 | Hewlett Packard Co <Hp> | Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法 |
| DE19833257C1 (de) | 1998-07-23 | 1999-09-30 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe |
| US20010001384A1 (en) | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
| DE19938340C1 (de) | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| DE19960823B4 (de) | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
| DE10025871A1 (de) | 2000-05-25 | 2001-12-06 | Wacker Siltronic Halbleitermat | Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung |
| WO2005001916A1 (ja) | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| US20050247668A1 (en) * | 2004-05-06 | 2005-11-10 | Silicon Genesis Corporation | Method for smoothing a film of material using a ring structure |
| KR101109912B1 (ko) * | 2004-07-09 | 2012-06-27 | 세키스이가가쿠 고교가부시키가이샤 | 베이스 외주 처리 방법 및 장치 |
| US7402517B2 (en) * | 2005-03-31 | 2008-07-22 | Battelle Memorial Institute | Method and apparatus for selective deposition of materials to surfaces and substrates |
| DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| KR100772270B1 (ko) * | 2006-08-02 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 웨이퍼 휨 현상의 방지를 위한 급속 열처리 장치 및 방법 |
| JP4992390B2 (ja) | 2006-11-08 | 2012-08-08 | トヨタ車体株式会社 | 車両用の収納構造 |
-
2009
- 2009-02-25 DE DE102009010556A patent/DE102009010556B4/de active Active
-
2010
- 2010-01-29 KR KR1020100008643A patent/KR101101480B1/ko active IP Right Grant
- 2010-02-02 US US12/698,175 patent/US8372298B2/en active Active
- 2010-02-06 TW TW099103625A patent/TWI420003B/zh active
- 2010-02-19 JP JP2010034557A patent/JP5216794B2/ja active Active
- 2010-02-25 CN CN2010101259301A patent/CN101814428B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102009010556A1 (de) | 2010-09-02 |
| US8372298B2 (en) | 2013-02-12 |
| KR101101480B1 (ko) | 2012-01-03 |
| TW201031773A (en) | 2010-09-01 |
| US20100213168A1 (en) | 2010-08-26 |
| DE102009010556B4 (de) | 2013-11-07 |
| KR20100097011A (ko) | 2010-09-02 |
| JP2010199583A (ja) | 2010-09-09 |
| CN101814428B (zh) | 2012-07-04 |
| TWI420003B (zh) | 2013-12-21 |
| CN101814428A (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5216794B2 (ja) | エピタキシャル被覆されたシリコンウェハの製造方法 | |
| US7579261B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| US7922813B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| US7659207B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer | |
| JP4948628B2 (ja) | エピタキシャルに被覆されたシリコンウェハの製造方法 | |
| US8268708B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| SG177026A1 (en) | Method for producing epitaxially coated silicon wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121119 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5216794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |