CN107978523A - 多区域差速刻蚀的控制方法 - Google Patents

多区域差速刻蚀的控制方法 Download PDF

Info

Publication number
CN107978523A
CN107978523A CN201610938724.XA CN201610938724A CN107978523A CN 107978523 A CN107978523 A CN 107978523A CN 201610938724 A CN201610938724 A CN 201610938724A CN 107978523 A CN107978523 A CN 107978523A
Authority
CN
China
Prior art keywords
wafer
etching
region
thickness
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610938724.XA
Other languages
English (en)
Inventor
张海洋
王彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610938724.XA priority Critical patent/CN107978523A/zh
Publication of CN107978523A publication Critical patent/CN107978523A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Abstract

本发明提供一种多区域差速刻蚀的控制方法，所述多区域差速刻蚀用于在平坦化之后对晶圆进行刻蚀，以提高晶圆上膜层的均匀度，所述控制方法包括下述步骤：获取晶圆的厚度分布数据，其中所述晶圆被划分为n个区域，n为大于1的自然数；基于每个区域的平均厚度、所述晶圆的目标厚度以及蚀刻速率和蚀刻参数的模型，获得每个区域的最优蚀刻参数；基于每个区域各自的最优蚀刻参数刻蚀所述晶圆的膜层，以提高晶圆上膜层的均匀度。该控制方法可以实现多区域差速刻蚀的自动控制，提高刻蚀效率，降低人工成本。

Description

多区域差速刻蚀的控制方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种多区域差速刻蚀的控制方法。
背景技术
在半导体制造技术中，薄膜沉积是一项非常重要的工艺，而为了提高膜层质量、均匀度或去除多余的膜层常常会用到各种平坦化工艺，例如机械平坦化、研磨、化学机械平坦化(CMP)等。然而随着半导体器件关键尺寸的不断缩小，目前的诸如CMP的平坦化工艺已经不能满足要求，这是因为经过这些工艺的平坦化之后，膜层的均匀度仍然不能满足要求，各区域厚度存在较大变化，无法满足更小制程的半导体器件的要求。
因此，需要新的方法来进一步提高膜层质量，目前发现在经过CMP之后，再采用多区域分布刻蚀(hydra)和分子团离子束(GCIB)刻蚀工艺可以有效提高薄膜均匀度。其中，多区域分布刻蚀(hydra)要比分子团离子束(GCIB)刻蚀工艺成本低很多，其基于裸片(die)级温度控制静电卡盘实现多区域温度控制，进而实现同一晶圆不同区域的差速蚀刻。然而目前的多区差速刻蚀(hydra scheme)工艺需要手动操作来克服CMP后膜层均匀度的变化，操作难度大，且不易控制。
因此，需要提出一种新的多区域差速刻蚀的控制方法，以提高效率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种多区域差速刻蚀的控制方法，其可以实现多区域差速刻蚀的自动控制，提高刻蚀效率，降低人工成本。
为了克服目前存在的问题，本发明第一方面提供一种多区域差速刻蚀的控制方法，所述多区域差速刻蚀用于在平坦化之后对晶圆进行刻蚀，以提高晶圆上膜层的均匀度，该控制方法包括下述步骤：获取晶圆的厚度分布数据，其中所述晶圆被划分为n个区域，n为大于1的自然数；基于每个区域的平均厚度、所述晶圆的目标厚度以及蚀刻速率和蚀刻参数的模型，获得每个区域的最优蚀刻参数；基于每个区域各自的最优蚀刻参数刻蚀所述晶圆的膜层，以提高晶圆上膜层的均匀度。
进一步地，还包括：基于晶圆厚度分布数据中的对称信息，将所述晶圆重新划分为N个区域，以减少晶圆划分区域的数量，N为大于1的自然数，且N小于n；基于重新划分的每个区域的平均厚度、晶圆目标厚度以及蚀刻速率和蚀刻参数的模型，获得重新划分的每个区域的基础蚀刻参数。
进一步地，还包括：基于晶圆厚度分布数据中的非对称信息，晶圆目标厚度以及蚀刻速率和蚀刻参数的模型，获取存在非对称信息的区域的差别蚀刻参数；基于所述基础蚀刻参数和差别蚀刻参数，获取各区域的最优蚀刻参数。
进一步地，还包括：基于实验设计，建立刻蚀速率与蚀刻参数关系的模型E＝F(蚀刻参数)，其中E表示蚀刻速率，F表示蚀刻速率和蚀刻参数的模型和/或函数关系。
进一步地，获得晶圆每个区域的蚀刻参数的步骤包括：基于晶圆每个区域的厚度、晶圆的目标厚度和所述模型，建立目标函数和约束条件；通过对目标函数的最优化求解获得所述蚀刻参数。
进一步地，所述蚀刻参数包括腔室压力、射频功率、气体种类、气体流速、中间/边缘比、温度中的一种或多种。
进一步地，所述目标函数为
所述约束条件为：
Hi＝Hi0-E(Ti)*t (1)
ABS(Ti-Ti-1)<C (3)
E(Ti)＝F(腔室压力、射频功率、气体流速、中间/边缘比、温度Ti)(4)
其中，Hi0表示晶圆i区域的初始厚度，t为刻蚀时间，Hi表示晶圆i区域的最优厚度，HT为晶圆目标厚度，E(Ti)为晶圆i区域的刻蚀速率，C为常量，n为晶圆上划分的区域数目。
进一步地，通过对目标函数的最优化求解获得晶圆每个区域的最优蚀刻工艺温度Ti。
进一步地，所述C小于等于5。
根据本发明第一方面的多区域差速刻蚀的控制方法，可以实现多区域差速刻蚀的自动控制，提高刻蚀效率，降低人工成本。
为了克服目前存在的问题，本发明第二方面提供一种多区域差速刻蚀的控制方法，其包括下述步骤：获取一组晶圆中各晶圆的厚度分布数据；基于每个晶圆的厚度分布数据，采用如上所述的方法获得每个晶圆的最优蚀刻参数组；基于每个晶圆的最优蚀刻参数组逐个蚀刻每个晶圆，以提高各个晶圆的均匀度。
根据本发明第一方面的多区域差速刻蚀的控制方法，可以一组晶圆的多区域差速刻蚀的自动控制，提高了蚀刻效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明的一实施方式的多区域差速刻蚀控制方法的步骤流程图；
图2示出了根据本发明另一实施方式的多区域差速刻蚀控制方法的步骤流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图1对本发明一实施方式的多区域差速刻蚀控制方法做详细描述。
目前多区域分布刻蚀(hydra)方法采用的机台具有裸片(die)级温度控制静电卡盘，其可以在晶圆不同区域实现不同的工艺温度，从而可以在晶圆不同区域实现不同的蚀刻速度，从而根据不同区域的厚度实施对应的刻蚀速度，使得各区域实现相同的目标厚度，从而提高晶圆膜层的均匀度，但是目前这种多区域分布刻蚀(hydra)需要手动人为控制，需要操作员或工程师手动设置多组工艺参数，甚至需要人工计算各区域的工艺参数，人力成本较高，且效率较低，本发明基于此，提出一种多区域分布刻蚀控制方法，其可以实现自动控制，从而提高效率，降低成本。
如图1所示，本实施例提出的多区域分布刻蚀控制方法包括下述步骤：
步骤101，获取晶圆的厚度分布数据，其中所述晶圆被划分为n个区域。
晶圆的厚度分布数据可以通过CMP(化学机械抛光)机台在CMP之后自动测量获得，目前一般而言可以将晶圆划分为60～70个区域，并会的该60～70个区域的平均厚度，以及整个晶圆的平均厚度。
步骤102，基于每个区域的平均厚度、所述晶圆的目标厚度以及蚀刻速率和蚀刻参数的模型，获得每个区域的最优蚀刻参数。
在这里蚀刻速率和蚀刻参数的模型为已知模型，其可以基于先前的试验数据或试验设计获得，例如在本实施例中，基于实验设计，建立刻蚀速率与刻蚀工艺参数关系的模型E＝F(蚀刻参数)，其中E表示蚀刻速率，F表示蚀刻速率和蚀刻参数的函数关系。例如，通过手动输入多组刻蚀工艺参数并获得相应的刻蚀速率，然后基于该多组刻蚀工艺参数与刻蚀速率的关系建立刻蚀速率与刻蚀工艺参数关系的模型E＝F(蚀刻)，或者说建立刻蚀速率与刻蚀工艺参数的函数关系。其中刻蚀参数例如为：腔室压力、射频功率、气体种类、气体流速、中间/边缘比、温度，其中中间/边缘比指的是晶圆中间区域和边缘区域比值，其基于晶圆各区域的厚度获得，比如厚度大的区域与厚度小的区域的比值。温度指的是刻蚀时晶圆的温度。刻蚀工艺参数可以根据需要选择一种或多种，并且还可以包括上述未提及的参数。刻蚀速率与刻蚀工艺参数关系的模型E＝F(蚀刻参数)可以为根据需要选择合适的函数或模型，例如可以为经验模型，可以为多项式，可以为神经网络算法等等。
在本实施例中，基于每个区域的平均厚度、所述晶圆的目标厚度以及蚀刻速率和蚀刻参数的模型，获得每个区域的最优蚀刻参数具体通过下述步骤：
首先，基于晶圆每个区域的厚度、晶圆目标厚度和所述模型，建立目标函数和约束条件。
其中，晶圆不同区域的厚度表示为Hi0，i＝1，2…n，n为晶圆基于厚度划分的区域数目，示例性地，例如n为68或70。
示例性地，在本实施例中，所述目标函数为 其中Hi表示每个区域的最优厚度，目标函数表示晶圆各区域最优厚度Hi与目标厚度HT之差的求和的绝对值，Min表示该目标函数的最优化是各参数均使求和最小。
示例性地，在本实施例中，所述约束条件为：
Hi＝Hi0-E(Ti)*t (1)
ABS(Ti-Ti-1)<C (3)
E(Ti)＝F(腔室压力、射频功率、气体流速、中间/边缘比、温度Ti) (4)
其中，Hi0表示晶圆i区域的初始厚度(也即经过CMP之后的厚度)，t为刻蚀时间，Hi为晶圆i区域的最优厚度，E(Ti)为晶圆i区域的刻蚀速率，C为常量，n为晶圆上划分的区域数目。
其中条件(3)表示晶圆相邻区域的刻蚀工艺温度之差的绝对值，其实为了防止相邻区域温差过大，对晶圆造成损伤或破坏。示例性地，一般C小于等于5，表示相邻区域温差不超过5℃。
然后，通过对目标函数的最优化求解获得晶圆各区域的最优刻蚀工艺参数。
该步骤可以通过机台内的硬件或软件自动完成，从而快速方便地获取晶圆各区域的最优刻蚀工艺参数。
示例性地，在本实施例中，通过对目标函数的最优化求解获得晶圆各区域的最优刻蚀工艺温度Ti，后机台便可以基于该参数控制晶圆各区域的刻蚀的工艺温度。
可以理解的是，获得晶圆各区域的最优刻蚀工艺温度Ti也即获得了每个区域的最优厚度Hi，该最优厚度Hi使得晶圆各区域的厚度与目标厚度综合差值最小，从而提高了晶圆的均匀度。
步骤103，基于每个区域各自的最优蚀刻参数刻蚀所述晶圆，以提高晶圆上膜层的均匀度。
当获得上述晶圆各区域的最优刻蚀参数后，机台便可相应地设置各区域的刻蚀工艺参数，并以该工艺参数对晶圆进行刻蚀，从而提高晶圆上膜层的均匀度。
可以理解的是，由于腔室压力、射频功率、气体种类、气体流速、中间/边缘比等工艺参数对于晶圆各区域均是一样的，因而同一设置即可，对于晶圆不同区域仅需单独设置对应的最优刻蚀工艺温度Ti即可。
还可以理解的是，本实施例的控制方法还可以包括其他控制步骤，例如可以基于晶圆的厚度分布数据中的对称信息，对晶圆区域的划分数目进行优化，由于基于在测量晶圆不同区域厚度时，一把会将晶圆划分60～70个区域，这将导致在最优化求解中计算量较大，因而本实施例的控制方法还可以包括对晶圆区域的划分数目进行优化的步骤，例如对于相邻厚度接近的区域可以归为一个区域，这样可以大大减小晶圆区域的划分数目。所谓对称信息指的厚度分布中呈现对称状态或相似状态的数据，这些数据可以划分为一个区域。
进一步地，当基于晶圆的厚度分布数据中的对称信息，优化晶圆的区域划分并获得重新划分的每个区域的基础蚀刻参数之后，如果晶圆的厚度分布数据中还存在非对称信息，还包括基于该非对称信息对获得相应区域的差别蚀刻工艺参数的步骤，即对于晶圆厚度分布不对称相似或对称分布的区域，可以单独为获得差别蚀刻参数，从而基于基础蚀刻参数和差别蚀刻参数，使晶圆各个区域的厚度都能达到最优厚度，从而提高晶圆的均匀性。
应当理解，晶圆区域的划分数目进行优化应当基于晶圆厚度区域厚度差异进行，而不能简单减少划分数目，否则后影响最终的均匀度。
根据本实施例的多区域差速刻蚀控制方法，通过建立模型，以及目标函数和约束条件，从而使机台自动计算并控制多区域分布刻蚀过程，实现多区域分布刻蚀的自动控制，提高了效率，降低了成本。
实施例二
下面将参照图2对本发明另一实施方式的多区域差速刻蚀控制方法做详细描述。
在具体操作中，一般都是一组(lot)晶圆一组晶圆进行操作，这样可以提高效率，本实施例基于此提出一种多区域差速刻蚀控制方法，其可以提高组间刻蚀效率。
如图2所示，本实施例提出的多区域分布刻蚀控制方法包括下述步骤：
步骤201，获取一组晶圆中各晶圆的厚度分布数据。
所谓各晶圆的厚度分布数据指的是每个晶圆各个区域的厚度数据，其可以在晶圆经过CMP之后，由机台自动测量获得。
步骤202，基于每个晶圆的厚度分布数据，采用实施例一所述的方法获得每个晶圆的最优蚀刻参数组。
所述每个晶圆的最优蚀刻参数组指的是每个晶圆不同区域的最优蚀刻工艺参数。
步骤203，基于每个晶圆的最优蚀刻参数组逐个蚀刻每个晶圆，以提高各个晶圆的均匀度。
当获得每个晶圆各自的最优刻蚀工艺参数组后，机台便可相应地设置每个晶圆各自的最优刻蚀工艺参数组，并以该工艺参数组对每个晶圆的各个区域进行差速刻蚀，从而提高每个晶圆上膜层的均匀度。
可以理解的是，由于腔室压力、射频功率、气体种类、气体流速、中间/边缘比等工艺参数对于晶圆各区域均是一样的，因而同一设置即可，对于每个晶圆不同区域仅需单独设置对应的最优刻蚀工艺温度Ti即可。
根据本实施例的多区域差速刻蚀控制方法可以对一组晶圆中的各个晶圆自动获得每个晶圆的最优蚀刻工艺参数组，从而大大提高了蚀刻效率。
可以理解的是，上述实施例仅是示例性说明，本领域技术人员可以根据上述实施例进行变形、组合和改进，并且应当明白，本发明的多区域差速刻蚀控制方法用于机台实施自动控制，其不限于上述控制过程，例如该控制方法还可以包括批次控制(run to runcontrol)，以更好地控制各个批次晶圆的刻蚀。该批次控制可以在晶圆间实施，也可以在组间实施，即在不同的晶圆组之间实施。具体实施方式可以采用前馈控制和反馈控制。所谓前馈控制指的是基于前一个/组晶圆的刻蚀参数和刻蚀结果，优化当前一个/组晶圆的刻蚀参数，以实现更好地刻蚀结果。所谓反馈控制指的是基于当前一个/组晶圆的刻蚀参数和刻蚀结果，优化后一个/组晶圆的刻蚀参数，以实现更好地刻蚀结果。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种多区域差速刻蚀的控制方法，所述多区域差速刻蚀用于在平坦化之后对晶圆进行刻蚀，以提高晶圆上膜层的均匀度，其特征在于，所述控制方法包括：
获取晶圆的厚度分布数据，其中所述晶圆被划分为n个区域，n为大于1的自然数；
基于每个区域的平均厚度、所述晶圆的目标厚度以及蚀刻速率和蚀刻参数的模型，获得每个区域的最优蚀刻参数；
基于每个区域各自的最优蚀刻参数刻蚀所述晶圆的膜层，以提高晶圆上膜层的均匀度。
2.根据权利要求1所述的控制方法，其特征在于，还包括：
基于晶圆厚度分布数据中的对称信息，将所述晶圆重新划分为N个区域，以减少晶圆划分区域的数量，N为大于1的自然数，且N小于n；
基于重新划分的每个区域的平均厚度、晶圆目标厚度以及蚀刻速率和蚀刻参数的模型，获得重新划分的每个区域的基础蚀刻参数。
3.根据权利要求2所述的控制方法，其特征在于，还包括：
基于晶圆厚度分布数据中的非对称信息，晶圆目标厚度以及蚀刻速率和蚀刻参数的模型，获取存在非对称信息的区域的差别蚀刻参数；
基于所述基础蚀刻参数和差别蚀刻参数，获取各区域的最优蚀刻参数。
4.根据权利要求1-3中的任意一项所述的控制方法，其特征在于，还包括：
基于实验设计，建立刻蚀速率与蚀刻参数关系的模型E＝F(蚀刻参数)，其中E表示蚀刻速率，F表示蚀刻速率和蚀刻参数的模型和/或函数关系。
5.根据权利要求4所述的控制方法，其特征在于，获得晶圆每个区域的蚀刻参数的步骤包括：
基于晶圆每个区域的厚度、晶圆的目标厚度和所述模型，建立目标函数和约束条件；
通过对目标函数的最优化求解获得所述蚀刻参数。
6.根据权利要求5所述的控制方法，其特征在于，所述蚀刻参数包括腔室压力、射频功率、气体种类、气体流速、中间/边缘比、温度中的一种或多种。
7.根据权利要求5所述的控制方法，其特征在于，所述目标函数为
所述约束条件为：
Hi＝Hi0-E(Ti)*t (1)
<mrow> <mi>t</mi> <mo>=</mo> <msubsup> <mi>min&amp;Sigma;</mi> <mrow> <mi>i</mi> <mo>=</mo> <mn>1</mn> </mrow> <mi>n</mi> </msubsup> <mrow> <mo>(</mo> <mfrac> <mrow> <msub> <mi>H</mi> <mrow> <mi>i</mi> <mn>0</mn> </mrow> </msub> <mo>-</mo> <msub> <mi>H</mi> <mi>T</mi> </msub> </mrow> <mrow> <mi>E</mi> <mrow> <mo>(</mo> <msub> <mi>T</mi> <mi>i</mi> </msub> <mo>)</mo> </mrow> </mrow> </mfrac> <mo>)</mo> </mrow> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>2</mn> <mo>)</mo> </mrow> </mrow>
ABS(Ti-Ti-1)<C (3)
E(Ti)＝F(腔室压力、射频功率、气体流速、中间/边缘比、温度Ti)(4)
其中，Hi0表示晶圆i区域的初始厚度，t为刻蚀时间，Hi表示晶圆i区域的最优厚度，HT为晶圆目标厚度，E(Ti)为晶圆i区域的刻蚀速率，C为常量，n为晶圆上划分的区域数目。
8.根据权利要求7所述的控制方法，其特征在于，通过对目标函数的最优化求解获得晶圆每个区域的最优蚀刻工艺温度Ti。
9.根据权利要求7所述的控制方法，其特征在于，所述C小于等于5。
10.一种多区域差速刻蚀的控制方法，其特征在于，包括下述步骤：
获取一组晶圆中各晶圆的厚度分布数据；
基于每个晶圆的厚度分布数据，采用如权利要求1-9中任意一项所述的方法获得每个晶圆的最优蚀刻参数组；
基于每个晶圆的最优蚀刻参数组逐个蚀刻每个晶圆，以提高各个晶圆的均匀度。
CN201610938724.XA 2016-10-24 2016-10-24 多区域差速刻蚀的控制方法 Pending CN107978523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610938724.XA CN107978523A (zh) 2016-10-24 2016-10-24 多区域差速刻蚀的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610938724.XA CN107978523A (zh) 2016-10-24 2016-10-24 多区域差速刻蚀的控制方法

Publications (1)

Publication Number Publication Date
CN107978523A true CN107978523A (zh) 2018-05-01

Family

ID=62004176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610938724.XA Pending CN107978523A (zh) 2016-10-24 2016-10-24 多区域差速刻蚀的控制方法

Country Status (1)

Country Link
CN (1) CN107978523A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273348A (zh) * 2018-08-15 2019-01-25 上海华力集成电路制造有限公司 侧墙工艺自动控制流程
CN110825032A (zh) * 2019-11-18 2020-02-21 北京邮电大学 一种基于机器学习的离子束刻蚀速率优化匹配方法
CN113241302A (zh) * 2021-04-28 2021-08-10 华虹半导体(无锡)有限公司 应用于后端工序中的刻蚀方法
CN115881529A (zh) * 2023-02-06 2023-03-31 合肥新晶集成电路有限公司 湿法刻蚀方法、装置、系统、计算机设备以及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
CN101415866A (zh) * 2006-01-31 2009-04-22 胜高股份有限公司 外延片的制造方法
CN101814428A (zh) * 2009-02-25 2010-08-25 硅电子股份公司 经外延涂覆的硅晶片的制造方法
CN102427038A (zh) * 2011-09-15 2012-04-25 上海华力微电子有限公司 一种先进的自动调整刻蚀均匀性的方法
CN105895505A (zh) * 2015-02-17 2016-08-24 英飞凌科技股份有限公司 半导体器件的加工

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
CN101415866A (zh) * 2006-01-31 2009-04-22 胜高股份有限公司 外延片的制造方法
CN101814428A (zh) * 2009-02-25 2010-08-25 硅电子股份公司 经外延涂覆的硅晶片的制造方法
CN102427038A (zh) * 2011-09-15 2012-04-25 上海华力微电子有限公司 一种先进的自动调整刻蚀均匀性的方法
CN105895505A (zh) * 2015-02-17 2016-08-24 英飞凌科技股份有限公司 半导体器件的加工

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273348A (zh) * 2018-08-15 2019-01-25 上海华力集成电路制造有限公司 侧墙工艺自动控制流程
CN110825032A (zh) * 2019-11-18 2020-02-21 北京邮电大学 一种基于机器学习的离子束刻蚀速率优化匹配方法
CN110825032B (zh) * 2019-11-18 2020-07-31 北京邮电大学 一种基于机器学习的离子束刻蚀速率优化匹配方法
CN113241302A (zh) * 2021-04-28 2021-08-10 华虹半导体(无锡)有限公司 应用于后端工序中的刻蚀方法
CN115881529A (zh) * 2023-02-06 2023-03-31 合肥新晶集成电路有限公司 湿法刻蚀方法、装置、系统、计算机设备以及介质
CN115881529B (zh) * 2023-02-06 2023-05-12 合肥新晶集成电路有限公司 湿法刻蚀方法、装置、系统、计算机设备以及介质

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
JP7422187B2 (ja) プラズマ処理チャンバ内のウエハキャリアのための高度な温度制御
US20160148813A1 (en) Gas injection method for uniformly processing a semiconductor substrate in a semiconductor substrate processing apparatus
CN107978523A (zh) 多区域差速刻蚀的控制方法
TWI489540B (zh) 改善化學機械硏磨製程中晶圓內均勻度的方法
CN103137415B (zh) 半导体制造装置及半导体制造方法
TW201816177A (zh) 具有增加之面積密度的基板支座及對應的製造方法
CN104730858A (zh) 采用反馈控制改善晶圆图案化的均匀性
KR20180071952A (ko) SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
US6794302B1 (en) Dynamic feed forward temperature control to achieve CD etching uniformity
CN108962722B (zh) 用于提高ald均匀性的设备和方法
CN115605979A (zh) 用于图案化cd控制的自动前馈和反馈序列
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
US10490404B2 (en) Method of in situ hard mask removal
US20210265144A1 (en) Temperature-tuned substrate support for substrate processing systems
US9911660B2 (en) Methods for forming germanium and silicon germanium nanowire devices
US20170229315A1 (en) Integrated layer etch system with multiple type chambers
US20210398829A1 (en) Ceramic pedestal with multi-layer heater for enhanced thermal uniformity
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
KR20220119112A (ko) 에지/중심 불균일성 완화를 위한 웨이퍼의 외측 주변부 근방 리세스된 영역들을 특징으로 하는 반도체 프로세싱 척들
US20070054423A1 (en) Method for controlling thickness distribution of a film
CN110785831B (zh) 用于处理半导体晶片的方法、控制系统和设备，以及半导体晶片
US10599043B2 (en) Critical methodology in vacuum chambers to determine gap and leveling between wafer and hardware components
CN105655287A (zh) 梯度压力模式改善膜厚均一性的方法
CN106298505B (zh) 刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180501

RJ01 Rejection of invention patent application after publication