CN109273348A - 侧墙工艺自动控制流程 - Google Patents

侧墙工艺自动控制流程 Download PDF

Info

Publication number
CN109273348A
CN109273348A CN201810927480.4A CN201810927480A CN109273348A CN 109273348 A CN109273348 A CN 109273348A CN 201810927480 A CN201810927480 A CN 201810927480A CN 109273348 A CN109273348 A CN 109273348A
Authority
CN
China
Prior art keywords
thin film
dielectric layer
wafer
side wall
film dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810927480.4A
Other languages
English (en)
Inventor
樊强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810927480.4A priority Critical patent/CN109273348A/zh
Publication of CN109273348A publication Critical patent/CN109273348A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种侧墙工艺自动控制流程，涉及半导体集成电路制造技术，包括侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层；在晶圆面内对薄膜介质层进行厚度量测，得到晶圆面内薄膜介质层厚度分布数据库；将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库；刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀，以提高晶圆的侧墙厚度均匀性。

Description

侧墙工艺自动控制流程
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种侧墙工艺自动控制流程。
背景技术
在半导体集成电路制造技术中，侧墙(spacer)是半导体器件的一个必要结构，侧墙一般环绕多晶硅栅极，用于保护栅极，搭配上浅掺杂(LDD)工艺，且能很好的降低短沟道效应。
随着集成电路技术的发展，半导体器件对晶圆的侧墙工艺均匀性及半导体器件的均匀性的要求也进一步提高。
现有的侧墙工艺包括侧墙沉积工艺和侧墙刻蚀工艺。首先，通过侧墙沉积工艺将晶圆置于炉管(furnace)中沉积一层薄膜介质层，该薄膜介质层为由氮化硅沉积而成的介质层或由二氧化硅和氮化硅沉积而成的复合层；然后，通过侧墙刻蚀工艺对薄膜介质层刻蚀而形成侧墙。然而，在侧墙沉积工艺中，置于炉管不同位置的晶圆沉积的薄膜介质层厚度分布不一致。具体的请参阅图1，图1为炉管结构示意图，如图1所示，炉管可被分为底部、中部和顶部，置于炉管底部、中部和顶部的晶圆进行侧墙沉积工艺形成的薄膜介质层厚度分布情况请参阅图2，图2为置于炉管不同部位的晶圆进行侧墙沉积工艺形成的薄膜介质层厚度分布图(mapping)。如图2所示，置于炉管不同部位的晶圆进行侧墙沉积工艺形成的薄膜介质层厚度分布图差别较大，置于炉管顶部的晶圆进行侧墙沉积工艺形成的薄膜介质层大致呈中间较薄、边缘较厚的分布，置于炉管中部的晶圆进行侧墙沉积工艺形成的薄膜介质层大致呈晶圆一侧较厚，另一侧较薄的分布，置于炉管底部的晶圆进行侧墙沉积工艺形成的薄膜介质层大致呈中间较厚、边缘较薄的分布。即使通过设备纠正(teaching)，也无法完全消除薄膜介质层分布不一致的问题，具体的请参阅图3，图3为对图2所示的薄膜介质层纠正后的薄膜介质层厚度分布图，如图3所示，纠正后仍存在薄膜介质层分布不一致的问题。如此，因在侧墙沉积工艺后，晶圆之间形成的薄膜介质层分布不一致，则在后续的侧墙刻蚀工艺，刻蚀机台的一支侧墙刻蚀程式(etch recipe)无法兼容所有晶圆的薄膜介质层分布，而导致部分晶圆的侧墙厚度均匀性较好，部分晶圆的侧墙厚度均匀性较差，具体的请参阅图4，图4为侧墙刻蚀工艺后的侧墙厚度分布图，如图4所示，不同晶圆的侧墙厚度分布不一致，进而器件之间的均匀性较差，产品良率降低。
因此，在半导体集成电路制造技术中，急需一种侧墙工艺自动控制流程(APC、autoprocess control)，以提高晶圆的侧墙厚度均匀性，进而提高器件之间的均匀性，提高产品良率降低。
发明内容
本发明的目的在于提供一种侧墙工艺自动控制流程，以提高晶圆的侧墙厚度均匀性。
本发明提供的侧墙工艺自动控制流程包括步骤S1：侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层；步骤S2：在晶圆面内对薄膜介质层进行厚度量测，得到晶圆面内薄膜介质层厚度分布数据库；步骤S3：将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库；以及步骤S4：刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀。
更进一步地，步骤S2更进一步的为对经过侧墙沉积工艺之后的所有晶圆在晶圆面内对薄膜介质层进行厚度量测，从而建立多片晶圆的圆面内薄膜介质层厚度分布图。
更进一步地，步骤S2更进一步的为对经过侧墙沉积工艺之后的所有晶圆在晶圆面内对薄膜介质层进行厚度量测，从而建立多片晶圆的圆面内坐标-薄膜介质层厚度表格。
更进一步地，通过光学关键尺寸量测量测晶圆面内的薄膜介质层厚度。
更进一步地，步骤S3中，将晶圆划分成三个环形区域，分别为中心区域、中间环形区域与边缘环形区域，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内所述三个环形区域的薄膜介质层厚度数据库。
更进一步地，步骤S3中，将晶圆划分成五个环形区域，从中心往边缘依次为第一环形区域、第二环形区域、第三环形区域、第四环形区域与第五环形区域，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内所述五个环形区域的薄膜介质层厚度数据库。
更进一步地，所述环形区域的薄膜介质层厚度数据库为薄膜介质层厚度中位数分布表。
更进一步地，所述环形区域的薄膜介质层厚度数据库为薄膜介质层厚度平均数分布表。
更进一步地，所述步骤S1、步骤S2、步骤S3和步骤S4依顺序操作。
更进一步地，根据不同的晶圆面内薄膜介质层厚度分布，刻蚀机台选择对应的侧墙刻蚀程式。
在本发明一实施例中，通过根据不同的晶圆面内薄膜介质层厚度分布，刻蚀机台选择对应的侧墙刻蚀程式，提高晶圆的侧墙厚度均匀性，进而提高器件之间的均匀性，提高产品良率降低。
附图说明
图1为炉管结构示意图。
图2为置于炉管不同部位的晶圆进行侧墙沉积工艺形成的薄膜介质层厚度分布图。
图3为对图2所示的薄膜介质层纠正后的薄膜介质层厚度分布图。
图4为侧墙刻蚀工艺后的侧墙厚度分布图。
图5为本发明一实施例的侧墙工艺自动控制流程流程图。
图6为本发明一实施例的晶圆区域划分示意图。
图7为本发明一实施例的晶圆区域划分示意图。
图8为本发明一实施例的静态随机存储器良率VS器件均匀性示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，提供一种侧墙工艺自动控制流程，具体的请参阅图5，图5为本发明一实施例的侧墙工艺自动控制流程流程图，如图5所示，该侧墙工艺自动控制流程包括：步骤S1：侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层；步骤S2：在晶圆面内对薄膜介质层进行厚度量测(THK full-map measure)，得到晶圆面内(full-map)薄膜介质层厚度分布数(mapping)据库；步骤S3：将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库；步骤S4：刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀。
如此，针对不同的晶圆面内薄膜介质层厚度分布，选择对应的侧墙刻蚀程式，而提高晶圆的侧墙厚度均匀性，进而提高器件之间的均匀性，提高产品良率降低。
具体的，步骤S1：侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层。为将多片晶圆置于炉管内沉积一层薄膜介质层，该薄膜介质层为由氮化硅沉积而成的介质层或由二氧化硅和氮化硅沉积而成的复合层。请参阅图1和图2，将多片晶圆置于炉管后，因晶圆在炉管中的位置不同，导致侧墙沉积工艺后，置于炉管不同部位的晶圆形成的薄膜介质层厚度分布差别较大，也即晶圆之间形成的薄膜介质层分布不一致。
具体的，步骤S2：在晶圆面内对薄膜介质层进行厚度量测(THK full-mapmeasure)，得到晶圆面内(full-map)薄膜介质层厚度分布数(mapping)据库。为对经过侧墙沉积工艺之后的所有晶圆在晶圆面内对薄膜介质层进行厚度量测，从而建立多片晶圆的圆面内薄膜介质层厚度分布数据库，如图2所示的，圆面内薄膜介质层厚度分布图。当然圆面内薄膜介质层厚度分布数据库也可为其它形式的数据库，如晶圆上的坐标-薄膜介质层厚度表格。在本发明一实施例中，通过光学关键尺寸(OCD,Optical Crital Dimension)量测量测晶圆面内的薄膜介质层厚度。
具体的，步骤：S3：将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库。在本发明一实施例中，所述n个区域为环形区域，请参阅图6，图6为本发明一实施例的晶圆区域划分示意图，如图6所示，晶圆被划分成三个环形区域，分别为中心区域(区域1)、中间环形区域(区域3)与边缘环形区域(区域3)，根据晶圆面内薄膜介质层厚度分布数据库，以8片晶圆为例，得到晶圆面内三个区域的薄膜介质层厚度中位数(median value)分布表，如下表1所示：
如此得到晶圆面内薄膜介质层厚度分布情况。请参阅图7，图7为本发明一实施例的晶圆区域划分示意图，如图7所示，晶圆被划分成五个环形区域，从中心往边缘依次为第一环形区域(区域1)、第二环形区域(区域2)、第三环形区域(区域3)、第四环形区域(区域4)与第五环形区域(区域5)，以2片晶圆为例，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内五个区域的薄膜介质层厚度中位数分布表，如下表2所示：
当然，也可根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度平均数分布表，以反应晶圆面内薄膜介质层厚度分布情况。
具体的，步骤S4：刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀。具体的为，刻蚀机台接收晶圆面内n个区域内的薄膜介质层厚度数据库，如表1和表2所示的中位数分布表，根据所述晶圆面内n个区域内的薄膜介质层厚度数据库选择不同的侧墙刻蚀程式，如表1中的晶圆1选择A程式、晶圆2选择B程式……晶圆8选择H程式，表2中的晶圆1选择A程式、晶圆2选择B程式等。
也即采用上述侧墙工艺自动控制流程，根据不同的晶圆面内薄膜介质层厚度分布，刻蚀机台选择对应的侧墙刻蚀程式，提高晶圆的侧墙厚度均匀性，进而提高器件之间的均匀性，提高产品良率降低。请参阅图8，图8为本发明一实施例的静态随机存储器良率VS器件均匀性示意图，如图8所示，采用本发明体用的侧墙工艺自动控制流程，静态随机存储器的均匀性提高，进而静态随机存储器的良率提高。
在本发明一实施例中，上述侧墙工艺自动控制流程依：侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层；在晶圆面内对薄膜介质层进行厚度量测(THK full-map measure)，得到晶圆面内(full-map)薄膜介质层厚度分布数(mapping)据库；将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库；刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀的步骤顺序操作。但上述步骤之间可根据生产需求添加其它步骤，本发明对此不做限定。
上述侧墙工艺自动控制流程适用于半导体器件中的任何侧墙，如侧墙1(spacer1)、侧墙2(spacer2)或虚拟刻蚀停止衬底侧墙(dummy liner spacer)。
如此，在本发明一实施例中，通过根据不同的晶圆面内薄膜介质层厚度分布，刻蚀机台选择对应的侧墙刻蚀程式，提高晶圆的侧墙厚度均匀性，进而提高器件之间的均匀性，提高产品良率降低。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种侧墙工艺自动控制流程，其特征在于，包括：
步骤S1：侧墙沉积工艺，以在晶圆上沉积一层薄膜介质层；
步骤S2：在晶圆面内对薄膜介质层进行厚度量测，得到晶圆面内薄膜介质层厚度分布数据库；
步骤S3：将晶圆划分为n个区域，n≥2，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内n个区域的薄膜介质层厚度数据库；以及
步骤S4：刻蚀机台根据晶圆面内n个区域的薄膜介质层厚度数据库选择刻蚀程式对晶圆进行侧墙刻蚀。
2.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，步骤S2更进一步的为对经过侧墙沉积工艺之后的所有晶圆在晶圆面内对薄膜介质层进行厚度量测，从而建立多片晶圆的圆面内薄膜介质层厚度分布图。
3.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，步骤S2更进一步的为对经过侧墙沉积工艺之后的所有晶圆在晶圆面内对薄膜介质层进行厚度量测，从而建立多片晶圆的圆面内坐标-薄膜介质层厚度表格。
4.根据权利要求2或3任一项所述的侧墙工艺自动控制流程，其特征在于，通过光学关键尺寸量测量测晶圆面内的薄膜介质层厚度。
5.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，步骤S3中，将晶圆划分成三个环形区域，分别为中心区域、中间环形区域与边缘环形区域，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内所述三个环形区域的薄膜介质层厚度数据库。
6.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，步骤S3中，将晶圆划分成五个环形区域，从中心往边缘依次为第一环形区域、第二环形区域、第三环形区域、第四环形区域与第五环形区域，根据晶圆面内薄膜介质层厚度分布数据库，得到晶圆面内所述五个环形区域的薄膜介质层厚度数据库。
7.根据权利要求5或6任一项所述的侧墙工艺自动控制流程，其特征在于，所述环形区域的薄膜介质层厚度数据库为薄膜介质层厚度中位数分布表。
8.根据权利要求5或6任一项所述的侧墙工艺自动控制流程，其特征在于，所述环形区域的薄膜介质层厚度数据库为薄膜介质层厚度平均数分布表。
9.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，所述步骤S1、步骤S2、步骤S3和步骤S4依顺序操作。
10.根据权利要求1所述的侧墙工艺自动控制流程，其特征在于，根据不同的晶圆面内薄膜介质层厚度分布，刻蚀机台选择对应的侧墙刻蚀程式。
CN201810927480.4A 2018-08-15 2018-08-15 侧墙工艺自动控制流程 Pending CN109273348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810927480.4A CN109273348A (zh) 2018-08-15 2018-08-15 侧墙工艺自动控制流程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810927480.4A CN109273348A (zh) 2018-08-15 2018-08-15 侧墙工艺自动控制流程

Publications (1)

Publication Number Publication Date
CN109273348A true CN109273348A (zh) 2019-01-25

Family

ID=65153470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810927480.4A Pending CN109273348A (zh) 2018-08-15 2018-08-15 侧墙工艺自动控制流程

Country Status (1)

Country Link
CN (1) CN109273348A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043223A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 제조방법
US20040014305A1 (en) * 2002-07-18 2004-01-22 Haselden Barbara A. Two stage etching of silicon nitride to form a nitride spacer
CN101459036A (zh) * 2007-12-11 2009-06-17 上海华虹Nec电子有限公司 一种快速优化刻蚀均匀性的方法
CN101572230A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法
CN101764057A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 侧墙基层形成方法及侧墙形成方法
CN102427038A (zh) * 2011-09-15 2012-04-25 上海华力微电子有限公司 一种先进的自动调整刻蚀均匀性的方法
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043223A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 제조방법
US20040014305A1 (en) * 2002-07-18 2004-01-22 Haselden Barbara A. Two stage etching of silicon nitride to form a nitride spacer
CN101459036A (zh) * 2007-12-11 2009-06-17 上海华虹Nec电子有限公司 一种快速优化刻蚀均匀性的方法
CN101572230A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法
CN101764057A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 侧墙基层形成方法及侧墙形成方法
CN102427038A (zh) * 2011-09-15 2012-04-25 上海华力微电子有限公司 一种先进的自动调整刻蚀均匀性的方法
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法

Similar Documents

Publication Publication Date Title
TWI688097B (zh) 鰭式場效電晶體裝置之源極／汲極區中的磊晶半導體材料非對稱形成
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
CN104409444B (zh) 鳍层光刻对准标记的制备方法
US9711368B2 (en) Sidewall image transfer process
CN103489786A (zh) 一种阵列基板的制作方法
US8785303B2 (en) Methods for depositing amorphous silicon
TWI651698B (zh) 可撓性顯示器及其製造方法
CN102915953A (zh) 无定形碳膜的处理方法，开口的形成方法
CN109273348A (zh) 侧墙工艺自动控制流程
US7316963B2 (en) Method for manufacturing semiconductor device
CN103487982A (zh) 显示装置、阵列基板、像素结构及制作方法
CN105633070B (zh) 一种半导体器件及其制作方法
CN105448671A (zh) 半导体结构及返工方法
WO2023000377A1 (zh) 晶圆形变的调整方法及半导体结构
TW202312356A (zh) 具有不同尺寸之接觸點的半導體元件及其製備方法
US20090081817A1 (en) Patterning method
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
CN109212854A (zh) 一种ltps阵列基板的制造方法
US10312163B2 (en) Method of improving surface smoothness of dummy gate
CN113224000B (zh) 一种改善小尺寸接触孔工艺窗口的方法
TWI833455B (zh) 減少陣列區缺陷之半導體元件的製備方法
CN111769153B (zh) 显示面板、显示面板的制造方法与显示装置
US9711624B1 (en) Methods for direct measurement of pitch-walking in lithographic multiple patterning
CN112133631B (zh) 改善栅极刻蚀形貌稳定性的方法和刻蚀设备
TWI768860B (zh) 沉積製程控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190125

RJ01 Rejection of invention patent application after publication