TWI768860B - 沉積製程控制方法 - Google Patents

沉積製程控制方法 Download PDF

Info

Publication number
TWI768860B
TWI768860B TW110115545A TW110115545A TWI768860B TW I768860 B TWI768860 B TW I768860B TW 110115545 A TW110115545 A TW 110115545A TW 110115545 A TW110115545 A TW 110115545A TW I768860 B TWI768860 B TW I768860B
Authority
TW
Taiwan
Prior art keywords
wafer
dummy
wafers
boat
product
Prior art date
Application number
TW110115545A
Other languages
English (en)
Other versions
TW202242191A (zh
Inventor
陳文賢
范光智
李世平
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110115545A priority Critical patent/TWI768860B/zh
Application granted granted Critical
Publication of TWI768860B publication Critical patent/TWI768860B/zh
Publication of TW202242191A publication Critical patent/TW202242191A/zh

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種沉積製程控制方法適用於生產多個產品晶圓且包括測試階段與生產階段。測試階段包括提供多個第一虛設晶圓與至少一第二虛設晶圓至爐管的晶舟中。第二虛設晶圓的圖案密度大於第一虛設晶圓的圖案密度以及產品晶圓的圖案密度；根據機台的歷史資訊與產品晶圓資訊來決定第一虛設晶圓與第二虛設晶圓於晶舟的擺放位置並得到製程參數；以及移除第一虛設晶圓與第二虛設晶圓。生產階段包括提供多個產品晶圓至爐管的晶舟中，其中製程參數應用於生產階段。

Description

沉積製程控制方法
本發明是有關於一種製程控制方法，且特別是有關於一種沉積製程控制方法。
在半導體的沉積製程中常需要將晶圓放至爐管中形成所需膜層。然而，沉積製程常用固定的製程參數，往往忽略了負載效應(loading effect：測試階段與生產階段晶圓上的圖案密度差異，將造成沉積速率的不同)而導致了晶圓上的形成的膜厚會有不同變異。因此，如何有效地改善沉積製程的負載效應實為亟欲解決的重要課題。
本發明提供一種沉積製程控制方法，其可以有效地改善負載效應。
本發明的一種沉積製程控制方法適用於生產多個產品晶圓且包括測試階段。測試階段包括提供多個第一虛設晶圓(dummy wafer)與至少一第二虛設晶圓至爐管的晶舟(boat)中。第二虛設晶 圓的圖案密度大於第一虛設晶圓的圖案密度以及產品晶圓的圖案密度；根據機台的歷史資訊與產品晶圓資訊來決定第一虛設晶圓與第二虛設晶圓於晶舟的擺放位置並得到製程參數；以及移除第一虛設晶圓與第二虛設晶圓。生產階段包括提供多個產品晶圓至爐管的晶舟中，其中製程參數應用於生產階段。
在本發明的一實施例中，上述的沉積製程控制方法更包括藉由先進派工控制單元(Advance process control,APC)運算機台的歷史資訊與產品晶圓資訊。
在本發明的一實施例中，上述的至少一第二虛設晶圓具有至少二種不同的圖案密度。
在本發明的一實施例中，上述的產品晶圓資訊為滿批的產品晶圓資訊。
在本發明的一實施例中，上述的滿批的多個產品晶圓資訊包括晶舟上全部的產品晶圓的總表面積或晶舟上局部的多個產品晶圓的總表面積。
在本發明的一實施例中，藉由使晶舟上全部的第一虛設晶圓與第二虛設晶圓的總表面積等於晶舟上全部的產品晶圓的總表面積決定擺放位置，或者，藉由使晶舟上局部的第一虛設晶圓與第二虛設晶圓的總表面積等於對應的晶舟上局部的多個產品晶圓的總表面積決定擺放位置。
在本發明的一實施例中，上述的生產階段更包括提供其他第一虛設晶圓以及其他至少一第二虛設晶圓至爐管的晶舟中； 以及根據測試階段的製程參數來決定產品晶圓、其他第一虛設晶圓以及其他至少一第二虛設晶圓於晶舟的擺放位置。
在本發明的一實施例中，上述的至少一第二虛設晶圓的形成步驟包括對基底進行微影蝕刻製程，以於基底上形成圖案；以及形成保護層以包覆基底的表面。
在本發明的一實施例中，上述的基底的材料與保護層的材料具有蝕刻選擇比。
在本發明的一實施例中，上述的保護層為二層以上的結構。
基於上述，本發明在測試階段中藉由提供圖案密度大於第一虛設晶圓與後續欲生產的產品晶圓的第二虛設晶圓及根據機台的歷史資訊與後續欲生產的產品晶圓資訊來決定測試階段中第一虛設晶圓與第二虛設晶圓於晶舟的擺放位置，如此一來，可以較精確的模擬出生產階段所需的製程參數，進而可以有效地改善負載效應。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:晶舟
20:罩幕層
100:爐管
110、110a:第一虛設晶圓
120、120a:第二虛設晶圓
122:基底
124、124a、124b:保護層
130、130a:產品晶圓
P:圖案
S100、S200、S300、S400:步驟
圖1繪示本發明一實施例的一種沉積製程控制方法的部分流程簡圖。
圖2A繪示本發明一實施例的一種沉積製程控制方法於測試階段的爐管示意圖。
圖2B繪示本發明一實施例的一種沉積製程控制方法於生產階段的爐管示意圖。
圖2C繪示本發明替代實施例的一種沉積製程控制方法於生產階段的爐管示意圖。
圖3A至圖3C是依據本發明一實施例的第二虛設晶圓的部分製造方法的部分剖面示意圖。
本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1繪示本發明一實施例的一種沉積製程控制方法的部分流程簡圖。圖2A繪示本發明一實施例的一種沉積製程控制方法 於測試階段的爐管示意圖。圖2B繪示本發明一實施例的一種沉積製程控制方法於生產階段的爐管示意圖。圖2C繪示本發明替代實施例的一種沉積製程控制方法於生產階段的爐管示意圖。圖3A至圖3C是依據本發明一實施例的第二虛設晶圓的部分製造方法的部分剖面示意圖。
請參考圖1、圖2A至圖2C以及圖3A至圖3C，本實施例的沉積製程控制方法例如是應用於低壓化學氣相沉積製程(Low-pressure CVD,LPCVD)，以生產多個產品晶圓130(如圖2B所示)，其中沉積製程控制方法可以包括測試階段(Test Run)與生產階段。
在本實施例中，測試階段可以包括以下步驟。首先，提供多個第一虛設晶圓110與至少一第二虛設晶圓120至爐管100的晶舟10中，且第二虛設晶圓120的圖案密度大於第一虛設晶圓110的圖案密度以及後續欲生產的產品晶圓130的圖案密度(步驟S100)。接著，提供第一虛設晶圓110與第二虛設晶圓120至爐管100的晶舟10中之後，根據機台的歷史資訊與後續欲生產的產品晶圓130資訊來決定第一虛設晶圓110與第二虛設晶圓120於晶舟10的擺放位置並得到製程參數(步驟S200)。然後，移除第一虛設晶圓110與第二虛設晶圓120(步驟S300)。此外，測試階段結束後可以接續進行生產階段，而生產階段可以至少包括提供多個產品晶圓130至爐管100的晶舟10中的步驟(步驟S400)，且製程參數應用於生產階段。在此，上述的虛設晶圓可以是不具有線路圖 案。
據此，本實施例在測試階段中藉由提供圖案密度大於第一虛設晶圓110與產品晶圓130的第二虛設晶圓120及根據機台的歷史資訊(data base)與後續產品晶圓130資訊來決定第一虛設晶圓110與第二虛設晶圓120於晶舟10的擺放位置，如此一來，可以較精確的模擬出生產階段所需的製程參數，進而可以有效地改善負載效應。進一步而言，由於直立式爐管100中的氣流方向是由內管下往上，再由外管上至下被抽出，因此在爐管100中會產生底部濃度高溫度低而頂部濃度低溫度高的情況，如此一來，當測試階段的第一虛設晶圓110與生產階段的產品晶圓130具有表面積差異(如第一虛設晶圓110的總表面積小於產品晶圓130的總表面積)時，測試階段僅使用第一虛設晶圓110所模擬出的製程參數應用於生產階段會容易產生負載效應(產品晶圓無法達到預期膜厚)，進而影響到後續性能展現，因此本實施例藉由導入圖案密度大於第一虛設晶圓110與產品晶圓130的第二虛設晶圓120再例如藉由先進派工控制單元(Advance process control,APC)運算機台的歷史資訊與產品晶圓130資訊，以更精確的模擬出生產階段所需的製程參數，進而可以有效地改善負載效應。
應說明的是，第一虛設晶圓110與第二虛設晶圓120於爐管100中的數量與比例可以視實際模擬出來的情況而定，只要在測試階段有提供至少一第二虛設晶圓120皆屬於本發明的保護範圍。
在一些實施例中，至少一第二虛設晶圓120具有至少二種不同的圖案密度，換句話說，至少一第二虛設晶圓120可以為多個第二虛設晶圓120，且多個第二虛設晶圓120中可以具有一種以上的圖案密度，以進一步提升模擬的精確度，但本發明不限於此。
在一些實施例中，產品晶圓130資訊為滿批的產品晶圓130資訊，而滿批例如是晶舟10滿載的情況，換句話說，第一虛設晶圓110與第二虛設晶圓120的擺放位置是根據晶舟10滿載產品晶圓130的情況去運算出製程參數。在此，滿批的產品晶圓130資訊包括晶舟10上全部的多個產品晶圓130的總表面積或晶舟10上局部(如四分之一區域、二分之一區域或其他適宜區域)的多個產品晶圓130的總表面積，以藉由使晶舟10上全部的多個第一虛設晶圓110與至少一第二虛設晶圓120的總表面積等於晶舟10上全部的多個產品晶圓130的總表面積決定擺放位置，或者，藉由使晶舟10上局部的多個第一虛設晶圓110與至少一第二虛設晶圓120的總表面積等於對應的晶舟10上局部的多個產品晶圓130的總表面積決定擺放位置，但本發明不限於此，滿批的產品晶圓130資訊也可以是其他適宜的資訊。
在一些實施例中，滿批的情況為晶舟10上具有n個產品晶圓130的情況，因此，多個產品晶圓130資訊可以是直接計算n個產品晶圓130的表面積總和，但本發明不限於此。
進一步而言，在此製程參數下，當實際生產階段為滿批 的狀況時(如圖2B所示)就可以順利地製作出所需的產品晶圓130，而當實際生產階段為不滿批(如畸零片)的狀況時(如圖2C所示)則可以提供其他第一虛設晶圓110a以及其他至少一第二虛設晶圓120a至爐管110的晶舟10中再根據前述製程參數來決定產品晶圓130a、其他第一虛設晶圓110a以及其他至少一第二虛設晶圓120a於晶舟10的擺放位置，因此，本實施例僅需要模擬出一組製程參數就可以同時應用於滿批與不滿批的情況，具有較佳的製程彈性且可以節省製造成本與時間，但本發明不限於此。
在本實施例中，圖案密度例如是藉由晶圓表面的凹凸程度所定義，舉例而言，第一虛設晶圓110的表面與產品晶圓130的表面可以是凹凸程度較小的表面，而第二虛設晶圓120的表面可以是凹凸程度較大的表面，但本發明不限於此，圖案密度可以藉由其他適宜的方式所定義。
舉例而言，第二虛設晶圓120可以但不限於藉由以下步驟以形成較大的圖案密度。首先，如圖3A所示，於基底122上形成罩幕層20，其中罩幕層20可以藉由任何適宜的光阻材料所製成。接著，如圖3B所示，藉由罩幕層20對基底122進行微影蝕刻製程(黃光製程)，以於基底122上形成圖案P，其中由於圖案P具有凹凸形狀因此可以提升基底122的總表面積。然後，如圖3C所示，形成保護層124以包覆基底122的表面。
進一步而言，基底122的材料與保護層124的材料具有蝕刻選擇比，因此，可以藉由保護層124隔絕基底122與測試階 段所沉積的膜層，當測試階段結束第二虛設晶圓120從爐管100移除後可以藉由蝕刻製程移除測試階段所沉積的膜層，以使第二虛設晶圓120可以重複利用，進而可以節省製造成本，但本發明不限於此。
此外，在本實施例中，保護層124可以為二層以上的結構，如保護層124a與保護層124b，其中保護層124a的材料可以與保護層124b的材料不同，舉例而言，保護層124a的材料可以為氧化物(Oxide)，而保護層124b的材料可以為氮化物(Nitride)，以藉由保護層124a提升保護層124b與基底122之間的附著力，降低保護層124b的剝離機率，但本發明不限於此，在未繪示的實施例中，保護層126可以為三層或以上的結構，如氧化物-氮化物-氧化物(ONO)結構。
在一些實施例中，相較於第二虛設晶圓120，第一虛設晶圓110的基底可以不具有圖案，而具有如圖3A中的基底122的平坦表面，但本發明不限於此。
應說明的是，上述實施例中第一虛設晶圓、第二虛設晶圓與產品晶圓的表面積例如是整個外表面積，如具有圖案P的基底122的整個外表面的面積，但本發明不限於此。
在一些實施例中，爐管110中可以進一步設置監測晶圓140，舉例而言，可以在爐管110中的頂部、中間部分以及底部分別設置一個監測晶圓140，以更精確的掌控製程情況，但本發明不限於此，監測晶圓140的數量與設置位置皆可以視實際設計上的 情況而定。
綜上所述，本發明在測試階段中藉由提供圖案密度大於第一虛設晶圓與產品晶圓的第二虛設晶圓及根據機台的歷史資訊與後續產品晶圓資訊來決定第一虛設晶圓與第二虛設晶圓於晶舟的擺放位置，如此一來，可以較精確的模擬出生產階段所需的製程參數，進而可以有效地改善負載效應。進一步而言，當測試階段僅使用第一虛設晶圓所模擬出的製程參數應用於生產階段會容易產生負載效應(產品晶圓無法達到預期膜厚)，進而影響到後續性能展現，因此本實施例藉由導入圖案密度大於第一虛設晶圓與產品晶圓的第二虛設晶圓再例如藉由先進派工控制單元運算機台的歷史資訊與產品晶圓資訊，以更精確的模擬出生產階段所需的製程參數，進而可以有效地改善負載效應。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S100、S200、S300、S400:步驟

Claims (9)

  1. 一種沉積製程控制方法，適用於生產多個產品晶圓，包括：測試階段，包括：提供多個第一虛設晶圓與至少一第二虛設晶圓至爐管的晶舟中，所述至少一第二虛設晶圓的圖案密度大於每一所述第一虛設晶圓的圖案密度以及每一所述產品晶圓的圖案密度，且所述至少一第二虛設晶圓具有至少二種不同的圖案密度；根據機台的歷史資訊與所述多個產品晶圓資訊來決定所述多個第一虛設晶圓與所述至少一第二虛設晶圓於所述晶舟的擺放位置並得到製程參數；以及移除所述多個第一虛設晶圓與所述至少一第二虛設晶圓；以及生產階段，包括提供所述多個產品晶圓至爐管的晶舟中，其中所述製程參數應用於所述生產階段。
  2. 如請求項1所述的沉積製程控制方法，更包括藉由先進派工控制單元運算所述機台的歷史資訊與所述多個產品晶圓資訊。
  3. 如請求項1所述的沉積製程控制方法，其中所述多個產品晶圓資訊為滿批的所述多個產品晶圓資訊。
  4. 如請求項3所述的沉積製程控制方法，其中所述滿批的多個產品晶圓資訊包括所述晶舟上全部的所述多個產品晶圓的總表面積或所述晶舟上局部的所述多個產品晶圓的總表面積。
  5. 如請求項4所述的沉積製程控制方法，其中：藉由使所述晶舟上全部的所述多個第一虛設晶圓與所述至少一第二虛設晶圓的總表面積等於所述晶舟上全部的所述多個產品晶圓的總表面積決定所述擺放位置；或藉由使所述晶舟上局部的所述多個第一虛設晶圓與所述至少一第二虛設晶圓的總表面積等於對應的所述晶舟上局部的所述多個產品晶圓的總表面積決定所述擺放位置。
  6. 如請求項1所述的沉積製程控制方法，其中所述生產階段更包括：提供其他第一虛設晶圓以及其他至少一第二虛設晶圓至爐管的晶舟中；以及根據所述測試階段的所述製程參數來決定所述多個產品晶圓、所述其他第一虛設晶圓以及所述其他至少一第二虛設晶圓於所述晶舟的擺放位置。
  7. 如請求項1所述的沉積製程控制方法，其中所述至少一第二虛設晶圓的形成步驟包括：對基底進行微影蝕刻製程，以於所述基底上形成圖案；以及形成保護層以包覆所述基底的表面。
  8. 如請求項7所述的沉積製程控制方法，其中所述基底的材料與所述保護層的材料具有蝕刻選擇比。
  9. 如請求項7所述的沉積製程控制方法，其中所述保護層為二層以上的結構。
TW110115545A 2021-04-29 2021-04-29 沉積製程控制方法 TWI768860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110115545A TWI768860B (zh) 2021-04-29 2021-04-29 沉積製程控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110115545A TWI768860B (zh) 2021-04-29 2021-04-29 沉積製程控制方法

Publications (2)

Publication Number Publication Date
TWI768860B true TWI768860B (zh) 2022-06-21
TW202242191A TW202242191A (zh) 2022-11-01

Family

ID=83104012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115545A TWI768860B (zh) 2021-04-29 2021-04-29 沉積製程控制方法

Country Status (1)

Country Link
TW (1) TWI768860B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI304617B (zh) * 2002-08-09 2008-12-21 Tokyo Electron Ltd
CN100561694C (zh) * 2004-12-14 2009-11-18 应用材料股份有限公司 用于深槽的掺杂硅填充的工艺步骤
TWI506702B (zh) * 2014-07-28 2015-11-01 Powerchip Technology Corp 爐管製程的派工控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI304617B (zh) * 2002-08-09 2008-12-21 Tokyo Electron Ltd
CN100561694C (zh) * 2004-12-14 2009-11-18 应用材料股份有限公司 用于深槽的掺杂硅填充的工艺步骤
TWI506702B (zh) * 2014-07-28 2015-11-01 Powerchip Technology Corp 爐管製程的派工控制方法

Also Published As

Publication number Publication date
TW202242191A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP4527652B2 (ja) 露光条件設定方法、基板処理装置およびコンピュータプログラム
US8440475B2 (en) Alignment calculation
JP3348783B2 (ja) 重ね合わせ用マーク及び半導体装置
US9034562B2 (en) Pattern improvement in multiprocess patterning
US9431308B2 (en) Critical size compensating method of deep groove etching process
JP2004134574A (ja) 半導体装置の製造方法
JP2003140319A (ja) 半導体素子製造用マスク基板，及び，半導体素子の製造方法
CN116184776A (zh) 晶圆曝光方法和系统
TWI768860B (zh) 沉積製程控制方法
CN109103074B (zh) 自对准双重图形化工艺的修正方法及其半导体器件
TWI651698B (zh) 可撓性顯示器及其製造方法
CN110928149B (zh) 关键尺寸的控制方法及控制系统
JP2009200354A (ja) 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP6286958B2 (ja) フォトマスクの作製方法、及び半導体装置の製造方法
JPH05259152A (ja) 加工された基板上の整列を測定するための機器の正確さを特に分析するための計測学的構造を製造するための方法
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备
US11726400B2 (en) Lithography process method for defining sidewall morphology of lithography pattern
KR20080062727A (ko) 반도체 소자의 더미패턴 형성방법
CN112133631B (zh) 改善栅极刻蚀形貌稳定性的方法和刻蚀设备
CN117993350A (zh) 版图图形密度的分析方法
WO2017049175A1 (en) Systems and methods for controlling an etch process
KR100611395B1 (ko) 반도체 소자의 제조 방법
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법
JP2004356363A (ja) Ｅｂマスクの製造方法及びｅｂマスク並びに露光方法
US7601549B2 (en) Method of processing semiconductor wafers