CN101415866A - 外延片的制造方法 - Google Patents

外延片的制造方法 Download PDF

Info

Publication number
CN101415866A
CN101415866A CNA2007800121517A CN200780012151A CN101415866A CN 101415866 A CN101415866 A CN 101415866A CN A2007800121517 A CNA2007800121517 A CN A2007800121517A CN 200780012151 A CN200780012151 A CN 200780012151A CN 101415866 A CN101415866 A CN 101415866A
Authority
CN
China
Prior art keywords
wafer
epitaxial
acid
etching
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800121517A
Other languages
English (en)
Other versions
CN101415866B (zh
Inventor
古屋田荣
高石和成
桥井友裕
村山克彦
加藤健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101415866A publication Critical patent/CN101415866A/zh
Application granted granted Critical
Publication of CN101415866B publication Critical patent/CN101415866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

提供一种可以减少外延层形成的表面缺陷及滑移的发生的外延片的制造方法。该外延片的制造方法的特征在于，包括：根据晶片表面形状控制对晶片表面的蚀刻液的使用，以此平滑化所述晶片表面的平滑化工序；和通过外延生长在所述晶片表面上形成单晶硅构成的外延层的外延层形成工序。

Description

外延片的制造方法
技术领域
本发明涉及在半导体晶片表面使用蚀刻液使该表面平滑，从而使外延层有效形成的外延片的制造方法。
背景技术
以往的外延片的制造工艺如图13所示，首先将培育好的单晶硅锭前端和后端切去成块状，磨削锭的外径以使锭的直径均匀得到块体，为表示特定的结晶方位，给块体施加定位边或定位凹槽后，对着锭轴方向按规定角度将块体切片(工序1)。为防止晶片四边缺损或碎裂，对切下的晶片四边进行倒角加工(工序2)。然后是平坦化工序，进行同时磨削硅晶片正反面的两面同时磨削(Double Disk Surface Grind，以下称为DDSG)(工序3)。接下来，进行仅磨削晶片表面或分别磨削正反面的单面磨削(Single Disk Surface Grind，以下称为SDSG)工序(工序4)。再接着进行对晶片的正反面同时抛光的两面同时抛光(以下称为DSP)(工序5)。继而进行仅抛光晶片的表面或分别抛光正反面的单面抛光(以下称为SMP)工序(工序6)。最后，在晶片表面通过外延生长形成单晶硅构成的外延层(工序7)，从而得到所要的外延片。
但是上述传统工艺存在以下问题。
由于进行切片和磨削等机械加工处理，晶片势必受到机械损害和加工损伤。采用外延生长形成外延层的工序受晶片表面损伤或损害(晶格混乱)的影响大，所以以磨削等机械加工处理引起的缺陷部分为起点，在外延层发生错位、堆垛缺陷等结晶缺陷，导致作为外延层表面上的表面缺陷而明显化的情况。此外，机械加工时的损伤或加工损害大时，还会在形成的外延层产生滑移。再者，由于形成外延片所需工序较多，生产量下降、成本升高。
为解决上述问题，有专利公开了一种硅外延片制造方法，该方法的特征在于按顺序进行下述工序：在单晶硅基板上让单晶硅薄膜气相成长的气相成长工序；水抛光工序；抛光剂抛光工序(参照专利文献1)。该专利文献1所示的方法中的气相成长工序前的单晶硅基板按如下方法得到：首先将单晶硅锭切成块状，进行外径磨削后切片。然后，对切片后的单晶硅晶片两侧的外缘进行倒角处理，再用游离磨粒对两面进行研磨。将研磨片浸渍于蚀刻液中，化学蚀刻双面成为制得化学蚀刻片。以该化学蚀刻片为单晶硅基板，在该基板上让单晶硅薄膜气相成长。专利文献1所述的方法可抑制气相成长的单晶硅薄膜表面形成的突起状缺陷产生的不良损伤，并可降低该突起状缺陷的高度。
专利文献1：特开2002-43255号公报(权利要求项1，[0006]、[0013]～[0015]段)。
发明内容
发明要解决的问题
但由于上述专利文献1所述的方法是进行浸渍式蚀刻，晶片表面全部被均匀的蚀刻，所以无法在晶片面内控制除去量(removal amount)进而控制形状以得到规定的表面形状，平坦度等表面状态有时比前面工序中研磨、磨削时还差，但提高起来很困难。而且，在单晶硅薄膜气相成长之前，由于通过研磨等机械加工进行平坦化处理，所以晶片势必产生机械损害或加工损伤，这使得即使在后续工序进行水磨、抛光剂抛光，也不能有效减少外延层上形成的表面缺陷或滑移。
本发明的目的在于提供一种外延片的制造方法，其特征在于对半导体晶片表面使用蚀刻液实现表面的平滑，并能减少外延层上形成的表面缺陷及滑移的发生。
解决问题的手段
本发明人等发现：通过在特定条件下对硅晶片施以使用蚀刻液的平滑化处理工序、外延层形成工序，可减少外延层上形成的表面缺陷和滑移的发生。
本发明涉及一种外延片的制造方法，其特征在于包括：根据硅晶片的表面形状控制使用蚀刻液使所述晶片表面平滑的平滑化工序和在所述晶片表面通过外延生长形成单晶硅构成的外延层的外延层形成工序。
发明效果
本发明的外延片的制造方法通过根据晶片表面的形状控制晶片表面蚀刻液的使用，可起到能使晶片表面平滑的效果。此外，由于晶片表面的平滑化处理是将蚀刻液用于晶片的不含机械要素的化学处理，所以几乎不会产生晶片损伤或损害等现象，可以降低由机械加工引起的外延层上形成的表面缺陷和滑移的发生。
附图的简单说明
[图1]表示本实施方式的外延片的制造方法的图。
[图2]本实施其他方式的外延片的制造方法的图。
[图3]本实施又一方式的外延片的制造方法的图。
[图4]单片式蚀刻装置图。
[图5]实施例1的外延层表层的表面缺陷评价结果图。
[图6]实施例2的外延层表层的表面缺陷评价结果图。
[图7]实施例3的外延层表层的表面缺陷评价结果图。
[图8]比较例1的外延层表层的表面缺陷评价结果图。
[图9]采用X射线形貌仪(X-ray topography)照相的实施例1外延片的金属表面形态照片。
[图10]采用X射线形貌仪(X-ray topography)照相的实施例2外延片的金属表面形态照片。
[图11]采用X射线形貌仪(X-ray topography)照相的实施例3外延片的金属表面形态照片。
[图12]采用X射线形貌仪(X-ray topography)照相的比较例1外延片的金属表面形态照片。
[图13]表示现有外延片的制造方法的图。
符号的说明
11 切片
12 平滑化处理
13 外延层的形成
14 镜面抛光
具体实施方式
下面，基于附图对实现本发明的具体实施方式进行说明。
首先将培育好的单晶硅锭前端和后端切去成块状，磨削锭的外径使锭的直径均匀得到块体。为表示特定的结晶方位，给块体施加定位边和定位凹槽。在该工序之后，如图1所示，对块体沿锭轴方向按规定角度切片(工序11)。
在以往的晶片制造工艺中，通过磨削或研磨等机械加工，切削切片等工序得到的薄圆盘状的硅晶片正反面的凸凹层，虽然提高了晶片正反面的平坦度和晶片的平行度，但本实施方式的制造方法不施加采用所述机械加工的平坦化工序，而首先根据切片后的晶片表面形状控制蚀刻液的使用，使晶片表面平滑化(工序12)。
在所述平滑化工序12中，通过蚀刻使切片等工序产生的硅晶片正反面的凹凸层平坦化，提高晶片正反面的平坦度和晶片的平行度。此外，完全除去由切块、外径磨削、切片工序11等机械加工工艺导入的加工变质层。另外，通过使用酸蚀刻液作为平滑化使用的蚀刻液，控制晶片表面的粗糙度。
该平滑化工序12由图4所示的蚀刻装置20进行。
图4所示的单片蚀刻装置20具有支撑晶片21的载物台22、和借助旋转轴23连接在该载物台22上的介由旋转轴23旋转驱动载物台22的电机等旋转驱动源24，它们构成晶片旋转单元25。
此外，单片蚀刻装置20具有：供给蚀刻液的蚀刻液供给单元26，从该蚀刻液供给单元26供给蚀刻液将该蚀刻液向晶片21上喷出的喷嘴27，用于可移动支撑该喷嘴27的喷嘴基部28和用于限制喷嘴基部28的位置及移动的引导部29，由它们构成喷嘴位置控制单元30。在喷嘴基部28上，设有调节喷嘴基部28与喷嘴27之间的角度的机构、调节喷嘴27前端距离晶片21的高度位置的机构以及改变喷嘴27喷出和不喷出蚀刻液的机构，它们构成喷出状态控制单元31。
另外，单片蚀刻装置20具有控制单元32，该控制单元32控制旋转驱动源24的转数以设定晶片转数的同时，控制蚀刻液供给单元26以规定蚀刻液供给状态，同时控制喷嘴位置控制单元30、喷射状态控制单元31以设定喷嘴27的状态和位置的控制单元32。该控制单元32具有CPU等的演算部33和多个内存34，35...等。符号36是晶片表面的检测单元，通过使用激光反射方式和利用晶片表面的激光反射来测定晶片表面的凹凸。检测单元36可以不设在单片蚀刻装置20内部，而作为独立装置测定晶片表面形状。
蚀刻液供给单元26将酸蚀刻液供给到喷嘴27。蚀刻液供给单元26可以将按预先规定的混合比混合酸，配制酸蚀刻液，然后供给喷嘴31，也可以分别供给喷嘴31，各自在喷嘴31附近混合。
在喷嘴位置控制单元30中，限制喷嘴基部28移动的引导部29，通过晶片21的旋转中心，并支撑喷嘴基部28以使喷嘴27可沿晶片21半径方向移动。引导部29也可制成使喷嘴基部28可沿其长边方向移动的结构。喷嘴27对着晶片21的旋转中心的位置可根据喷嘴基部28在引导部29的长轴方向上的移动位置设定。喷嘴基部28具有相对于引导部29沿其长边方向移动的机构。
此外，引导部29的结构也可以制成：一端通过晶片21的旋转中心，另一端受到支撑并在水平方向上可旋转，通过在水平方向上旋转引导部29而移动的的喷嘴27，可在晶片21面内方向移动。
喷射状态控制单元31设在喷嘴基部28上，包括调节喷嘴基部28与喷嘴27之间角度的角度调节单元、调节喷嘴27前端距晶片21的高度位置的高度调节单元和切换喷嘴27喷出和不喷出蚀刻液的阀门。不安装阀门，直接从蚀刻液供给单元26进行供给切换也可以。
作为内存34、35...，控制单元32至少包括记忆处理前晶片21表面形状的内存、记忆喷嘴27位置和蚀刻状态的内存、记忆蚀刻液喷出量和蚀刻状态的内存及记忆处理后成为基准的晶片21的形状的内存，同时还包括演算上述记录数据、及演算喷嘴27的移动及蚀刻液喷射状态的演算部件33。此外，内存34、35通过检测单元36检测处理前的晶片21的表面状况，并保存其数据。另外，该内存数据可以是通过检测单元检测待处理的每个晶片的表面状况并保存数据，还可以是通过检测单元检测一些有代表性的晶片表面状况并保存数据，还可以检测每个硅锭上的晶片的凸部，也可以使用每个晶片种类确定的数据。
在本实施方式的单片蚀刻装置20中，为进行晶片21的平滑化处理，首先使用检测单元36，将同一晶片21的表面分成多个区域，测定这些区域的表面形状，将该检测数据输入到晶片21形状的控制单元32中，于内存34、35中记录该检测数据。
然后，借助载物台22支撑晶片21，在控制单元32控制的状态下，通过旋转驱动源24旋转驱动该载物台22。
再根据控制单元32，从蚀刻液供给单元26将具有规定组成的蚀刻液供给喷嘴27，同时，以控制喷嘴位置控制单元30、喷射状态控制单元31并控制喷嘴27的状态、位置及喷出时间的状态，向晶片21上喷出蚀刻液。
喷嘴27的水平移动以大概为0.1～20mm/秒的速度，从晶片中心向晶片半径方向，以喷嘴27端部为支点，沿着由喷嘴27的水平驱动描画的圆弧摇动进行，或者通过从晶片中心到晶片半径方向往复运动进行。供给到晶片21上面的蚀刻液借助晶片旋转的离心力，从晶片中心向晶片外周侧沿着晶片表面的加工变质层边蚀刻边缓慢移动，从晶片的外周边缘成为液滴飞散。
平滑化工序12使用的蚀刻液是分别含有氟酸、硝酸及磷酸的水溶液。水溶液中含有的氟酸、硝酸及磷酸的混合比例按重量比设定为氟酸：硝酸：磷酸＝0.5～40％：5～50％：5～70％。通过以上述比例混合，蚀刻液的粘度为2～40mPa·sec，蚀刻液的表面张力为50～70dyne/cm，因而对提高晶片正反面的平坦度和晶片的平行度有益。粘度如小于下限值，由于液体粘度过低，滴到晶片上面的蚀刻液借助离心力马上从晶片表面飞散，蚀刻液不能均匀且充分地接触晶片表面，确保足够的蚀刻除去量所需的时间延长，生产性下降。而粘度如超过上限，滴到晶片表面的蚀刻液在晶片上面停留时间过长，无法控制晶片的面内及外围形状，产生晶片平坦度恶化等不良现象。表面张力若小于下限值，滴到晶片上面的蚀刻液借助离心力马上从晶片表面飞散，蚀刻液不能均匀且充分地接触晶片表面，确保足够的蚀刻除去量所需的时间延长，生产性下降。而表面张力若超过上限值，滴到晶片表面的蚀刻液在晶片上面停留时间过长，无法控制晶片的面内及外围形状，产生晶片平坦度恶化等不良现象。蚀刻液中含有的氟酸、硝酸、磷酸及水的比例优选为5～20％：20～40％：20～40％：20～40％。以该比例混合时，蚀刻液的粘度为10～25mPa·sec，蚀刻液的表面张力55～60dyne/cm。来自于喷嘴27的蚀刻液的供给量优选为2～30升/分。硅晶片直径在Φ300mm时，酸蚀刻液的供给量优选为5～30升/分，硅晶片直径在Φ200mm时，酸蚀刻液的供给量优选为3～20升/分。
晶片21在平滑化工序12中的转速规定在100～2000rpm范围内。另外，根据晶片21的直径和蚀刻液的粘度、喷嘴27的水平移动决定的蚀刻液的供给位置、供给的蚀刻液的供给流量，最适转速多少有些差别。转速若小于下限值，无法控制晶片的面内及外围形状，产生晶片平坦度恶化等不良现象。转速若超过上限值，滴到晶片表面的蚀刻液借助离心力马上从晶片表面飞散，蚀刻液不能均匀且充分地接触晶片表面，确保足够的蚀刻除去量所需的时间延长，生产性下降。硅晶片直径Φ300mm时转速优选为200～1500rpm，更优选600rpm。硅晶片直径Φ200mm时转速优选为300～2000rpm，更优选800rpm。
此外，在平滑化工序12中，由于晶片单面蚀刻以后，继续蚀刻晶片另一面，使得晶片正反面均匀蚀刻，所以晶片的平行度提高。晶片21的单面蚀刻处理后，从图中未显示的淋洗液供给喷嘴供给纯水等淋洗液到晶片21的上面，同时使晶片21旋转，由此洗去晶片21表面残留的蚀刻液。洗涤后在停止供给淋洗液的状态下，供给氮气等惰性气体，同时旋转晶片21使晶片21干燥。然后，将晶片21反转，将未进行蚀刻、洗涤、干燥处理的晶片21表面作为上面，在载物台22上保持晶片21，同样进行蚀刻处理、淋洗液洗涤处理和干燥处理。
平滑化工序12中的蚀刻除去量优选单面为5～75μm，按晶片正反面的合计优选为10～150μm。蚀刻除去量在上述范围内，可提高晶片正反面的平坦度和晶片的平行度。此外，在平滑化工序12以后的工序中，实施镜面抛光时，镜面抛光工序的抛光量和以往的晶片制造工艺相比大大降低。若蚀刻除去量小于下限值，就得不到作为产品所必要的晶片正反面的平坦度和晶片的平行度，而且不能充分降低晶片表面粗糙度。若超过上限值，晶片平坦度受损，晶片制造中的生产性恶化。通过在上述条件下实施平滑化工序12，无需现有晶片制造工序中作为必须工序的采用磨削等机械加工的平坦化工序，即可实现高平坦化。
此外，在本实施方式中，已经叙述了关于省略了采用研磨或磨削等机械加工的平坦化工序的情况，但根据切片后的晶片形状，为使平滑化工序12中蚀刻液使用量等每张晶片的处理量减少，最好在平滑化工序12之前对已切片晶片进行研磨处理或平面磨削处理。此时通过实施平滑化工序12，也可降低机械加工而引起的外延层上形成的表面缺陷和滑移的发生。
然后，在晶片表面根据外延生长形成单晶硅构成的外延层(工序13)。上述外延层从其结晶性、量产性、装置的简易性、各种装置结构形成的容易性等观点考虑，优先选用CVD法形成。使用CVD法进行硅的外延生长，将例如SiCl4、SiHCl3、SiH2Cl2、SiH4等含硅原料气体和H2一块导入反应炉内，通过在上述晶片表面上析出原料气体的热分解或还原生成的硅。
如上所述，通过根据晶片表面的形状控制蚀刻液向晶片表面的使用，能以高精度平滑化晶片表面，晶片表面的平滑化处理是不含机械要素的对晶片使用蚀刻液的化学处理，所以几乎不产生晶片的损坏或损害，可降低起因于机械加工的外延层上形成的表面缺陷和滑移的发生。本实施方式得到的外延片，经对晶片整个表面进行测量，得到了晶片厚度的最大值和最小值之差在1μm以下的晶片。
此外，如图2所示，本实施方式优选在平滑化工序12和外延层形成工序13之间、或如图3所示在外延层形成工序13之后，进一步包括镜面抛光工序14。此外，由于作为化学处理的蚀刻在平滑化工序12进行，所以不会发生实施磨削等机械的平坦化处理而产生的磨削痕或波纹，因而没有必要在镜面抛光工序14采用大量的抛光量，可降低抛光量，所以和以往方法相比，表面质量提高，还可进一步抑制表面缺陷的发生。在镜面抛光工序14，可采用分别对晶片正反面进行单面抛光的SMP，也可以采用同时对晶片正反面进行抛光的DSP。此外，为提高被制成器件的晶片主表面的微粗糙度，也可以在实施DSP以后的晶片主表面进行SMP。在平滑化工序12和外延层形成工序13之间进行镜面抛光14时，采用SMP时，抛光量为每单面0.01μm以上5μm以下，更优选为0.1μm以上1μm以下。而采用DSP，抛光量按正反面抛光量合计为0.5μm以上20μm以下，更优选为0.5μm以上15μm以下。此外，在外延层形成工序13之后进行DSP时，抛光量按正反面抛光量合计为0.02μm以上1μm以下，更优选为0.1μm以上0.5μm以下。
此外，在本实施方式中，当然也可以在各工序前后设置洗涤工序。而且，在平滑化工序12之后外延层形成工序13之前进行的洗涤，可有效去除残留离子，因此特别优选使用具有氧化还原作用的洗涤液洗涤，洗涤之后用氟酸水溶液洗涤。
实施例
下面，对本发明的实施例和比较例同时加以详细说明。
实施例1
首先从单晶硅锭上切下Φ300mm的硅晶片备用。然后，使用图4所示的单片式蚀刻装置对硅晶片进行单片式蚀刻。蚀刻液选用氟酸、硝酸、磷酸及水的混合比例按重量％是氟酸：硝酸：磷酸：水＝7％：30％：35％：28％的酸蚀刻液。此外，蚀刻时分别控制晶片转速在600rpm、供给蚀刻液的流量为5.6升/分，蚀刻90秒。单片式蚀刻装置的蚀刻除去量为单面30μm。蚀刻后，边旋转晶片边向晶片表面供给纯水进行洗涤，通氮气吹向晶片表面使晶片表面干燥。然后反转晶片，对晶片背面在同条件下实施单片式蚀刻。
然后，通过外延生长在晶片表面形成2μm的由单晶硅构成的外延层，得到外延片。
实施例2
首先从单晶硅锭上切下Φ300mm的硅晶片备用。然后，使用图4所示的单片式蚀刻装置对硅晶片进行单片式蚀刻。蚀刻液选用氟酸、硝酸、磷酸及水的混合比例按重量％是氟酸：硝酸：磷酸：水＝7％：30％：35％：28％的酸蚀刻液。此外，蚀刻时分别控制晶片转速在600rpm、供给蚀刻液的流量为5.6升/分，蚀刻90秒。单片式蚀刻装置的蚀刻除去量为单面30μm。蚀刻后，边旋转晶片边向晶片表面供给纯水进行洗涤，通氮气吹向晶片表面使晶片表面干燥。然后反转晶片，对晶片背面在同条件下实施单片式蚀刻。
然后，将进行单片式蚀刻的晶片正反面施以对每一单面进行抛光的SMP。采用该SMP的抛光量为单面0.5μm，正反面合计1.0μm。最后，通过外延生长在晶片表面形成2μm的由单晶硅构成的外延层，得到外延片。
实施例3
首先从单晶硅锭上切下Φ300mm的硅晶片备用。然后，使用图4所示的单片式蚀刻装置对硅晶片进行单片式蚀刻。蚀刻液选用氟酸、硝酸、磷酸及水的混合比例按重量％是氟酸：硝酸：磷酸：水＝7％：30％：35％：28％的酸蚀刻液。此外，蚀刻时分别控制晶片转速在600rpm、供给蚀刻液的流量为5.6升/分，蚀刻90秒。单片式蚀刻装置的蚀刻除去量为单面30μm。蚀刻后，边旋转晶片边向晶片表面供给纯水进行洗涤，通氮气吹向晶片表面使晶片表面干燥。然后反转晶片，对晶片背面在同条件下实施单片式蚀刻。
然后，通过外延生长在晶片表面形成2μm的由单晶硅构成的外延层，得到外延片。再对外延片的正反面施以对每一单面进行抛光的SMP。采用该SMP的抛光量为单面0.5μm，正反面合计1.0μm。
比较例1
首先从单晶硅锭上切下Φ300mm的硅晶片备用。然后作为平坦化工序，使用图上未显示的磨削装置对晶片正反面进行双面同时磨削(Double Disk Surface Grind，以下称为DDSG)。使用DDSG工序的磨削量为单面30μm。然后，使用图上未显示的磨削装置进行单面磨削工序(Single Disk Surface Grind，以下称为SDSG)，使用该SDSG工序的除去量为单面20μm。
然后，对晶片正反面进行同时抛光的DSP。使用该DSP的抛光量为单面10μm，正反面合计20μm。然后对晶片正反面施以对每一单面进行抛光的SMP。采用该SMP的抛光量为单面0.5μm，正反面合计1.0μm。最后，通过外延生长在晶片表面形成2μm的由单晶硅构成的外延层，得到外延片。
比较试验1
对实施例1～3及比较例1分别得到的外延片采用微粒测定装置(KLA-Tencor公司制：SP1)测定外延片表面上存在的0.09μm以上的微粒，将其结果分别示于图5～图8中。
由图5～图8可知，实施例1中平均1枚晶片含有9个颗粒，实施例2中平均1枚晶片含有11个颗粒，实施例3中平均1枚晶片含有10个颗粒，比较例1中平均1枚晶片含有29个颗粒。实施例1～3中与是否进行镜面抛光无关，表面缺陷密度差别不大，均得到良好的结果。而比较例1中，虽然没有观察到滑移这样比较大的缺陷，但微观比较时发现表面缺陷密度有差别。
比较试验2
对实施例1～3及比较例1分别得到的外延片，使用非接触式表面粗糙度计(Chapman公司制：MP3100)测定该晶片的表面粗糙度，其结果示于下述表1中。
[表1]
从表1可以看出，省略了采用机械加工的平坦化工序形成的实施例1的晶片的表面粗糙度比作为以往方法的比较例1的晶片小。另外，实施镜面抛光的实施例2的晶片及实施例3的晶片的表面粗糙度比没有实施镜面抛光的实施例1的晶片的小，这表明越实施镜面抛光越能得到优良的结果。
比较试验3
对实施例1～3及比较例1分别得到的外延片采用X射线形貌仪照相。得到的金属表面形态照片分别示于图9～图12中。
由图9～图12可知，实施例1～3及比较例1的所有外延片，均未观察到滑移、转位等X射线形貌仪能观察范围的大的缺陷。
产业实用性
本发明所述的外延片的制造方法通过在半导体晶片表面使用蚀刻使所述表面平滑化，可有效形成外延层。

Claims (7)

1.外延片的制造方法，其特征在于，包括：
根据晶片表面形状控制对所述晶片表面的蚀刻液的使用，以此平滑化所述晶片表面的平滑化工序；和
通过外延生长在所述晶片表面上形成单晶硅构成的外延层的外延层形成工序。
2.权利要求1所述的外延片的制造方法，其特征在于，进行将单晶硅锭切片得到薄圆盘状晶片的切片工序，然后进行所述平滑化工序。
3.权利要求1或权利要求2所述的外延片的制造方法，其特征在于，在所述平滑化工序和外延层形成工序之间或外延层形成工序之后还包含镜面抛光工序。
4.权利要求1～3所述的外延片的制造方法，其特征在于，所述平滑化工序使用的蚀刻液是酸蚀刻液，所述酸蚀刻液由氟酸、硝酸及磷酸构成，所述氟酸、硝酸及磷酸按重量％计为含有混合比例为氟酸∶硝酸：磷酸＝0.5～40％：5～50％：5～70％的水溶液。
5.权利要求1～4所述的外延片的制造方法，其特征在于，使单晶硅锭切片得到的单一薄圆盘状晶片在水平方向上旋转，向上述旋转的晶片表面供给酸蚀刻液，上述供给的酸蚀刻液借助离心力扩展到整个晶片表面，由此进行所述平滑化工序。
6.权利要求1～5所述的外延片的制造方法，其特征在于，对所述硅晶片正反面进行平滑化。
7.权利要求1～6所述的外延片的制造方法，其特征在于，对制造的外延片整个表面进行测量时，所述晶片厚度的最大值和最小值之差在1μm以下。
CN200780012151.7A 2006-01-31 2007-01-24 外延片的制造方法 Active CN101415866B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP021902/2006 2006-01-31
JP2006021902A JP2007204286A (ja) 2006-01-31 2006-01-31 エピタキシャルウェーハの製造方法
PCT/JP2007/051031 WO2007088754A1 (ja) 2006-01-31 2007-01-24 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101415866A true CN101415866A (zh) 2009-04-22
CN101415866B CN101415866B (zh) 2015-06-17

Family

ID=38327333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780012151.7A Active CN101415866B (zh) 2006-01-31 2007-01-24 外延片的制造方法

Country Status (8)

Country Link
US (1) US8759229B2 (zh)
EP (1) EP1988193B1 (zh)
JP (1) JP2007204286A (zh)
KR (1) KR101002250B1 (zh)
CN (1) CN101415866B (zh)
MY (1) MY147106A (zh)
TW (1) TWI353006B (zh)
WO (1) WO2007088754A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014876A (zh) * 2012-12-03 2013-04-03 天津中环领先材料技术有限公司 一种单晶硅晶圆单切腐蚀片的加工方法
CN107293475A (zh) * 2016-04-01 2017-10-24 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP5493863B2 (ja) * 2007-11-08 2014-05-14 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
JP5515253B2 (ja) * 2008-08-07 2014-06-11 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US20150040983A1 (en) * 2013-08-07 2015-02-12 Solarworld Industries America, Inc. Acidic etching process for si wafers
US20180114691A1 (en) * 2013-08-07 2018-04-26 SolarWorld Americas, Inc. Methods for etching as-cut silicon wafers and producing solar cells
WO2015027235A1 (en) * 2013-08-23 2015-02-26 Natcore Technology, Inc. System and method for black silicon etching utilizing thin fluid layers
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6363876B2 (ja) * 2014-05-21 2018-07-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH0774140A (ja) * 1993-09-02 1995-03-17 Toshiba Corp 半導体装置の製造装置
JP3295235B2 (ja) 1994-07-29 2002-06-24 東京瓦斯株式会社 フローセンサ付フルイディックガスメータを用いて行う内管からのガス漏れ判定方法
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
JPH11135464A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2000323736A (ja) * 1999-05-10 2000-11-24 Mitsubishi Electric Corp シリコン太陽電池の製造方法
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
AU2001225543A1 (en) * 2000-01-21 2001-08-20 Hamamatsu Photonics K.K. Thickness measuring apparatus, thickness measuring method, and wet etching apparatus and wet etching method utilizing them
US7021319B2 (en) * 2000-06-26 2006-04-04 Applied Materials Inc. Assisted rinsing in a single wafer cleaning process
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
JP3737021B2 (ja) 2000-07-27 2006-01-18 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
JP2003197547A (ja) * 2001-12-28 2003-07-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
TW554075B (en) * 2002-04-17 2003-09-21 Grand Plastic Technology Corp Puddle etching method of thin film using spin processor
JP2004063883A (ja) * 2002-07-30 2004-02-26 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2003197549A (ja) * 2002-09-06 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers
JP2004319717A (ja) * 2003-04-15 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP2005101446A (ja) * 2003-09-26 2005-04-14 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
JP2005336008A (ja) * 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014876A (zh) * 2012-12-03 2013-04-03 天津中环领先材料技术有限公司 一种单晶硅晶圆单切腐蚀片的加工方法
CN107293475A (zh) * 2016-04-01 2017-10-24 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片

Also Published As

Publication number Publication date
JP2007204286A (ja) 2007-08-16
EP1988193A1 (en) 2008-11-05
TW200805453A (en) 2008-01-16
TWI353006B (en) 2011-11-21
CN101415866B (zh) 2015-06-17
WO2007088754A1 (ja) 2007-08-09
US20090053894A1 (en) 2009-02-26
EP1988193A4 (en) 2009-07-22
MY147106A (en) 2012-10-31
US8759229B2 (en) 2014-06-24
KR20080091206A (ko) 2008-10-09
EP1988193B1 (en) 2011-12-21
KR101002250B1 (ko) 2010-12-20

Similar Documents

Publication Publication Date Title
CN101415866A (zh) 外延片的制造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
US6793837B2 (en) Process for material-removing machining of both sides of semiconductor wafers
CN101379599B (zh) 晶片的单片式蚀刻方法
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
KR100504098B1 (ko) 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법
KR101947614B1 (ko) 반도체 웨이퍼의 제조 방법
KR100903602B1 (ko) 실리콘 웨이퍼 제조 방법
US20060258268A1 (en) Manufacturing method for semiconductor wafers, slicing method for slicing work and wire saw used for the same
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
JP2006210760A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
KR20030024834A (ko) 양측 폴리싱을 이용한 반도체 웨이퍼 처리 방법
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
KR100485310B1 (ko) 반도체웨이퍼의 양면재질을 제거하는 가공방법
KR100864347B1 (ko) 실리콘 웨이퍼의 제조방법
JP2003347257A (ja) 半導体ウエーハのラッピング方法
CN110653718A (zh) 一种晶片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant