JP5493863B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5493863B2
JP5493863B2 JP2009540086A JP2009540086A JP5493863B2 JP 5493863 B2 JP5493863 B2 JP 5493863B2 JP 2009540086 A JP2009540086 A JP 2009540086A JP 2009540086 A JP2009540086 A JP 2009540086A JP 5493863 B2 JP5493863 B2 JP 5493863B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
scratch
back surface
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009540086A
Other languages
English (en)
Other versions
JPWO2009060913A1 (ja
Inventor
和成 高石
友紀 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009540086A priority Critical patent/JP5493863B2/ja
Publication of JPWO2009060913A1 publication Critical patent/JPWO2009060913A1/ja
Application granted granted Critical
Publication of JP5493863B2 publication Critical patent/JP5493863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

この発明はエピタキシャルウェーハの製造方法、詳しくは円形のサセプタを使用し、気相エピタキシャル法によって、ウェーハ表面にエピタキシャル膜が成長されたエピタキシャルウェーハの製造方法に関する。
近年のウェーハの大口径化に伴い、シリコンウェーハの表面にエピタキシャル膜を成長させる気相エピタキシャル成長装置としては、枚葉式のものが多用されている。枚葉式の装置では、まず通路状の反応炉(チャンバ)内に設置されたサセプタにシリコンウェーハを載置する。その後、反応炉の外に設けられたヒータによりシリコンウェーハを加熱しながら、反応炉を通過する各種のソースガス(原料ガス、反応ガス)と反応させ、ウェーハ表面にエピタキシャル膜を成長させる。
サセプタには、平面視して円形で、ウェーハが1枚載置できるサセプタが多用されている。これは、大口径ウェーハ、たとえば直径が300mmの円形のシリコンウェーハを均一に加熱し、ウェーハ表面全体にソースガスを供給し、均一なエピタキシャル膜を成長させるためである。このサセプタの上面の中央部には、表裏面を水平にしたシリコンウェーハを納める凹形状のウェーハ収納部が形成されている。最近、このサセプタによるシリコンウェーハの支持位置は、シリコンウェーハの裏面のうち、面取り面との境界領域とするのが一般的となっている(たとえば特許文献1)。ウェーハ支持位置を境界領域とする方法としては、ウェーハ収納部の底板の中央部を均一に薄肉化し、底板の外周部に段差を形成するか、ウェーハ収納部の底板の中央部を円形に切欠し、底板をリング形状とする方法が考えられる。なお、境界領域とは、シリコンウェーハの裏面のうち、面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域である。
従来、サセプタの表面の素材としては、炭化珪素(SiC)が採用されていた。そのため、シリコンウェーハに比べれば、サセプタの方が高硬度(SiC=2200〜2500HV、Si=1050HV、[ビッカース硬度])である。しかも、サセプタの熱膨張係数はSiCが4.8×10−6/kで、シリコンは2.5×10−6/kと、サセプタの方が熱膨張係数は大きかった。炉内が高温となるエピタキシャル成長時には、前記ウェーハ裏面の境界領域と、ウェーハ収納部の底板の外周部の内周上縁とが擦れ合う。その際、熱膨張係数の違いによって、サセプタより軟らかいシリコンウェーハには、前記境界領域に傷が発生していた。
この傷とは、ちょうど指頭の爪の生え際に発生するササクレに似た溝状のもの(ササクレ傷)である。傷の平面形状としては線状のもの、点状のもの等があり、断面形状としてはV字型凹部等がある。
日本国特開2003−229370号公報
しかしながら、デバイス工程の微細化に伴い、シリコンウェーハの裏面において面取り面とウェーハ裏面との境界領域に傷が存在すれば、以下の不都合が生じていた。
すなわち、デバイス工程でシリコンウェーハをエッチング液等に浸漬した際、パーティクルが傷の部分から発生してウェーハの表面(デバイス形成面)側へ回り込み、これがその表面に付着する。その結果、デバイスプロセスで歩留まりが低下するという問題が発生していた。
そこで、この発明は、半導体ウェーハの裏面のうち面取り面との境界領域に傷が存在しないエピタキシャルウェーハを製造することができ、これにより傷を原因としたデバイス工程でのパーティクルの発生をなくすことができるエピタキシャルウェーハの製造方法を提供することを目的としている。
また、この発明は、傷の除去が容易なエピタキシャルウェーハの製造方法を提供することを目的としている。
さらに、この発明は、仮に傷が、半導体ウェーハの裏面の境界領域のうち、面取り面の部分に存在した場合でも、傷を取り残しなく除去することができるエピタキシャルウェーハの製造方法を提供することを目的としている。
請求項1に記載の発明は、半導体ウェーハの表面に、気相エピタキシャル法によってエピタキシャル膜を成長させるエピタキシャル工程と、前記エピタキシャル工程の直後に、前記半導体ウェーハの裏面のうち、面取り面との境界領域に前記エピタキシャル工程で発生した深さ0.5μm以上、長さ1μm以上の傷を除去する傷除去工程とを備えたエピタキシャルウェーハの製造方法であって、前記傷除去工程は、前記半導体ウェーハの表面を鏡面研磨すると同時に、前記半導体ウェーハの裏面を、前記鏡面研磨に比べて研磨レートを大きくして研磨することにより傷を除去するエピタキシャルウェーハの製造方法である。
請求項1に記載の発明によれば、半導体ウェーハの表面に、気相エピタキシャル法によってエピタキシャル膜を成長させる。その際、半導体ウェーハの裏面のうち、面取り面との境界領域に、深さ0.5μm以上、長さ1μm以上の傷(ササクレ傷)が発生する。これは、例えば半導体ウェーハをサセプタにより支持したとき、サセプタのウェーハ収納部のうち、その底板の外周部の内周上縁がウェーハ裏面の境界領域に当接するためである。
続く傷除去工程では、得られたエピタキシャルウェーハに対して、境界領域に発生した傷を除去する。これにより、半導体ウェーハの裏面のうち面取り面との境界領域に傷が存在しないエピタキシャルウェーハが得られる。
その結果、その後のデバイス工程で、例えばエッチング液等の処理液中にエピタキシャルウェーハを浸漬した際、パーティクルが傷の部分から発生してウェーハ表面側に回り込んでウェーハ表面に付着し、不良デバイスの発生原因となることがない。その結果、デバイスの歩留まりを高めることができる。
半導体ウェーハとしては、単結晶シリコンウェーハ、多結晶シリコンウェーハ等を採用することができる。
シリコンウェーハの口径は任意である。例えば、150mm、200mmあるいは300mm以上を採用することができる。
エピタキシャル膜の素材は、ウェーハと同じシリコン(単結晶シリコン、多結晶シリコン)を採用することができる。また、ウェーハの素材とは異なる例えばガリウム・ヒ素等でもよい。
エピタキシャル膜の厚さは、例えばバイポーラデバイス用やパワーデバイス用で数μm〜150μm、MOSデバイス用では10μm以下である。
気相エピタキシャル法としては、例えば常圧気相エピタキシャル法、減圧気相エピタキシャル法、有機金属気相エピタキシャル法等を採用することができる。気相エピタキシャル法では、例えばエピタキシャルウェーハを横置き状態(表裏面が水平な状態)でウェーハ収納部に収納する、平面視して円形で、ウェーハを1枚載置するサセプタが使用される。ウェーハ収納時には、円形のサセプタのうち、ウェーハ収納部の底板の外周部の内周上縁が、エピタキシャルウェーハの裏面と面取り面との境界領域に当接(線接触)する。この環状の当接ラインがウェーハの支持ラインとなる。
ここでいう半導体ウェーハの裏面の面取り面との境界領域とは、半導体ウェーハの裏面の平坦面と、曲面である面取り面との境界線(ウェーハ中心を中心とした円をなす)を中心として、ウェーハ半径方向へ内外1mm未満、合計2mm未満、好ましくはウェーハ半径方向へ内外0.1mm程度、合計0.2mm程度の幅を有する帯状の領域である。
サセプタの表面の素材としては、例えば、炭化珪素を採用することができる。サセプタの表面の素材には、半導体ウェーハと異なる素材を採用した方がよい。これは、エピタキシャル成長時の加熱により、半導体ウェーハとサセプタとが溶融し、一体的に貼り付かないようにするためである。半導体ウェーハとサセプタとを別素材にすることで、熱膨張率は互いに異なるものとなる。
また、傷とは、深さ0.5μm以上、長さ1μm以上の切れ込み傷である。言い換えれば、この傷は、ちょうど指頭の爪の生え際に発生するササクレに似た溝状のもの(ササクレ傷)である。傷の平面形状としては線状のもの、点状なもの等があり、断面形状としてはV字型凹部等がある。
傷のサイズが深さ0.5μm未満、長さ1μm未満であれば、デバイス工程でのエッチング液浸漬時、パーティクルが傷の部分から発生した場合でも、パーティクルの個数が少ないのでパーティクルがエッチング液によって溶失する。その結果、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着するおそれがない。よって、この傷を原因としたデバイスの歩留まりの低下のおそれがない。
なお、ウェーハ裏面での発生頻度が高い傷(ササクレ傷)のサイズは、深さ0.5〜5μm、長さ5〜100μmである。
また、傷除去工程は、前記半導体ウェーハの表面を鏡面研磨すると同時に、前記半導体ウェーハの裏面を、前記鏡面研磨に比べて研磨レートを大きくして研磨することにより傷を除去する。傷を研磨により除去するため、傷の除去が容易である。
ここでいう研磨とは、片面研磨装置を用いた場合に、ウェーハ表面(エピタキシャル膜の表面)を保持することによってウェーハ表面にキズ、汚れが付着する恐れがあるという理由により、両面研磨を指す。
両面研磨時に使用される両面研磨装置としては、例えばサンギヤとインターナルギヤとを有した遊星歯車式両面研磨装置、サンギヤを有さないサンギヤレス両面研磨装置を採用することができる。このうち、サンギヤからの発塵に起因してウェーハ表面にスクラッチ等が発生する恐れがあるという理由により、サンギヤレス式両面研磨装置を使用することが好ましい。
エッチングは、エッチング後の平坦度を劣化させないために、ウェーハ裏面全面へのエッチングが必要になるため、ウエットエッチングを採用する。ウエットエッチングは、酸エッチング液による酸エッチングでも、アルカリエッチング液によるアルカリエッチングでもよい。ただし、シリコンとの反応性が高く、生産性が高まるので、酸エッチングが好ましい。また、ウエットエッチングにおけるウェーハ裏面への液の接触形態としては、半導体ウェーハの片面のみにエッチング液を接触させる片面(裏面)エッチングを採用する。片面エッチング装置としては、例えばエッチング液をスプレーノズルから噴霧するスプレー式エッチング装置を採用する。
請求項1に記載の発明によれば、エピタキシャル工程で、ウェーハの裏面のうち、面取り面との境界領域に発生した深さ0.5μm以上、長さ1μm以上の傷は、次の傷除去工程で除去される。これにより、この境界領域に傷が存在しないエピタキシャルウェーハを得ることができる。その結果、その後のデバイス工程で、例えばエッチング液等の処理液中にエピタキシャルウェーハを浸漬した際、パーティクルが傷の部分から発生してウェーハ表面側に回り込んでウェーハ表面に付着し、不良デバイスの発生原因となることがない。その結果、デバイスの歩留まりを高めることができる。
また、ウェーハ裏面を研磨して傷を除去するので、傷の除去が容易である。
この発明の実施例1に係るエピタキシャルウェーハの製造方法により得られたエピタキシャルウェーハの拡大縦断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法により得られたエピタキシャルウェーハの傷の拡大縦断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のフローシートである。 この発明の実施例1に係るエピタキシャルウェーハの製造方法で使用される気相エピタキシャル成長装置の要部拡大断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法で使用されるサンギヤレス式の両面研磨装置の分解斜視図である。 この発明の実施例1に係る両面研磨装置を用いてエピタキシャルウェーハの両面を研磨中の縦断面図である。 この発明の実施例2に係るエピタキシャルウェーハの製造方法で使用される噴流式エッチング装置の断面図である。
符号の説明
10 エピタキシャルウェーハ、
11 シリコンウェーハ(半導体ウェーハ)、
12 エピタキシャル膜、
a 境界領域、
b 傷。
以下、この発明の実施例を具体的に説明する。まず、図1〜図6を参照して、実施例1に係るエピタキシャルウェーハの製造方法を説明する。
図1において、10はこの発明の実施例1に係るエピタキシャルウェーハである。このエピタキシャルウェーハ10は、シリコンウェーハ(半導体ウェーハ)11の表面にエピタキシャル膜12が成長され、かつシリコンウェーハ11の裏面のうち、面取り面との境界領域aに傷bが存在しないウェーハである(図2)。
境界領域aとは、シリコンウェーハ11の裏面と面取り面との境界線c(平坦面と湾曲面との交わりにより形成された円)を中心として、ウェーハ半径方向の内側へ0.1mm、外側へ0.1mmのリング帯状の領域である。傷bとは、ウェーハの裏面のうち、面取り面との境界領域に発生する、深さ0.5μm以上、長さ1μm以上の切れ込み傷である。
以下、図3のフローシートを参照して、このエピタキシャルウェーハ10の製造方法を説明する。
まず、CZ法により引き上げられた単結晶シリコンインゴットからスライスしたシリコンウェーハ11を準備する(S101)。このシリコンウェーハ11には、ドーパントとしてボロンが、シリコンウェーハ11の比抵抗が10mΩ・cmになるまで添加されている。
次に、厚さ約900μm、直径300mmにスライスされたシリコンウェーハ11は、面取り工程で、その周縁部が面取り用の砥石により面取りされる(S102)。これにより、シリコンウェーハ11の周縁部は、断面が所定の丸みを帯びた形状となる。
続くラッピング工程では、面取りされたシリコンウェーハ11が、ラップ盤によりラッピングされる(S103)。
次いで、エッチング工程では、ラップドウェーハを所定のエッチング液(混酸またはアルカリ+混酸)に浸漬し、ラップ加工での歪み、面取り工程等の歪み等を除去する(S104)。この場合、通常片面で20μm、両面で40μm程度をエッチングする。
その後、シリコンウェーハ11を研磨盤に固定し、シリコンウェーハ11に鏡面研磨を施す(S105)。
次に、シリコンウェーハ11を枚葉式の気相エピタキシャル成長装置の反応室内に配置し、シリコンウェーハ11の表面に、気相エピタキシャル法によりエピタキシャル膜12を成長させる(S106)。
以下、図4を参照して、気相エピタキシャル成長装置を用いたエピタキシャル成長工程を具体的に説明する。
図4に示すように、気相エピタキシャル成長装置30は、上下にヒータが配設されたチャンバ(図示せず)の中央部に、平面視して円形のサセプタ13が水平配置されたものである。サセプタ13の表面の素材は炭化珪素(ビッカース硬度2300HV)である。サセプタ13の表面の中央部には、シリコンウェーハ11を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部14が形成されている。ウェーハ収納部14の底板15は、その中央部が均一な厚さに薄肉化されている。これにより、底板15の外周部15aの内周上縁15bの付近に段差が現出される。ウェーハ収納部14は、この底板15と、外周部15aの外周に配置される周壁14aとから区画された空間である。
また、チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス(Hガス)と所定のソースガス(SiHClガス)とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバの他側部には、両ガスの排気口が形成されている。
エピタキシャル成長時には、まず、シリコンウェーハ11をサセプタ13のウェーハ収納部14に、ウェーハ表裏面を水平にして載置する。このとき、サセプタ13の内周上縁15bが、シリコンウェーハ11の裏面のうち、面取り面との境界領域aに当接する。この当接は、シリコンウェーハ11の全周にわたる。
次に、シリコンウェーハ11の表面にエピタキシャル膜12を成長させる。すなわち、キャリアガスとソースガスとを、対応するガス供給口を通して反応室へ導入する。反応室の炉内圧力は100±20KPaである。ここで、1000℃〜1300℃の高温に熱せられたシリコンウェーハ11上に、ソースガスの熱分解または還元によって生成されたシリコンを、反応速度1.5〜4.5μm/分で析出させる。これにより、シリコンウェーハ11の表面上にシリコン単結晶のエピタキシャル膜12が成長される。こうして、エピタキシャルウェーハ10が作製される。
エピタキシャル成長の加熱時には、シリコンウェーハ11の熱膨張率とサセプタ13の熱膨張率との違いにより、シリコンウェーハ11の裏面の境界領域aがサセプタ13の内周上縁15bに対して擦れる。このとき、サセプタ13の表面の素材は、シリコンウェーハ11より硬い炭化珪素である。そのため、ウェーハ外周部の裏側において、面取り面とウェーハ裏面との境界領域aに深さ0.5〜20μm、長さ1〜500μmの傷bが発生する。
次に、エピタキシャルウェーハ10をサンギヤレス構造の両面研磨装置内に配置する。次いで、エピタキシャルウェーハ10の表面(エピタキシャル膜12の表面)を鏡面研磨すると同時に、エピタキシャルウェーハ10の裏面(シリコンウェーハ11の裏面)を、表面研磨に比べて研磨レートを大きくして研磨する(S107)。ここでは、研磨液として、シリカ濃度が0.3重量%以下のものが採用されている。
以下、図5および図6を参照して、サンギヤレス構造の両面研磨装置の構造を具体的に説明する。
図5および図6に示すように、上定盤120は、上方に延びた回転軸12aを介して、上側回転モータ16により水平面内で回転駆動される。また、上定盤120は軸線方向へ進退させる昇降装置18により垂直方向に昇降させられる。昇降装置18は、エピタキシャルウェーハ10をキャリアプレート110に給排する際等に使用される。なお、上定盤120および下定盤130のエピタキシャルウェーハ10の表裏両面に対する押圧は、上定盤120および下定盤130に組み込まれた図示しないエアバック方式等の加圧手段により行われる。下定盤130は、その出力軸17aを介して、下側回転モータ17により水平面内で回転させられる。キャリアプレート110は、そのプレート自体が自転しないように、キャリア円運動機構19によって、そのプレート110の表面と平行な面(水平面)内で円運動する。
キャリア円運動機構19は、キャリアプレート110を外方から保持する環状のキャリアホルダ20を有している。キャリア円運動機構19とキャリアホルダ20とは、連結構造を介して連結されている。
キャリアホルダ20の外周部には、90度ごとに外方へ突出した4個の軸受部20bが配設されている。各軸受部20bには、小径円板形状の偏心アーム24の上面の偏心位置に突設された偏心軸24aが挿着されている。また、これら4個の偏心アーム24の各下面の中心部には、回転軸24bが垂設されている。これらの回転軸24bは、環状の装置基体25に90度ごとに合計4個配設された軸受部25aに、それぞれ先端部を下方へ突出させた状態で挿着されている。各回転軸24bの下方に突出した先端部には、それぞれスプロケット26が固着されている。各スプロケット26には、一連にタイミングチェーン27が水平状態で架け渡されている。これらの4個のスプロケット26とタイミングチェーン27とは、4個の偏心アーム24が同期して円運動を行うように、4本の回転軸24bを同時に回転させる。
4本の回転軸24bのうち、1本の回転軸24bはさらに長尺に形成され、その先端部がスプロケット26より下方に突出している。この部分に動力伝達用のギヤ28が固着されている。ギヤ28は、円運動用モータ29の上方へ延びる出力軸に固着された大径な駆動用のギヤ30に噛合されている。
したがって、円運動用モータ29を起動すれば、その回転力は、ギヤ30,28および長尺な回転軸24bに固着されたスプロケット26を介してタイミングチェーン27に伝達される。そして、タイミングチェーン27が周転することで、他の3個のスプロケット26を介して、4個の偏心アーム24が同期して回転軸24bを中心に水平面内で回転する。これにより、各偏心軸24aに一括して連結されたキャリアホルダ20、ひいてはホルダ20に保持されたキャリアプレート110が、このプレート110に平行な水平面内で、自転をともなわない円運動を行う。すなわち、キャリアプレート110は、上定盤120および下定盤130の軸線eから距離Lだけ偏心した状態を保って旋回する。距離Lは、偏心軸24aと回転軸24bとの距離と同じである。この自転をともなわない円運動により、キャリアプレート110上の全ての点は、同じ大きさの小円の軌跡を描く。
このように、エピタキシャルウェーハ10の両面を研磨することで、ウェーハ両面の平坦度が高まる。しかも、傷が存在するウェーハ裏面のみを研磨する場合には、ウェーハ表面(エピタキシャル膜の表面)が保持されるので、ウェーハ表面にキズ、汚れが付着するおそれが少ない。
以上の工程により、シリコンウェーハ11の裏面のうち、面取り面との境界領域aに傷bが存在しないエピタキシャルウェーハ10が作製される(図1)。その結果、その後のデバイス工程で、例えばエッチング液等の処理液中にエピタキシャルウェーハ10を浸漬しても、パーティクルが傷bの部分から発生しない。そのため、このパーティクルがウェーハ表面側に回り込んでウェーハ表面に付着することがない。その結果、デバイスの歩留まりを高めることができる。
また、実施例1ではウェーハ裏面を研磨して傷bを除去するようにしたので、傷bの除去が容易となる。
次に、図7に基づきこの発明の実施例2に係るエピタキシャルウェーハの製造方法を説明する。実施例2は、傷除去工程として、噴流式エッチング装置(片面エッチング装置)50を用いて、ウェーハ裏面にエッチング液を接触させて傷bを除去するエッチング(傷除去工程)を採用した点を特徴としている。
以下、図7を参照して、噴流式エッチング装置50による裏面エッチング工程(傷除去工程)を具体的に説明する。
噴流式エッチング装置50はエッチング槽53と、ウェーハ保持手段51と、ウェーハ回転昇降手段52とを備えている。
エッチング槽53には、エッチング液(HF:NHF=2:1)が槽上部まで貯留されている。ウェーハ保持手段51は、エッチング槽53の上方に配置され、ウェーハ裏面を下に向けてエピタキシャルウェーハ10を水平状態で真空吸着する。ウェーハ回転昇降手段52は、ウェーハ保持手段51に保持されたエピタキシャルウェーハ10を、ウェーハ保持手段51と一体的に水平回転および昇降させる。
エッチング槽53は、分離された内槽53Aと外槽53Bとから構成されている。内槽53Aの底面の中心部には、エッチング液を真上に吹き出し、液面を所定高さまで盛り上げる吹き出しノズル54が設けられている。吹き出しノズル54には、循環用パイプ55aを介して液循環装置55が接続されている。液循環装置55は、内槽53Aからオーバフローして外槽53Bに排出されたエッチング液を導出し、このエッチング液をフィルタリングして、吹き出しノズル54から内槽53Aへ戻す装置である。循環用パイプ55aには、循環ポンプ56、異物除去用のフィルタ57が接続されている。
ウェーハ保持手段51は、厚肉な円盤形状の保持本体51aと、保持本体51aの下面に取り付けられ、多数の吸引孔が所定ピッチで形成された吸引板51bとを有している。吸引板51bの下面には、エピタキシャルウェーハ10が吸着される。保持本体51aに吸気口が形成され、吸気口には図示しないバキューム装置の吸引部から導出された吸引ホースの先端部が連通されている。保持本体51aは、吸引口と吸引板51bの各吸引孔とを連通した内部流路を有している。
ウェーハ回転昇降手段52は、出力軸52aの先端が下向きの回転モータ52bと、回転モータ52bを昇降させる昇降機構部52cとを有している。回転軸52aの下端部には、ウェーハ保持手段51が連結される。
次に、この発明の実施例2に係る片面エッチング方法を説明する。
図7に示すように、あらかじめ図示しないバキューム装置を作動させ、これにより発生した負圧力で、吸引板51bの下面にエピタキシャルウェーハ10を水平状態で吸着し、保持する。このとき、ウェーハ裏面は下方を向いている。その後、回転モータ52bによりエピタキシャルウェーハ10を1〜10rpmで回転させながら、昇降機構部52cによりエピタキシャルウェーハ10を下方へ移動させ、エピタキシャルウェーハ10を液面から5〜30mmの高さで保持する。
次いで、循環ポンプ56の作動により、吹き出しノズル54からエッチング液面に向かって5〜30リットル/分でエッチング液を吹き出す。これにより、内層53Aに貯留されたエッチング液の中心部の液面が5〜30mmだけ盛り上がる。よって、この盛り上がり部分が、液面上方に水平保持されたシリコンウェーハ11の裏面の中心部に接触する。
このとき、エッチング液の表面張力で、エッチング液がシリコンウェーハ11の一面(裏面)全域に広がって落下する。これにより、前記境界領域aの傷bを含むウェーハ裏面の全体がエッチングされる。
このように、傷bをエッチングにより除去するようにしたので、実施例1の研磨に比べて傷bの除去が容易となる。しかも、仮に傷bの発生位置が、前記境界領域aのうち、面取り面の部分であっても、傷bを取り残しなく除去することができる。
その他の構成、作用および効果は、実施例1と略同じであるので説明を省略する。
ここで、実際に実施例1により作製されたエピタキシャルウェーハ(本発明品)と、従来法で製造されたエピタキシャルウェーハ(以下、従来品)のエピタキシャルウェーハとに対して、デバイス工程でのエッチング液への浸漬作業を想定した、傷の発生数を測定する試験の結果を報告する。測定値は、実施例1のエピタキシャルウェーハ、従来品のエピタキシャルウェーハを、それぞれ25枚ずつ試験した平均値である。
ウェーハ裏面及び端面検査装置(Raytex社製)により、各エピタキシャルウェーハの裏面のうち、面取り面との境界領域に存在する傷の数をカウントした(最小測定サイズ;0.2μm)。その結果、本発明品の傷の数は0個、従来品の傷の数は約60個で、従来品に比べて実施例1の製造法により得られたエピタキシャルウェーハの優位性は明らかだった。
この発明は、MOS製品、ロジック製品などの基板となるエピタキシャルウェーハの製造に有用である。

Claims (1)

  1. 半導体ウェーハの表面に、気相エピタキシャル法によってエピタキシャル膜を成長させるエピタキシャル工程と、
    前記エピタキシャル工程の直後に、前記半導体ウェーハの裏面のうち、面取り面との境界領域に前記エピタキシャル工程で発生した深さ0.5μm以上、長さ1μm以上の傷を除去する傷除去工程とを備えたエピタキシャルウェーハの製造方法であって、
    前記傷除去工程は、前記半導体ウェーハの表面を鏡面研磨すると同時に、前記半導体ウェーハの裏面を、前記鏡面研磨に比べて研磨レートを大きくして研磨することにより傷を除去するエピタキシャルウェーハの製造方法。
JP2009540086A 2007-11-08 2008-11-06 エピタキシャルウェーハの製造方法 Active JP5493863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009540086A JP5493863B2 (ja) 2007-11-08 2008-11-06 エピタキシャルウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007291339 2007-11-08
JP2007291339 2007-11-08
PCT/JP2008/070236 WO2009060913A1 (ja) 2007-11-08 2008-11-06 エピタキシャルウェーハの製造方法
JP2009540086A JP5493863B2 (ja) 2007-11-08 2008-11-06 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009060913A1 JPWO2009060913A1 (ja) 2011-03-24
JP5493863B2 true JP5493863B2 (ja) 2014-05-14

Family

ID=40625800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009540086A Active JP5493863B2 (ja) 2007-11-08 2008-11-06 エピタキシャルウェーハの製造方法

Country Status (4)

Country Link
US (1) US7998867B2 (ja)
JP (1) JP5493863B2 (ja)
TW (1) TW200933707A (ja)
WO (1) WO2009060913A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795461B2 (ja) 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
JP6387131B2 (ja) * 2017-02-20 2018-09-05 Sppテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417334A (ja) * 1990-05-11 1992-01-22 Fujitsu Ltd 基板のウェット処理装置
JPH10256200A (ja) * 1997-03-07 1998-09-25 Nec Corp 半導体基板およびその製造方法
JP2002134521A (ja) * 2000-10-30 2002-05-10 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Iii−v族化合物半導体ウェハおよびその製造方法
JP2003229370A (ja) 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US7816765B2 (en) * 2008-06-05 2010-10-19 Sumco Corporation Silicon epitaxial wafer and the production method thereof
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Sumco エピタキシャルウェーハおよびその製造方法
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
JP2010141272A (ja) * 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
JP5141541B2 (ja) * 2008-12-24 2013-02-13 株式会社Sumco エピタキシャルウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417334A (ja) * 1990-05-11 1992-01-22 Fujitsu Ltd 基板のウェット処理装置
JPH10256200A (ja) * 1997-03-07 1998-09-25 Nec Corp 半導体基板およびその製造方法
JP2002134521A (ja) * 2000-10-30 2002-05-10 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JPWO2009060913A1 (ja) 2011-03-24
TWI368938B (ja) 2012-07-21
WO2009060913A1 (ja) 2009-05-14
US20100261341A1 (en) 2010-10-14
US7998867B2 (en) 2011-08-16
TW200933707A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
JP5493863B2 (ja) エピタキシャルウェーハの製造方法
JP5141541B2 (ja) エピタキシャルウェーハの製造方法
JP2011522393A (ja) サポートボスを有するサセプタ
JP4839836B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
WO2009081720A1 (ja) エピタキシャルシリコンウェーハの製造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6459801B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011042536A (ja) エピタキシャルシリコンウェーハの製造方法
JP5195370B2 (ja) エピタキシャルウェーハの製造方法
JP4675749B2 (ja) エピタキシャルウエーハの製造方法
TW201725697A (zh) 外延晶片的製造方法
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
JP2009302163A (ja) シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせsoiウェーハ並びにそれらの製造方法。
JPWO2009060914A1 (ja) エピタキシャルウェーハ
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2002231634A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2010040935A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2013191889A (ja) シリコンエピタキシャルウェーハ
KR100919932B1 (ko) 실리콘 에피택셜 단결정 기판의 제조방법 및 에칭장치
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010021441A (ja) エピタキシャル基板ウェーハ
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5493863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250