JP4839836B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP4839836B2
JP4839836B2 JP2005511013A JP2005511013A JP4839836B2 JP 4839836 B2 JP4839836 B2 JP 4839836B2 JP 2005511013 A JP2005511013 A JP 2005511013A JP 2005511013 A JP2005511013 A JP 2005511013A JP 4839836 B2 JP4839836 B2 JP 4839836B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal substrate
silicon single
cleaning
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005511013A
Other languages
English (en)
Other versions
JPWO2005001916A1 (ja
Inventor
毅 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005511013A priority Critical patent/JP4839836B2/ja
Publication of JPWO2005001916A1 publication Critical patent/JPWO2005001916A1/ja
Application granted granted Critical
Publication of JP4839836B2 publication Critical patent/JP4839836B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコンエピタキシャルウェーハの製造方法に関する。
従来より、反応容器の内部に配されたサセプタの座ぐり上に載置されたシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させることで、シリコンエピタキシャルウェーハを製造する方法が知られている。
シリコンエピタキシャルウェーハを製造する場合において、シリコンエピタキシャル層の気相成長の前には、シリコン単結晶基板を洗浄する洗浄工程を行う。洗浄工程では、一般的に、アンモニア水と過酸化水素水との混合液を用いて主に微粒子(パーティクル)を除去するSC1洗浄工程を行った後、塩酸と過酸化水素水との混合液を用いて主に金属を除去するSC2洗浄工程を行う。これらSC1洗浄及びSC2洗浄の際には、シリコン単結晶基板の表面に自然酸化膜が形成される。
その後、洗浄済のシリコン単結晶基板を反応容器内に搬送し、サセプタの座ぐり上に載置する。そして、反応容器内を加熱して水素熱処理を行うことによって、シリコン単結晶基板の主表面に形成された自然酸化膜を水素ガスによりエッチングして除去する。なお、水素熱処理の際に、水素ガスとともに塩化水素ガスを用いることもある。
次いで、反応容器内を成長温度に設定し、シリコン単結晶基板の主表面上にシリコン原料ガスを供給し、これによりシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造する。
また、ウェーハの裏面に対して薄膜を形成することを目的として、ウェーハとサセプタとの間に隙間を形成するために、リフトピンの上端にウェーハを下面から支持する突起が設けられたウェーハ支持装置が知られている(例えば、特許文献1参照。)。
特開平9−205130号公報
ところで、シリコンエピタキシャルウェーハの主裏面には、微小な凹凸が形成されることがあり、特に、両主面に鏡面加工が施された両面ミラーシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長したものの場合には、前記微小な凹凸は、集光灯下或いは光学的表面検査装置で曇り(ヘイズ)として観察される。
この発明は、上記のような問題点を解決するためになされたもので、シリコンエピタキシャルウェーハ、特に両面ミラーシリコン単結晶基板の主表面上にシリコンエピタキシャル層が気相成長されたシリコンエピタキシャルウェーハの主裏面に、微小な凹凸が生じるのを抑制するとともに、シリコンエピタキシャルウェーハの主裏面のヘイズレベルを改善することができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
上記のように、特に、両面ミラーシリコン単結晶基板の主表面上にシリコンエピタキシャル層が気相成長されたシリコンエピタキシャルウェーハの主裏面に、微小な凹凸が形成された状態となるのは、次のような理由に依ることがわかった。
シリコンエピタキシャルウェーハの製造においては、上記のようにシリコンエピタキシャル層の気相成長の前に水素熱処理を行うが、水素熱処理の際に、水素ガスによりシリコン単結晶基板の主表面がエッチングされるだけでなく、サセプタの座ぐりの上面とこの座ぐりに収容されたシリコン単結晶基板の主裏面との隙間に水素ガスが回り込むことによって、シリコン単結晶基板の主裏面において自然酸化膜が局部的にエッチングされる。特に、前記主裏面のうち、サセプタに形成されたリフトピン用の貫通孔に対向する部分において自然酸化膜がエッチングされやすい。
このように自然酸化膜が局部的にエッチングされてエッチングムラの生じた状態でシリコンエピタキシャル層の気相成長を行うと、シリコン単結晶基板の主裏面を構成するシリコンが局部的に露出した箇所にシリコンエピタキシャル層がまだらに気相成長し、そのため前記主裏面に微少な凹凸が形成されてしまう。
そこで、本発明のシリコンエピタキシャルウェーハの製造方法は、反応容器内に、シリコン単結晶基板を載置可能なサセプタが配設され、サセプタに載置されたシリコン単結晶基板に、水素雰囲気中で熱処理を施す水素熱処理工程と、水素熱処理工程後に、シリコンエピタキシャル層を気相成長する気相成長工程とを備えるシリコンエピタキシャルウェーハの製造方法において、水素熱処理工程を、シリコンエピタキシャル層の気相成長温度よりも低温で行い、水素熱処理工程中に、シリコン単結晶基板をサセプタから離間させ、気相成長工程の間は、シリコン単結晶基板をサセプタに載置し、シリコン単結晶基板のサセプタからの離間を、サセプタに対してシリコン単結晶基板を相対的に上下動させるリフトピンにシリコン単結晶基板を支持させて行い、前記水素熱処理工程において、前記シリコン単結晶基板が前記サセプタから離間している際の反応容器内の温度が900℃以上1150℃未満であることを特徴としている。
また、水素熱処理工程において、シリコン単結晶基板がサセプタから離間している際の反応容器内の温度が1000℃以上であることがより好ましい。一方、反応容器内の温度が1100℃以下であることがより好ましい。
また、水素熱処理工程の前に、シリコン単結晶基板を洗浄する洗浄工程を備える場合、洗浄工程が、シリコン単結晶基板の少なくとも主裏面に形成された自然酸化膜を除去する主裏面自然酸化膜除去洗浄を有し、主裏面自然酸化膜除去洗浄を洗浄工程の最終洗浄として行うことが好ましい。
さらに、この場合、洗浄工程が、シリコン単結晶基板の両主面に形成された自然酸化膜を除去する両主面自然酸化膜除去洗浄を有し、両主面自然酸化膜除去洗浄を最終洗浄として行うようにしても良い。
これらの場合、自然酸化膜除去洗浄では、フッ酸を用いて自然酸化膜を洗浄除去することが好ましい。
一方、この洗浄工程が、シリコン単結晶基板の主表面に酸化膜を形成する主表面酸化膜形成洗浄を有し、主表面酸化膜形成洗浄を主表面の最終洗浄として行うことが好ましい。
また、シリコン単結晶基板が、最終洗浄から反応容器内に投入されるまでの間、大気中に保管される時間を3日以内とすることが好ましい。
本発明のシリコンエピタキシャルウェーハの製造方法によれば、シリコン単結晶基板、特に両面ミラーシリコン単結晶基板の主裏面の自然酸化膜をムラなくエッチングすることができるので、その後の気相成長工程にて、両面ミラーシリコン単結晶基板の主裏面、特に、この主裏面のうち、座ぐりに形成されたリフトピン用の貫通孔に対向する部分に微少な凹凸が生じるのを抑制でき、集光灯下或いは光学的表面検査装置でヘイズが観察されなくなる。この結果、シリコン単結晶基板、特に両主面に鏡面加工が施された両面ミラーシリコン単結晶基板の主表面上にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハにおいて、主裏面全体のヘイズレベルが0.1ppm以上50ppm以下、より好ましくは、0.1ppm以上0.5ppm以下であることを特徴とするシリコンエピタキシャルウェーハを製造することが可能となる。主裏面全体のヘイズレベルが50ppm以下であれば、暗室集光灯下の目視検査でヘイズは検知されない。また、主裏面全体のヘイズレベルが0.5ppm以下であれば、主裏面に存在する直径0.18μm以上のパーティクルを光学的表面検査装置で測定することが可能となる。
上記において、ppmとは、例えばレーザ散乱光検出装置等の光学的表面検査装置を用いてシリコンエピタキシャルウェーハの主裏面を光学走査して得られる散乱光の強度を表す単位である。即ち、例えば、0.1ppmとは、入射光の強度に対して百万分の0.1の強度の散乱光が計測されたことを表す。また、散乱光の強度は表面粗さの大きさに比例するので、例えば散乱光の強度が大きい時には凹凸が比較的大きいことがわかる。
なお、レーザ散乱光検出装置は、シリコンエピタキシャルウェーハの主裏面全体を測定することができるが、シリコンエピタキシャルウェーハの周縁部では面取り部からの無視し得ないレベルの乱反射光が同時に測定されるので、通常、シリコンエピタキシャルウェーハの周縁部の幅数mmの範囲で得られた測定値は除外する。
特に近年需要が高まっている直径が300mm以上の高平坦度シリコンエピタキシャルウェーハであることが好ましい。
ここで、上記特許文献1のウェーハ支持装置は、ウェーハの裏面に薄膜を形成するためにウェーハとサセプタとの間に常時隙間を形成する構成を有するが、本発明においては、シリコン単結晶基板、特に両面ミラーシリコン単結晶基板の主裏面の自然酸化膜をムラなくエッチングするために、水素熱処理を施す際に、両面ミラーシリコン単結晶基板をサセプタから離間させる一方で、両面ミラーシリコン単結晶基板の主表面上にシリコンエピタキシャル層の気相成長を行う際には、両面ミラーシリコン単結晶基板をサセプタに載置する。即ち、気相成長時には、両面ミラーシリコン単結晶基板とサセプタとを離間させないような構成となっている。つまり、本発明は、特許文献1に開示された発明の目的及び構成とは異なっている。本発明によれば、気相成長前に両面ミラーシリコン単結晶基板の主裏面の自然酸化膜をムラなくエッチングするとともに、当該基板の主裏面上に対するシリコンエピタキシャル層のまだらな気相成長を防止することができる。
本発明によれば、シリコン単結晶基板の主裏面の自然酸化膜をムラなくエッチングすることができるので、その後の気相成長工程にて、シリコン単結晶基板の主裏面、特に、この主裏面のうち、リフトピン用の貫通孔に対向する部分に微少な凹凸が生じるのを抑制でき、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを50ppm以下にすることが可能となる。
本発明が適用された第一の実施の形態として例示するシリコンエピタキシャルウェーハの製造方法の各工程を説明するための図である。 図1のシリコンエピタキシャルウェーハの製造方法に係る反応容器内の温度と各製造工程と基板の配置状態との対応を示す図である。 気相成長装置を示す模式的な正面断面図であり、サセプタの座ぐり内にシリコン単結晶基板を載置した状態を示す図である。 気相成長装置を示す模式的な正面断面図であり、リフトピンによりシリコン単結晶基板をサセプタから離間させた状態を示す図である。 本発明が適用された第二の実施の形態として例示するシリコンエピタキシャルウェーハの製造方法の各工程を説明するための図である。 実施例1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実験例のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実験例のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実験例のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例2−1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例2−2のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例2−3のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例2−4のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例2−1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例2−2のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例3−1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例3−2のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例3のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例5−1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例5−2のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例5−3のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 実施例5−4のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例5−1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例5−2のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例5−3のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。 比較例5−4のシリコンエピタキシャルウェーハの主裏面のヘイズレベルを模式的に示す図である。
以下に、図面を参照しながら、本発明に係る実施の形態について説明する。
[第一の実施の形態]
先ず、本発明が適用された第一の実施の形態のシリコンエピタキシャルウェーハの製造方法に使用する気相成長装置の好適な一例としての枚葉式の気相成長装置100の概略構成について、図3を参照して説明する。
図3に示すように、気相成長装置100は、気相成長の際に、両面ミラーシリコン単結晶基板Wを支持する円盤状のサセプタ1と、サセプタ1が略水平状態で内部に配される反応容器2と、サセプタ1を下面側から支持するサセプタ支持部材3と、サセプタ1に対して相対的に両面ミラーシリコン単結晶基板Wを上下動させるリフトピン4と、反応容器2内を加熱するための例えば、ハロゲンランプ等の加熱装置5と、シリコン原料ガスを反応容器2内のサセプタ1の上側領域に導入してこのサセプタ1上の両面ミラーシリコン単結晶基板Wの主表面上に供給するガス導入路6と、反応容器2に対しガス導入路6と同じ側に設けられパージガスを反応容器2内のサセプタ1の下側領域に導入するパージガス導入路7と、これら反応ガス導入路6及びパージガス導入路7に対し反応容器2の逆側に設けられ反応容器2からガスを排気する排気路8とを備えて概略構成されている。
サセプタ1の主表面には、内部に、シリコンエピタキシャル層が気相成長される両面ミラーシリコン単結晶基板Wが載置される座ぐり10が形成されている。
この座ぐり10は、例えば、両面ミラーシリコン単結晶基板Wの外周縁部を支持する上段座ぐり部11と、この上段座ぐり部11よりも中心側下段に形成された下段座ぐり部12とを有する二段構成を成している。
また、サセプタ1は、例えば、炭化珪素で被覆されたグラファイトから構成されている。
サセプタ支持部材3は、上下方向Aに移動可能に設けられており、当該サセプタ支持部材3の先端部には、放射状に分岐するように複数の支持アーム3aが設けられている。この支持アーム3aの先端部は、サセプタ1の主裏面に形成された凹部1aに嵌合されており、これにより、サセプタ1をその上面が略水平となるように支持している。
リフトピン4は、丸棒状に構成された胴体部4aと、この胴体部4aの上端部に形成され、座ぐり10に載置された両面ミラーシリコン単結晶基板Wを下面側から支持する頭部4bとを備えている。頭部4bは、両面ミラーシリコン単結晶基板Wを支持しやすいように胴体部4aに比べて拡径されている。
リフトピン4は、座ぐり10の底面に形成されたリフトピン用の貫通孔10aに挿通され、その頭部4bが座ぐり10の底面に望むように配設されている。さらに、リフトピン4の胴体部4aは、支持アーム3aに形成された貫通孔3bを貫通している。
次に、本発明に係るシリコンエピタキシャルウェーハの製造方法について、図1及び図2を参照して説明する。
本実施の形態におけるシリコンエピタキシャルウェーハの製造方法にあっては、シリコン単結晶基板Wの主表面上にシリコンエピタキシャル層を気相成長する気相成長工程(ステップS13;図2参照)の前に行う水素熱処理工程(ステップS11;図2参照)において、リフトピン4を用いてシリコン単結晶基板Wをサセプタ1から離間させる。これにより、シリコン単結晶基板Wの主裏面の自然酸化膜をムラなくエッチング除去する。その後、シリコン単結晶基板Wを座ぐり10に載置し、その基板Wの主表面上にシリコンエピタキシャル層を気相成長する。
以下、本発明の実施例1及び比較例1について説明する。
なお、実施例1及び比較例1並びに後述する各実施例及び比較例にあっては、両面ミラーシリコン単結晶基板Wとして、直径:300mm、p型、抵抗率:約0.0015Ω・cm、面方位(100)のものを用い、また、気相成長条件を、原料ガス:トリクロロシラン、成長温度:1150℃として、両面ミラーシリコン単結晶基板Wの主表面に抵抗率約10Ω・cmのシリコンエピタキシャル層を約3μm気相成長するものとする。
また、シリコンエピタキシャルウェーハの主裏面のヘイズレベルxの測定は、光学的表面検査装置(図示略)を用いて、主裏面を光学走査して得られる散乱光の強度をppmの単位で表す。具体的には、例えば、0.1ppmとは、入射光の強度に対して百万分の0.1の強度の散乱光が計測されたことを表す。また、散乱光の強度は、表面粗さの大きさに比例し、例えば散乱光の強度が大きい時には凹凸が比較的大きいことがわかる。
<サセプタに対する離間の有無とヘイズレベルとの関係>
(洗浄条件)
両面ミラーシリコン単結晶基板Wに対し、SC1洗浄、SC2洗浄を行う。なお、SC1洗浄、SC2洗浄等の洗浄工程における各洗浄(フッ酸洗浄(後述)を含む)の詳細な説明については後述する。
(気相成長工程前の水素熱処理条件)
実施例1:リフトピン4を用いて両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態で、1130℃で120秒間保持し、水素熱処理を行う(図6A参照)。
比較例1:両面ミラーシリコン単結晶基板Wをサセプタ1に載置した状態で、1130℃で120秒間保持し、水素熱処理を行う(図6B参照)。
上記条件で製造されたシリコンエピタキシャルウェーハの主裏面のヘイズレベルxの測定結果を図6A及び図6Bに示す。
[評価]
図6Bに示すように、比較例1のシリコンエピタキシャルウェーハの主裏面のヘイズレベルxは、0.2ppmより大きく数百ppmに達する領域があり、特に、リフトピン用の貫通孔に対向する部分が悪くなっている。しかしながら、図6Aに示すように、水素熱処理工程中に両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた場合(実施例1)、シリコンエピタキシャルウェーハの主裏面のヘイズレベルxは、0.1ppm以上0.2ppm以下であり、比較例1のものに比べて良いことがわかる。
[実験例]
ところで、リフトピン4で両面ミラーシリコン単結晶基板Wを支持して当該両面ミラーシリコン単結晶基板Wをサセプタ1から離間させて1150℃以上の高温で水素熱処理を施すと、両面ミラーシリコン単結晶基板Wのリフトピン4により支持された箇所に応力が集中し、両面ミラーシリコン単結晶基板Wにスリップ転位などの結晶欠陥が誘発されることがある。
そこで、本実施の形態においては、気相成長温度よりも処理温度を低下させて水素熱処理を施すことにより、スリップ転位の誘発を抑制する。ただし、水素熱処理温度を低下させすぎると、水素熱処理工程において両面ミラーシリコン単結晶基板Wの主裏面に形成された自然酸化膜の除去を十分に行うことが困難となり、シリコンエピタキシャルウェーハの主裏面のヘイズレベルxが図7A〜図7Cに示すように悪化する。
ここで、図7A〜図7Cは、両面ミラーシリコン単結晶基板Wへの処理温度(反応容器内の温度)を1150℃(図7A)、1100℃(図7B)、1050℃(図7C)と変化させて水素熱処理を施した後、当該基板Wの主表面にシリコンエピタキシャル層を気相成長したシリコンエピタキシャルウェーハの主裏面のヘイズレベルxを光学的表面検査装置を用いて測定した結果を示すものである。
図7Cに示すように、処理温度を1050℃として水素熱処理を施した場合、両面ミラーシリコン単結晶基板Wの主裏面に形成された自然酸化膜の除去を十分に行えず、シリコンエピタキシャルウェーハの主裏面のヘイズレベルxが殆ど改善しない。
この場合、水素熱処理工程の前に、両面ミラーシリコン単結晶基板Wを洗浄する洗浄工程(ステップS1〜S7;図1参照)の最終洗浄として自然酸化膜除去洗浄(ステップS5)を行って、両面ミラーシリコン単結晶基板Wの表面に形成されている自然酸化膜を予め除去しておくと良い。
ここで、両面ミラーシリコン単結晶基板Wは、例えば、以下のような工程に従い準備されたものである。
即ち、例えば、FZ(フローティングゾーン)法あるいはCZ(チョクラルスキー)法等により製造されたシリコン単結晶インゴットを、スライサー等を用いてスライシングする。スライシング後のウェーハの縁部に面取りを施した後、両面をラップ研磨し、さらにケミカルエッチング処理を施す。さらに、エッチング工程終了後のウェーハの両主面に、メカノケミカルポリッシングにより鏡面研磨を施すことにより両面ミラーシリコン単結晶基板Wを作製する。
そして、上記のようにして準備された両面ミラーシリコン単結晶基板Wの洗浄工程においては、図1に示すように、先ず、SC1洗浄を行う(ステップS1)。このSC1洗浄では、過酸化水素水(H水)とアンモニア水(NHOH)と純水との混合液からなるSC1洗浄用の薬液が満たされたSC1薬液槽に、両面ミラーシリコン単結晶基板Wを浸して、当該両面ミラーシリコン単結晶基板Wに付着した微粒子(パーティクル)を主に除去する。
次に、両面ミラーシリコン単結晶基板Wを純水槽に浸して純水リンスする(ステップS2)。この純水リンスを、例えば2回繰り返す。
続けて、SC2洗浄を行う(ステップS3)。このSC2洗浄では、過酸化水素水(H水)と塩酸(HCl水)と純水との混合液からなるSC2洗浄用の薬液が満たされたSC2薬液槽に両面ミラーシリコン単結晶基板Wを浸して、当該両面ミラーシリコン単結晶基板Wに付着した金属汚染を主に除去する。
次に、両面ミラーシリコン単結晶基板Wを純水槽に浸して純水リンスする(ステップS4)。この純水リンスを、例えば2回繰り返す。
次に、両面ミラーシリコン単結晶基板Wの両主面に形成された自然酸化膜を除去する自然酸化膜除去洗浄として、フッ酸洗浄を行う(ステップS5)。具体的には、例えば、SC1洗浄及びSC2洗浄等を行うことで両主面に自然酸化膜が形成された両面ミラーシリコン単結晶基板Wを所定濃度のフッ酸薬液槽に浸して、両面ミラーシリコン単結晶基板Wの両主面の自然酸化膜をムラなくエッチング除去する。
そして、両面ミラーシリコン単結晶基板Wを純水槽に浸して純水リンスする(ステップS6)。この純水リンスを、例えば2回繰り返す。
続けて、両面ミラーシリコン単結晶基板Wの乾燥を行うことにより(ステップS7)、当該両面ミラーシリコン単結晶基板の洗浄を終了する。
その後、例えば気相成長装置100を用いて、水素熱処理工程及び気相成長工程を行う(図2)。
具体的には、先ず、反応容器2内に水素(H)ガスを導入するとともに、反応容器2内の温度を両面ミラーシリコン単結晶基板Wの投入温度(例えば650℃程度)に設定する。
次に、反応容器2内に両面ミラーシリコン単結晶基板Wを投入する(ステップS8)。具体的には、先ず、リフトピン4を互いに略等量だけサセプタ1上面より上方に突出するように当該サセプタ1に対し相対的に上昇させる。即ち、サセプタ支持部材3を下降させる動作に伴わせてサセプタ1を下降させていき、この下降の過程でリフトピン4の下端部が例えば反応容器2の底面に到達すると、リフトピン4はそれ以上に下降できないが、サセプタ1はさらに下降する。このため、サセプタ1に対しリフトピン4が相対的に上昇し、図4において両面ミラーシリコン単結晶基板Wが無い状態となる。
そして、図示しないハンドラにより両面ミラーシリコン単結晶基板Wを反応容器2内に搬送し、各リフトピン4の頭部4bにより主表面を上にして両面ミラーシリコン単結晶基板Wを支持させ、ハンドラを退避させる。このようにして、反応容器2内に両面ミラーシリコン単結晶基板Wを投入し、これにより、図4に示すように、両面ミラーシリコン単結晶基板Wがリフトピン4によってサセプタ1から離間した状態となる(ステップS9)。このとき、サセプタ1と両面ミラーシリコン単結晶基板Wとは、例えば、少なくとも1mm空いた状態となっている。
次に、反応容器2内を、後述するシリコンエピタキシャル層の気相成長温度よりも低温とされる水素熱処理温度に加熱(昇温)して(ステップS10)、水素熱処理を行う(ステップS11)。この水素熱処理では、具体的には、水素雰囲気の反応容器2内にて両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態を所定の温度で所定の時間保持することにより、両面ミラーシリコン単結晶基板Wの主裏面に洗浄工程後において形成された自然酸化膜を水素によりエッチング除去する。これにより、両面ミラーシリコン単結晶基板Wの主裏面の自然酸化膜をムラなく確実に除去することができる。
ここで、両面ミラーシリコン単結晶基板Wがサセプタ1から離間している時の反応容器2内の温度は、好ましくは900℃以上1150℃未満である(図8A〜図8C及び図9A〜図9C参照:詳細後述)。900℃未満での水素熱処理では、自然酸化膜を十分に除去することができず、シリコンエピタキシャルウェーハの主裏面のヘイズレベルが殆ど改善しない。一方、1150℃以上での水素熱処理では、スリップ転位等の結晶欠陥が頻繁に発生する。水素熱処理工程において、スリップ転位等の結晶欠陥の発生を抑制する上では、1100℃以下であるのがより好ましく、主裏面のヘイズレベルを50ppm以下に保つには1000℃以上であるのがより好ましい。
また、離間状態に保つ時間は、好ましくは10秒以上120秒以下である。離間状態に保つ時間が10秒より短いと十分に自然酸化膜をエッチング除去できず、120秒より長くてもヘイズレベルのさらなる改善には殆ど効果がない。
そして、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態が所定時間経過すると、サセプタ支持部材3を上昇させるのに伴わせて、サセプタ1を上昇させていく。そして、サセプタ1の上昇の過程で座ぐり10の上段座ぐり部11の上面部分が両面ミラーシリコン単結晶基板Wの主裏面に到達すると、それまでリフトピン4の頭部4b上に支持されていた両面ミラーシリコン単結晶基板Wが、上段座ぐり部11の上面部分により支持された状態に移行する。これにより、座ぐり10に両面ミラーシリコン単結晶基板Wが載置された状態となる(ステップS12)。
さらに、リフトピン4用の貫通孔10aの上縁部がリフトピン4の頭部4bに到達すると、それまで例えば反応容器2の底面により支持された状態であったリフトピン4は、サセプタ1により支持された状態に移行する。
そして、サセプタ1の座ぐり10に両面ミラーシリコン単結晶基板Wを載置した状態で、水素熱処理をさらに所定時間施すことにより、両面ミラーシリコン単結晶基板Wの主表面の自然酸化膜を完全に除去し、水素熱処理を終了する。
次に、両面ミラーシリコン単結晶基板Wの主表面上にシリコンエピタキシャル層を気相成長する(ステップS13)。具体的には、反応容器2内を成長温度(例えば1150℃程度)に設定し、ガス導入路6を介して反応容器2内に導入したシリコン原料ガス(例えばトリクロロシラン等)を両面ミラーシリコン単結晶基板Wの主表面上に供給する。これにより、両面ミラーシリコン単結晶基板Wの主表面上にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造する。
次に、反応容器2内を取出温度(例えば上記の基板投入温度と同じく650℃程度)にまで冷却(降温)し(ステップS14)、この反応容器2内からシリコンエピタキシャルウェーハを取り出す(ステップS15)。
以上のように、第一の実施の形態によれば、気相成長前の洗浄工程において、最終洗浄として両面ミラーシリコン単結晶基板Wに対し自然酸化膜除去洗浄を行うことにより、両面ミラーシリコン単結晶基板Wの両主面に形成された自然酸化膜を除去することができる。これにより、大気中に保管或いは洗浄中に両面ミラーシリコン単結晶基板Wの表面に形成された自然酸化膜を一旦完全に除去することができるので、両面ミラーシリコン単結晶基板Wの両主面には自然酸化膜除去洗浄後に反応容器2に投入するまでの間に形成された比較的薄い自然酸化膜があるだけである。このため、水素熱処理工程中に、処理温度をシリコンエピタキシャル層の気相成長温度よりも低温で水素熱処理を行っても、両面ミラーシリコン単結晶基板Wの主裏面の自然酸化膜を確実に除去することができる。また、両面ミラーシリコン単結晶基板Wがリフトピン4によってサセプタ1から離間している時の反応容器2内の温度を1150℃未満に設定することにより、スリップ転位等の結晶欠陥が発生することを抑制することができる。
従って、両面ミラーシリコン単結晶基板Wの主裏面に形成された自然酸化膜をムラなくエッチング除去することができ、その後の気相成長工程にて、両面ミラーシリコン単結晶基板Wの主裏面、特に、前記主裏面のうち、リフトピン4用の貫通孔10aに対向する部分に微少な凹凸が生じるのを抑制でき、集光灯下或いは光学的表面検査装置で曇り(ヘイズ)が観察されなくなる。ただし、自然酸化膜除去洗浄後、両面ミラーシリコン単結晶基板Wが3日以上大気中に保管された場合には、厚い自然酸化膜が形成されている可能性が高いので、反応容器2に投入する前に自然酸化膜除去洗浄を再び行うことが好ましい(図10A〜図10C参照)。
以下、本発明の実施例2及び比較例2について説明する。
<水素熱処理温度とヘイズレベルとの関係>
(フッ酸洗浄後の保管時間)
両面ミラーシリコン単結晶基板Wをフッ酸洗浄後、34時間大気中で保管したものを用いる。
(水素熱処理条件)
実施例2:処理温度を、900℃(図8A:実施例2−1)、1000℃(図8B:実施例2−2)、1050℃(図8C:実施例2−3)、及び1100℃(図9A:実施例2−4)として水素熱処理を施す。このとき、各処理温度において、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態で各々60秒間保持する。
比較例2:処理温度を1150℃とし、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態で60秒間保持する(図9B:比較例2−1)か、または両面ミラーシリコン単結晶基板Wをサセプタ1に載置した状態で60秒間保持する(図9C:比較例2−2)。
上記条件で製造されたシリコンエピタキシャルウェーハの主裏面のヘイズレベルxの測定結果を図8A〜図8C及び図9A〜図9Cに示す。
[評価]
図8A〜図8C並びに図9A及び図9Bに示すように、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させて、反応容器2内の処理温度を900℃以上1150℃以下として水素熱処理を施すことにより、両面ミラーシリコン単結晶基板Wをサセプタ1に載置した状態で水素熱処理を施したもの(図9C:比較例2−2)に比べて、シリコンエピタキシャルウェーハの主裏面のヘイズレベルxを改善することができる。
ただし、水素熱処理温度が1150℃(図9B:比較例2−1参照)以上の場合、スリップ転位等の結晶欠陥が頻繁に発生してしまうため、水素熱処理温度を1150℃未満、より好ましくは、図9A(実施例2−4)等に示すように、1100℃以下とすることで、スリップ転位等の結晶欠陥の発生を抑制することができる。また、図8A(実施例2−1)等に示すように、水素熱処理温度を900℃以上とすることで、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを0.1ppm以上50ppm以下に保つことができ、図8C(実施例2−3)等に示すように、水素熱処理温度を1050℃以上とすることで、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを0.1ppm以上0.5ppm以下に保つことができる。
以下、本発明の実施例3及び比較例3について説明する。
<フッ酸洗浄後の保管時間とヘイズレベルとの関係>
(フッ酸洗浄後の保管時間)
自然酸化膜除去洗浄としてのフッ酸洗浄を洗浄工程の最終洗浄で行い、フッ酸洗浄後の両面ミラーシリコン単結晶基板Wを、34時間(図10A:実施例3−1)、64時間(図10B:実施例3−2)及び120時間(図10C:比較例3)大気中で保管する。
(水素熱処理条件)
水素熱処理温度を1050℃として、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態で各々60秒間保持する。
上記条件で製造されたシリコンエピタキシャルウェーハの主裏面のヘイズレベルxの測定結果を図10A〜図10Cに示す。
[評価]
図10Cに示すように、両面ミラーシリコン単結晶基板Wの保管時間を120時間(5日間)とした場合(比較例3)、その保管中に両面ミラーシリコン単結晶基板Wの主裏面に厚い自然酸化膜が形成されてしまうため、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させて水素熱処理を施しても自然酸化膜を十分に除去することができない。
これに対して、図10Aに示すように、両面ミラーシリコン単結晶基板Wの保管時間を34時間(実施例3−1)とした場合、当該基板Wの主裏面に形成された自然酸化膜を水素熱処理にてほぼ完全にエッチング除去して、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを0.1ppm以上0.5ppm以下とすることができる。また、図10Bに示すように、両面ミラーシリコン単結晶基板Wの保管時間を64時間(2.7日間)(実施例3−2)とした場合、当該基板Wの主裏面に形成された自然酸化膜を水素熱処理にて完全に除去することは困難となるが、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルが50ppm以下となる程度にはエッチング除去することができる。即ち、自然酸化膜除去洗浄後、3日以内に、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させて1000℃以上の温度で水素熱処理を施せば、その後に製造されるシリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを50ppm以下に抑制することができる。
[第二の実施の形態]
第二の実施の形態におけるシリコンエピタキシャルウェーハの製造方法では、水素熱処理工程の前に行う洗浄工程において、両面ミラーシリコン単結晶基板Wの主表面の最終洗浄として、両面ミラーシリコン単結晶基板Wの主表面に酸化膜を形成する主表面酸化膜形成洗浄(ステップS103におけるオゾン水洗浄に対応;図5参照)を行う。
即ち、洗浄工程において、両面ミラーシリコン単結晶基板Wの両主面の最終洗浄として、当該両主面の自然酸化膜の除去を例えばフッ酸を用いて行うと、フッ酸により処理された両面ミラーシリコン単結晶基板Wの両主面は、活性が高い状態となる。この活性の高い両面ミラーシリコン単結晶基板Wの表面には、パーティクル等の異物が付着し易い(表1参照)。パーティクル等の異物が一旦付着すると、その除去は容易でない。そして、主表面に異物が付着した状態でシリコンエピタキシャル層を気相成長すると、結晶欠陥が発生し易くなる。
そこで、第二の実施の形態におけるシリコンエピタキシャルウェーハの製造方法では、例えば枚葉式の洗浄装置(図示略)を用いて、両面ミラーシリコン単結晶基板Wの主表面及び主裏面の洗浄を各主面ごとに行う。即ち、ヘイズの発生を抑制するために両面ミラーシリコン単結晶基板Wの主裏面の最終洗浄を自然酸化膜除去洗浄とする一方で、パーティクル等の異物付着を抑制するために主表面の最終洗浄を酸化膜形成洗浄とする。
以下に、本発明に係るシリコンエピタキシャルウェーハの製造方法について、図5を参照して説明する。
図5に示すように、具体的には、先ず、例えば、枚葉式の洗浄装置内に所定の搬送装置を用いて両面ミラーシリコン単結晶基板Wを投入し、この両面ミラーシリコン単結晶基板Wの主表面に対して所定のノズルからSC1洗浄用の薬液を噴射して、両面ミラーシリコン単結晶基板Wの主表面のSC1洗浄を行う(ステップS101)。また、両面ミラーシリコン単結晶基板Wの主裏面に対しても所定のノズルからSC1洗浄用の薬液を噴射して、両面ミラーシリコン単結晶基板Wの主裏面のSC1洗浄を行う(ステップS201)。このSC1洗浄により、両面ミラーシリコン単結晶基板Wの両主面に付着した微粒子等を除去する。
次に、両面ミラーシリコン単結晶基板Wの主表面に対して所定のノズルから純水を噴射して純水リンスを行う(ステップS102)。また、両面ミラーシリコン単結晶基板Wの主裏面に対しても所定のノズルから純水を噴射して純水リンスを行う(ステップS202)。
続けて、両面ミラーシリコン単結晶基板Wの主表面の最終洗浄として、主表面酸化膜形成洗浄を行う。この主表面酸化膜形成洗浄では、例えば、オゾン水洗浄を行うことにより(ステップS103)、両面ミラーシリコン単結晶基板Wの主表面に酸化膜としてのオゾン酸化膜を形成する。具体的には、両面ミラーシリコン単結晶基板Wの主表面に対して洗浄装置の所定のノズルからオゾン水を噴射して、これにより、両面ミラーシリコン単結晶基板Wの主表面にパーティクル等の異物の付着が抑制された良質なオゾン酸化膜を形成する。
また、両面ミラーシリコン単結晶基板Wの主裏面の最終洗浄として、主裏面自然酸化膜除去洗浄を行う。この主裏面自然酸化膜除去洗浄では、例えば、フッ酸洗浄を行うことにより(ステップS203)、ステップS201におけるSC1洗浄等の際に両面ミラーシリコン単結晶基板Wの主裏面に形成された自然酸化膜をフッ酸によりエッチング除去する。
その後、両面ミラーシリコン単結晶基板Wの主表面に対して所定のノズルから純水を噴射して純水リンスを行う(ステップS104)。また、両面ミラーシリコン単結晶基板Wの主裏面に対しても所定のノズルから純水を噴射して純水リンスを行う(ステップS204)。
次に、両面ミラーシリコン単結晶基板Wの乾燥を行う。この両面ミラーシリコン単結晶基板Wの乾燥では、例えば、両面ミラーシリコン単結晶基板Wを所定の速度で回転させて遠心力等により当該両面ミラーシリコン単結晶基板Wの表面の水滴を除去するスピン乾燥を行う(ステップS105)。
以上により、両面ミラーシリコン単結晶基板Wの洗浄工程を終了する。
その後、洗浄済の両面ミラーシリコン単結晶基板Wを気相成長装置100内に投入して(ステップS106)、上記第一の実施の形態と同様にして水素熱処理工程を行う。即ち、水素熱処理工程において、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態で(ステップS107)、反応容器2内を、シリコンエピタキシャル層の気相成長温度よりも低温とされる水素熱処理温度に加熱(昇温)して(ステップS108)、水素熱処理を行う(ステップS109)。これにより、反応容器2内にて水素雰囲気中に曝された両面ミラーシリコン単結晶基板Wの主表面のオゾン酸化膜並びに当該両面ミラーシリコン単結晶基板Wの洗浄工程後においてその主裏面に形成された自然酸化膜を水素によりエッチング除去する。従って、両面ミラーシリコン単結晶基板Wの主裏面の自然酸化膜をムラなく確実に除去することができる。
その後、サセプタ1の座ぐり10内に両面ミラーシリコン単結晶基板Wを載置して(ステップS110)、この状態で水素熱処理をさらに所定時間施すことにより、両面ミラーシリコン単結晶基板Wの主表面のオゾン酸化膜を完全に除去してから、水素熱処理を終了する。
次に、上記第一の実施の形態と同様にして、両面ミラーシリコン単結晶基板Wの主表面上にシリコンエピタキシャル層を気相成長して、シリコンエピタキシャルウェーハを製造し、製造されたシリコンエピタキシャルウェーハを反応容器2内から取り出す(ステップS111〜S113)。
以上のように、第二の実施の形態によれば、洗浄工程において、両面ミラーシリコン単結晶基板Wの主表面の最終洗浄として主表面酸化膜形成洗浄を行うことにより、両面ミラーシリコン単結晶基板Wの主表面に酸化膜を形成することができる。従って、洗浄工程の最終洗浄として両面ミラーシリコン単結晶基板Wの主表面もフッ酸で洗浄した場合とは異なり、当該両面ミラーシリコン単結晶基板Wの主表面の活性が低いので、パーティクル等の異物が付着しづらくなり、異物付着に起因するシリコンエピタキシャル層の結晶欠陥の発生を抑制することができる。
なお、上記第一及び第二の実施の形態では、両面ミラーシリコン単結晶基板Wを反応容器2内に投入してから両面ミラーシリコン単結晶基板Wのサセプタ1からの離間状態が終了するまでの間、サセプタ1に対して両面ミラーシリコン単結晶基板Wを離間させたままの状態としたが、これに限られるものではなく、少なくとも水素熱処理工程中に所定の時間だけ両面ミラーシリコン単結晶基板Wをサセプタ1から離間させれば良い。
また、両面ミラーシリコン単結晶基板Wのサセプタ1からの離間をリフトピン4により行うようにしたが、これに限られるものではなく、如何なる方法で離間させても良いことは言うまでもない。さらに、両面ミラーシリコン単結晶基板Wのサセプタ1からの離間を、サセプタ1をリフトピン4に対し相対的に下降させることにより行うようしたが、これに限られるものではない。例えば、サセプタ1の上下動にとらわれずに、当該サセプタ1に対してリフトピン4を上昇可能となるような構成として、リフトピン4を上昇させることにより両面ミラーシリコン単結晶基板Wをサセプタ1から離間させても良い。
さらに、洗浄工程における両面ミラーシリコン単結晶基板Wの主表面並びに主裏面の最終洗浄として自然酸化膜を除去する主表面自然酸化膜除去洗浄並びに主裏面自然酸化膜除去洗浄を行うか否かは、適宜任意に変更可能となっており、本発明にあっては、少なくとも、水素熱処理工程中に、両面ミラーシリコン単結晶基板Wをサセプタ1から離間させ、気相成長工程の間は、両面ミラーシリコン単結晶基板Wをサセプタ1の座ぐり10に載置すれば良い。
以下、本発明の実施例4及び比較例4について説明する。
<洗浄条件の比較>
(洗浄条件)
実施例4:両面ミラーシリコン単結晶基板Wの主表面の最終洗浄としてオゾン水洗浄を行い、当該基板Wの主裏面の最終洗浄としてフッ酸洗浄を行う。
比較例4:両面ミラーシリコン単結晶基板Wの両主面の最終洗浄としてフッ酸洗浄を行う。
(洗浄工程直後のパーティクル数の計測)
光散乱式の光学的表面検査装置を用いて、洗浄工程直後の両面ミラーシリコン単結晶基板Wの主表面に存する直径0.12μm以上の大きさのパーティクルを計測する。
(気相成長工程直後のパーティクル数の計測)
光散乱式の光学的表面検査装置を用いて、シリコンエピタキシャルウェーハのシリコンエピタキシャル層に存する直径0.12μm以上の大きさのパーティクルを計測する。
実施例4及び比較例4のパーティクル数の計測結果を表1に示す。
Figure 0004839836
[評価]
両面ミラーシリコン単結晶基板Wの両主面の最終洗浄としてフッ酸洗浄を行った場合(比較例4)、洗浄工程直後には、基板1枚あたり1.5×10ヶのパーティクルが計測され、また、気相成長工程直後には、シリコンエピタキシャルウェーハ1枚あたり25ヶのパーティクルが計測された。
これに対して、両面ミラーシリコン単結晶基板Wの主表面の最終洗浄としてオゾン水洗浄を行い、当該基板Wの主裏面の最終洗浄としてフッ酸洗浄を行った場合(実施例4)、直径0.12μm以上の大きさのパーティクルは計測されず、また、気相成長工程直後にシリコンエピタキシャルウェーハ1枚あたりで計測されるパーティクル数も10ヶと減少することができた。
[第三の実施の形態]
第三の実施の形態におけるシリコンエピタキシャルウェーハの製造方法では、洗浄工程において、両面ミラーシリコン単結晶基板Wの主表面の最終洗浄として、例えばオゾン水を用いて主表面酸化膜形成洗浄を行い、且つ、両面ミラーシリコン単結晶基板Wの主裏面の最終洗浄として、例えばフッ酸を用いて主裏面自然酸化膜除去洗浄を行った後に速やかに非酸化性雰囲気の反応容器2内に投入し、第一及び第二の実施の形態とは異なり両面ミラーシリコン単結晶基板Wをサセプタ1から離間させた状態とせずに、座ぐり10に載置した状態で水素熱処理工程を行うような構成とする。
最終洗浄から両面ミラーシリコン単結晶基板Wを非酸化性雰囲気(例えば、水素雰囲気)の反応容器2内に投入するまでの間に、酸化性雰囲気である大気中に保管する時間を6時間以下にすれば、当該両面ミラーシリコン単結晶基板Wの主裏面には、シリコンエピタキシャルウェーハの主裏面に形成されるヘイズの原因となる程度の厚さを有する自然酸化膜が形成され難い。
即ち、大気中での保管時間を6時間以下にすれば、水素熱処理工程において、上記の両面ミラーシリコン単結晶基板Wを反応容器2内のサセプタ1の座ぐり10上に載置して水素熱処理を施しても、両面ミラーシリコン単結晶基板Wの主裏面上の自然酸化膜が十分にエッチング除去されるので、その後の気相成長工程にて、両面ミラーシリコン単結晶基板Wの主裏面、特に、この主裏面のうち、リフトピン4用の貫通孔10aに対向する部分に微少な凹凸が生じるのを抑制でき、光学的表面検査装置で測定した場合、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを50ppm以下にすることができる。
なお、上記第二及び第三の実施の形態では、主表面酸化膜形成洗浄において、両面ミラーシリコン単結晶基板Wの主表面に酸化膜としてオゾン酸化膜を形成するような構成としたが、これに限られるものではなく、オゾン酸化膜以外の酸化膜を形成するような構成であっても良い。
また、本発明は、上記実施の形態に限定されることはなく、例えば、主裏面自然酸化膜除去洗浄としてフッ酸洗浄を行うようにしたが、主裏面の自然酸化膜を除去可能であれば他の洗浄方法であっても良い。
さらに、上記第二の実施の形態において、SC1洗浄に替えて両面ミラーシリコン単結晶基板Wに付着した微粒子をスクラブ洗浄を用いて除去する構成であっても良いのは勿論である。
また、上段座ぐり部11と下段座ぐり部12とを有する座ぐり10が形成されたサセプタ1について説明したが、座ぐり10の形状は、これに限られるものではなく、両面ミラーシリコン単結晶基板Wを載置可能な形状であれば座ぐり10の形状は如何なるものであっても良い。
加えて、シリコンエピタキシャルウェーハを製造する装置として枚葉式の気相成長装置100を例示したが、これに限られるものではなく、バッチ式の気相成長装置であっても良い。
以下、本発明の実施例5及び比較例5について説明する。
<大気中での保管時間とヘイズレベルとの関係>
(洗浄条件等)
両面ミラーシリコン単結晶基板Wの主表面の最終洗浄としてオゾン水洗浄を行い、当該基板Wの主裏面の最終洗浄としてフッ酸洗浄を行う。
(フッ酸洗浄後の大気中での保管時間)
フッ酸洗浄後の両面ミラーシリコン単結晶基板Wを、0時間(ここでは、フッ酸洗浄後20分以内に反応容器2内に投入する場合に、保管時間を0時間とする。図11A:実施例5−1)、1.5時間(図11B:実施例5−2)、3時間(図11C:実施例5−3)、6時間(図11D:実施例5−4)、12時間(図12A:比較例5−1)、24時間(図12B:比較例5−2)、48時間(図12C:比較例5−3)、96時間(図12D:比較例5−4)大気中でそれぞれ保管する。大気中での保管時間終了後、直ちに、例えば窒素雰囲気のロードロック室を介して水素雰囲気の反応容器2内に投入する。
(水素熱処理条件)
水素熱処理温度を1050℃として、両面ミラーシリコン単結晶基板Wをサセプタ1に載置した状態で各々60秒間保持する。
上記条件で製造されたシリコンエピタキシャルウェーハの主裏面のヘイズレベルxの測定結果を図11A〜図11D及び図12A〜図12Dに示す。
[評価]
図12A〜図12Dに示すように、両面ミラーシリコン単結晶基板Wの主裏面をフッ酸洗浄した後の大気中での保管時間を12時間以上とすると(比較例5;比較例5−1〜比較例5−4)、保管中に両面ミラーシリコン単結晶基板Wの主裏面に自然酸化膜が形成され、シリコンエピタキシャルウェーハの主裏面に50ppmより大きいレベルのヘイズが顕在化する。
これに対して、図11A〜図11D(実施例5;実施例5−1〜実施例5−4)に示すように、大気中での保管時間が0時間から長くなる従って、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルxは悪化するが、フッ酸洗浄後に大気中に保管する時間が6時間以内であれば、水素熱処理中に両面ミラーシリコン単結晶基板Wをサセプタ1から離間させなくても、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルxを50ppm以下とすることが可能になる。
以上のように、本発明に係るシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハは、両面ミラーのシリコンエピタキシャルウェーハの主裏面に、微小な凹凸が生じるのを抑制するとともに、シリコンエピタキシャルウェーハの主裏面のヘイズレベルを改善するのに有用であり、特に、シリコンエピタキシャルウェーハの主裏面のうちのリフトピン用の貫通孔に対向する部分に微少な凹凸が生じるのを抑制でき、シリコンエピタキシャルウェーハの主裏面全体のヘイズレベルを50ppm以下にする場合に適している。
符号の説明
1 サセプタ
2 反応容器
4 リフトピン
10 座ぐり
10a 貫通孔
W 両面ミラーシリコン単結晶基板

Claims (5)

  1. 反応容器内に、シリコン単結晶基板を載置可能なサセプタが配設され、前記サセプタに載置されたシリコン単結晶基板に、水素雰囲気中で熱処理を施す水素熱処理工程と、前記水素熱処理工程後に、シリコンエピタキシャル層を気相成長する気相成長工程とを備えるシリコンエピタキシャルウェーハの製造方法において、
    前記水素熱処理工程を、前記シリコンエピタキシャル層の気相成長温度よりも低温で行い、
    前記水素熱処理工程中に、前記シリコン単結晶基板を前記サセプタから離間させ、前記気相成長工程の間は、前記シリコン単結晶基板を前記サセプタに載置し、
    前記シリコン単結晶基板の前記サセプタからの離間を、前記サセプタに対して前記シリコン単結晶基板を相対的に上下動させるリフトピンに前記シリコン単結晶基板を支持させて行い、
    前記水素熱処理工程において、前記シリコン単結晶基板が前記サセプタから離間している際の反応容器内の温度が900℃以上1150℃未満であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記水素熱処理工程の前に、前記シリコン単結晶基板を洗浄する洗浄工程を備え、
    前記洗浄工程は、前記シリコン単結晶基板の少なくとも主裏面に形成された自然酸化膜を除去する自然酸化膜除去洗浄を有し、前記自然酸化膜除去洗浄を前記主裏面の最終洗浄として行うことを特徴とする請求項に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記自然酸化膜除去洗浄は、フッ酸を用いて前記自然酸化膜を洗浄除去することを特徴とする請求項に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記洗浄工程は、前記シリコン単結晶基板の主表面に酸化膜を形成する主表面酸化膜形成洗浄を有し、前記主表面酸化膜形成洗浄を前記主表面の最終洗浄として行うことを特徴とする請求項2又は3に記載のシリコンエピタキシャルウェーハの製造方法。
  5. 前記シリコン単結晶基板が、前記最終洗浄から前記反応容器内に投入されるまでの間、大気中に保管される時間を3日以内とすることを特徴とする請求項に記載のシリコンエピタキシャルウェーハの製造方法。
JP2005511013A 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法 Expired - Lifetime JP4839836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005511013A JP4839836B2 (ja) 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003182615 2003-06-26
JP2003182615 2003-06-26
JP2005511013A JP4839836B2 (ja) 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法
PCT/JP2004/008725 WO2005001916A1 (ja) 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JPWO2005001916A1 JPWO2005001916A1 (ja) 2007-09-20
JP4839836B2 true JP4839836B2 (ja) 2011-12-21

Family

ID=33549557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005511013A Expired - Lifetime JP4839836B2 (ja) 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法

Country Status (5)

Country Link
US (1) US7377978B2 (ja)
EP (1) EP1643544A4 (ja)
JP (1) JP4839836B2 (ja)
KR (1) KR101144825B1 (ja)
WO (1) WO2005001916A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060048798A1 (en) * 2004-09-09 2006-03-09 Honeywell International Inc. Methods of cleaning optical substrates
US7868304B2 (en) * 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
US7776152B2 (en) * 2006-11-01 2010-08-17 Raytheon Company Method for continuous, in situ evaluation of entire wafers for macroscopic features during epitaxial growth
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5195370B2 (ja) * 2008-12-05 2013-05-08 株式会社Sumco エピタキシャルウェーハの製造方法
JP5141541B2 (ja) * 2008-12-24 2013-02-13 株式会社Sumco エピタキシャルウェーハの製造方法
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5120335B2 (ja) * 2009-05-21 2013-01-16 株式会社Sumco シリコンウェーハの加工方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5985789B2 (ja) * 2010-03-15 2016-09-06 富士電機株式会社 超接合半導体装置の製造方法
JP2013115342A (ja) * 2011-11-30 2013-06-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP5928133B2 (ja) * 2012-04-27 2016-06-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
RU2562740C2 (ru) * 2014-01-31 2015-09-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки обратной стороны кремниевых подложек на основе полировальной подушки
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法
DE102015224446A1 (de) * 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP6513041B2 (ja) 2016-02-19 2019-05-15 信越半導体株式会社 半導体ウェーハの熱処理方法
CN108511333B (zh) * 2017-02-28 2022-03-01 胜高股份有限公司 外延晶片的制造方法
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
JP7484825B2 (ja) 2021-06-17 2024-05-16 信越半導体株式会社 洗浄工程及び乾燥工程の評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JPH1116844A (ja) * 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP2000103696A (ja) * 1998-07-29 2000-04-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェ―ハおよびその製造方法
US20010037761A1 (en) * 2000-05-08 2001-11-08 Ries Michael J. Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US6593211B2 (en) * 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4263410B2 (ja) 2000-12-29 2009-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JPH1116844A (ja) * 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP2000103696A (ja) * 1998-07-29 2000-04-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェ―ハおよびその製造方法
US20010037761A1 (en) * 2000-05-08 2001-11-08 Ries Michael J. Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof

Also Published As

Publication number Publication date
WO2005001916A1 (ja) 2005-01-06
JPWO2005001916A1 (ja) 2007-09-20
KR101144825B1 (ko) 2012-05-11
EP1643544A1 (en) 2006-04-05
US7377978B2 (en) 2008-05-27
US20060201413A1 (en) 2006-09-14
KR20060024819A (ko) 2006-03-17
EP1643544A4 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4839836B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100296365B1 (ko) 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법
JP5278549B2 (ja) シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
US7993452B2 (en) Method of manufacturing epitaxial silicon wafer
JP5888280B2 (ja) シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
WO2009081720A1 (ja) エピタキシャルシリコンウェーハの製造方法
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
KR101230176B1 (ko) 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
JP4292872B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5849674B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4123861B2 (ja) 半導体基板の製造方法
JPH1140506A (ja) エピタキシャルウェーハの製造方法
JP7003904B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP2005311108A (ja) 気相成長装置
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP3775681B2 (ja) 半導体ウェーハの製造方法
CN115332039B (zh) 等离子体处理设备用单晶硅结构、部件、应用及方法
JP2019091848A (ja) 気相成長装置の炉内部品の洗浄方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JP6996488B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Ref document number: 4839836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250