KR20060024819A - 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜웨이퍼 - Google Patents

실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜웨이퍼 Download PDF

Info

Publication number
KR20060024819A
KR20060024819A KR1020057025009A KR20057025009A KR20060024819A KR 20060024819 A KR20060024819 A KR 20060024819A KR 1020057025009 A KR1020057025009 A KR 1020057025009A KR 20057025009 A KR20057025009 A KR 20057025009A KR 20060024819 A KR20060024819 A KR 20060024819A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal substrate
silicon single
cleaning
epitaxial wafer
Prior art date
Application number
KR1020057025009A
Other languages
English (en)
Other versions
KR101144825B1 (ko
Inventor
츠요시 니시자와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20060024819A publication Critical patent/KR20060024819A/ko
Application granted granted Critical
Publication of KR101144825B1 publication Critical patent/KR101144825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

실리콘 에피텍셜 웨이퍼의 주 이면상에 미세 비평탄부가 발생하는 것을 방지할 수 있으며, 전체 주 이면의 헤이즈 레벨을 50 ppm 이하로 억제하는 실리콘 에피텍셜 웨이퍼 제조 방법을 제공한다.
실리콘 에피텍셜 웨이퍼 제조 방법은 실리콘 단결정 기판을 배치할 수 있는 서셉터를 반응용기내에 배치하고, 서셉터상에 배치된 실리콘 단결정 기판을 수소 기체로 열처리를 받게 하는 수소 열처리 단계 및 수소 열처리 단계 이후 실리콘 에피텍셜 층을 기상 성장시키는 기상 성장 단계를 포함하며, 실리콘 단결정 기판은 수소 열처리 단계 동안 서셉터로부터 이격되고, 실리콘 단결정 기판은 기상 성장 단계 동안 서셉터상에 배치된다.
실리콘 에피텍셜 웨이퍼, 서셉터, 실리콘 단결정 기판, 헤이즈 레벨, 실리콘 에피텍셜 층

Description

실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜 웨이퍼{Method for producing silicon epitaxial wafer and silicon epitaxial wafer}
본 발명은 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜 웨이퍼에 관한 것이다.
종래부터, 반응용기의 내부에 배치된 서셉터의 스폿 페이싱(spot facing) 상에 재치된 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층을 기상 성장시킴으로써, 실리콘 에피택셜 웨이퍼를 제조하는 방법이 알려져 있다.
실리콘 에피택셜 웨이퍼를 제조하는 경우에 있어서, 실리콘 에피택셜층의 기상 성장 전에는, 실리콘 단결정 기판을 세정하는 세정 공정을 한다. 세정 공정에서는 일반적으로, 암모니아수와 과산화수소수의 혼합액을 사용하여 주로 미립자(파티클)를 제거하는 SC1 세정 공정을 한 후, 염산과 과산화수소수의 혼합액을 사용하여 주로 금속을 제거하는 SC2 세정 공정을 한다. 이들 SC1 세정 및 SC2 세정 시는 실리콘 단결정 기판의 표면에 자연산화막이 형성된다.
그 후, 세정 완료의 실리콘 단결정 기판을 반응용기 내에 반송하고, 서셉터의 스폿 페이싱 상에 재치한다. 그리고, 반응용기 내를 가열하여 수소 열처리를 함으로써 실리콘 단결정 기판의 주 표면에 형성된 자연산화막을 수소 가스에 의해 에칭하여 제거한다. 또, 수소 열처리시에, 수소 가스와 함께 염화수소 가스를 사용하는 경우도 있다. 다음으로, 반응용기 내를 성장온도로 설정하고, 실리콘 단결정 기판의 주 표면 상에 실리콘 원료가스를 공급하고, 이로써 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층을 기상 성장시켜 실리콘 에피택셜 웨이퍼를 제조한다.
또한, 웨이퍼의 이면에 대하여 박막을 형성하는 것을 목적으로서, 웨이퍼와 서셉터 사이에 틈을 형성하기 위해서, 리프트 핀의 상단에 웨이퍼를 하면으로부터 지지하는 돌기가 설치된 웨이퍼 지지장치가 알려져 있다(예를 들면, 특허문헌 1 참조.). 특허문헌 1: 일본 공개특허공보 제(평)9-205130호
발명이 해결하고자 하는 과제
그런데, 실리콘 에피택셜 웨이퍼의 주 이면에는, 미소한 요철이 형성되는 경우가 있고, 특히, 양 주면에 경면 가공이 실시된 양면 미러 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층을 기상 성장한 경우에는, 상기 미소한 요철은, 집광등 아래 또는 광학적 표면검사장치에서 흐려짐(헤이즈)으로서 관찰된다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 실리콘 에피택셜 웨이퍼, 특히 양면 미러 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층이 기상 성장된 실리콘 에피택셜 웨이퍼의 주 이면에, 미소한 요철이 생기는 것을 억제하는 동시에, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈(haze) 레벨을 개선할 수 있는 실리콘 에피택셜 웨이퍼의 제조방법 및 그 제조방법에 의해 제조 가능한 실리콘 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
상기한 바와 같이, 특히, 양면 미러 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층이 기상 성장된 실리콘 에피택셜 웨이퍼의 주 이면에, 미소한 요철이 형성된 상태로 되는 것은, 다음과 같은 이유에 의하는 것을 알았다.
실리콘 에피택셜 웨이퍼의 제조에 있어서는, 상기한 바와 같이 실리콘 에피택셜층의 기상 성장 전에 수소 열처리를 하지만, 수소 열처리 시에, 수소 가스에 의해 실리콘 단결정 기판의 주 표면이 에칭될 뿐만 아니라, 서셉터의 스폿 페이싱의 상면과 이 스폿 페이싱에 수용된 실리콘 단결정 기판의 주 이면과의 틈에 수소 가스가 돌아들어감으로써, 실리콘 단결정 기판의 주 이면에서 자연산화막이 국부적으로 에칭된다. 특히, 상기 주 이면 중, 서셉터에 형성된 리프트 핀용의 관통구멍에 대향하는 부분에 있어서 자연산화막이 에칭되기 쉽다.
이와 같이 자연산화막이 국부적으로 에칭되어 에칭 불균일함이 생긴 상태에서 실리콘 에피택셜층의 기상 성장을 하면, 실리콘 단결정 기판의 주 이면을 구성하는 실리콘이 국부적으로 노출된 개소에 실리콘 에피택셜층이 불균일하게 기상 성장하고, 그로 인해 상기 주 이면에 미소한 요철이 형성되어 버린다.
그래서, 본 발명의 제 1 실리콘 에피택셜 웨이퍼의 제조방법은, 반응용기 내에, 실리콘 단결정 기판을 재치 가능한 서셉터가 배치되고, 서셉터에 재치된 실리콘 단결정 기판에, 수소 분위기 중에서 열처리를 실시하는 수소 열처리 공정, 및 수소 열처리 공정 후에, 실리콘 에피택셜층을 기상 성장하는 기상 성장 공정을 구비하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서, 수소 열처리 공정 중에, 실리콘 단결정 기판을 서셉터로부터 이격시키고, 기상 성장 공정 동안은, 실리콘 단결정 기판을 서셉터에 재치하는 것을 특징으로 하고 있다.
실리콘 단결정 기판의 서셉터로부터의 이격은, 서셉터에 대하여 실리콘 단결정 기판을 상대적으로 상하동작시키는 리프트 핀에 실리콘 단결정 기판을 지지시키면, 전용의 이격장치가 불필요하게 되어 간편하다.
수소 열처리 공정은, 실리콘 에피택셜층의 기상 성장온도보다도 저온으로 하는 것이 바람직하다.
또한, 수소 열처리 공정에서, 실리콘 단결정 기판이 서셉터로부터 이격하고 있을 때의 반응용기 내의 온도가, 적어도 900℃ 이상인 것이 바람직하고, 1000℃ 이상인 것이 보다 바람직하다. 한편, 반응용기 내의 온도가, 1150℃ 미만인 것이 바람직하고, 110O℃ 이하인 것이 보다 바람직하다.
또한, 수소 열처리 공정 전에, 실리콘 단결정 기판을 세정하는 세정 공정을 구비하는 경우, 세정 공정이, 실리콘 단결정 기판의 적어도 주 이면에 형성된 자연산화막을 제거하는 주 이면 자연산화막 제거세정을 갖고, 주 이면 자연산화막 제거세정을 세정 공정의 최종 세정으로 하는 것이 바람직하다.
또한, 이 경우, 세정 공정이, 실리콘 단결정 기판의 양 주면에 형성된 자연산화막을 제거하는 양 주면 자연산화막 제거세정을 갖고, 양 주면 자연산화막 제거세정을 최종 세정으로 하도록 하여도 좋다.
이러한 경우, 자연산화막 제거세정에서는, 불산을 사용하여 자연산화막을 세정 제거하는 것이 바람직하다.
한편, 이 세정 공정이, 실리콘 단결정 기판의 주 표면에 산화막을 형성하는 주 표면 산화막 형성세정을 구비하고, 주 표면 산화막 형성세정을 주 표면의 최종 세정으로서 하는 것이 바람직하다.
또한, 실리콘 단결정 기판이, 최종 세정으로부터 반응용기 내에 투입되기까지의 동안, 대기 중에 보관되는 시간을 3일 이내로 하는 것이 바람직하다.
본 발명의 제 2 실리콘 에피택셜 웨이퍼의 제조방법은, 실리콘 단결정 기판을 세정하는 세정 공정, 및 세정 공정 후에, 비산화성 분위기의 반응용기 내에 배치된 서셉터 상에 실리콘 단결정 기판을 재치하고, 실리콘 에피택셜층을 기상 성장하는 기상 성장 공정을 구비하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서, 세정 공정은, 실리콘 단결정 기판의 주 표면에 산화막을 형성하는 주 표면 산화막 형성 세정을, 주 표면의 최종 세정으로서 하고, 또한, 실리콘 단결정 기판의 주 이면에 형성된 자연산화막을 제거하는 주 이면 자연산화막 제거세정을, 주 이면의 최종 세정으로서 하는 것을 특징으로 하고 있다.
주 이면 자연산화막 제거세정을 세정 공정의 최종 세정으로서 하는 경우, 그 후의 기상 성장까지의 동안에 형성되는 자연산화막의 후막화를 억제하기 위해서, 실리콘 단결정 기판이, 최종 세정으로부터 반응용기 내에 투입되기까지의 동안, 대기 중에 보관되는 시간을 6시간 이하로 하는 것이 바람직하다.
또한, 실리콘 단결정 웨이퍼가 양 주면에 경면 가공이 실시된 양면 미러 실리콘 단결정 기판인 것이 바람직하다.
본 발명의 제 1 또는 제 2 실리콘 에피택셜 웨이퍼의 제조방법에 의하면, 실리콘 단결정 기판, 특히 양면 미러 실리콘 단결정 기판의 주 이면의 자연산화막을 불균일함 없이 에칭할 수 있기 때문에, 그 후의 기상 성장 공정에서, 양면 미러 실리콘 단결정 기판의 주 이면, 특히, 이 주 이면 중, 스폿 페이싱에 형성된 리프트 핀용의 관통구멍에 대향하는 부분에 미소한 요철이 생기는 것을 억제할 수 있고, 집광등 아래 또는 광학적 표면검사장치에서 헤이즈가 관찰되지 않게 된다. 이 결과, 실리콘 단결정 기판, 특히 양 주면에 경면 가공이 실시된 양면 미러 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼에 있어서, 주 이면 전체의 헤이즈 레벨이 0.1 ppm 이상 50 ppm 이하, 보다 바람직하게는 0.1 ppm 이상 0.5 ppm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼를 제조하는 것이 가능해진다. 주 이면 전체의 헤이즈 레벨이 50 ppm 이하이면, 암실 집광등 아래의 육안검사에서 헤이즈는 검지되지 않는다. 또한, 주 이면 전체의 헤이즈 레벨이 0.5 ppm 이하이면, 주 이면에 존재하는 직경 0.18 ㎛ 이상의 파티클을 광학적 표면검사장치에서 측정하는 것이 가능해진다.
상기에 있어서, ppm이란, 예를 들면 레이저 산란 광 검출장치 등의 광학적 표면 검사장치를 사용하여 실리콘 에피택셜 웨이퍼의 주 이면을 광학주사하여 얻어지는 산란광의 강도를 나타내는 단위이다. 즉, 예를 들면, O.1 ppm이란, 입사광의 강도에 대하여 백만분의 0.1의 강도의 산란광이 계측된 것을 나타낸다. 또한, 산란광의 강도는 표면 거칠기의 크기에 비례하기 때문에, 예를 들면 산란광의 강도가 클 때에는 요철이 비교적 큰 것을 알 수 있다.
또, 레이저 산란광 검출장치는, 실리콘 에피택셜 웨이퍼의 주 이면 전체를 측정할 수 있지만, 실리콘 에피택셜 웨이퍼의 주변부에서는 모따기부로부터의 무시할 수 없는 레벨의 난반사광이 동시에 측정되기 때문에, 통상, 실리콘 에피택셜 웨이퍼의 주변부의 폭수 mm의 범위에서 얻어진 측정치는 제외한다.
특히 최근 수요가 높아지고 있는 직경이 300 mm 이상인 고평탄도 실리콘 에피택셜 웨이퍼인 것이 바람직하다.
여기에서, 상기 특허문헌 1의 웨이퍼 지지장치는 웨이퍼의 이면에 박막을 형성하기 위해서 웨이퍼와 서셉터의 사이에 항상 틈을 형성하는 구성을 갖지만, 본 발명에 있어서는, 실리콘 단결정 기판, 특히 양면 미러 실리콘 단결정 기판의 주 이면의 자연산화막을 불균일함 없이 에칭하기 위해서, 수소 열처리를 실시할 때에, 양면 미러 실리콘 단결정 기판을 서셉터로부터 이격시키는 한편으로, 양면 미러 실리콘 단결정 기판의 주 표면 상에 실리콘 에피택셜층의 기상 성장을 할 때는, 양면 미러 실리콘 단결정 기판을 서셉터에 재치한다. 즉, 기상 성장 시에는, 양면 미러 실리콘 단결정 기판과 서셉터를 이격시키지 않는 구성으로 되어 있다. 즉, 본 발명은, 특허문헌 1에 개시된 발명의 목적 및 구성과는 다르다. 본 발명에 따르면, 기상 성장 전에 양면 미러 실리콘 단결정 기판의 주 이면의 자연산화막을 불균일함 없이 에칭하는 동시에, 상기 기판의 주 이면 상에 대한 실리콘 에피택셜층의 불균일한 기상 성장을 방지할 수 있다.
본 발명에 따르면, 실리콘 단결정 기판의 주 이면의 자연산화막을 불균일함 없이 에칭할 수 있기 때문에, 그 후의 기상 성장 공정에서, 실리콘 단결정 기판의 주 이면, 특히, 이 주 이면 중, 리프트 핀용의 관통구멍에 대향하는 부분에 미소한 요철이 생기는 것을 억제할 수 있고, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 50 ppm 이하로 하는 것이 가능해진다.
도 1은 본 발명이 적용된 제 1 실시형태에서 예시하는 실리콘 에피택셜 웨이퍼의 제조방법의 각 공정을 설명하기 위한 도면.
도 2는 도 1의 실리콘 에피택셜 웨이퍼의 제조방법에 따른 반응용기 내의 온도와 각 제조공정과 기판의 배치상태의 대응을 도시하는 도면.
도 3은 기상 성장장치를 도시하는 모식적인 정면 단면도이고, 서셉터의 스폿 페이싱 내에 실리콘 단결정 기판을 재치한 상태를 도시하는 도면.
도 4는 기상 성장장치를 도시하는 모식적인 정면단면도이고, 리프트 핀에 의해 실리콘 단결정 기판을 서셉터로부터 이격시킨 상태를 도시하는 도면.
도 5는 본 발명이 적용된 제 2 실시형태로서 예시하는 실리콘 에피택셜 웨이퍼의 제조방법의 각 공정을 설명하기 위한 도면.
도 6a는 실시예 1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면이다.
도 6b는 비교예 1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 7a는 실험예의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 7b는 실험예의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 7c는 실험예의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 8a는 실시예 2-1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 8b 실시예 2-2의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 8c는 실시예 2-3의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 9a는 실시예 2-4의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 9b는 비교예 2-1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 9c는 비교예 2-2의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면이다.
도 10a는 실시예 3-1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 10b는 실시예 3-2의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 10c는 비교예 3의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 11a는 실시예 5-1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 11b는 실시예 5-2의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 11c는 실시예 5-3의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 11d는 실시예 5-4의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 12a는 비교예 5-1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 12b는 비교예 5-2의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 12c는 비교예 5-3의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
도 12d는 비교예 5-4의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 모식적으로 도시하는 도면.
이하에, 도면을 참조하면서, 본 발명에 따른 실시형태에 대하여 설명한다.
[제 1 실시형태]
우선, 본 발명이 적용된 제 1 실시형태의 실리콘 에피택셜 웨이퍼의 제조방법에 사용하는 기상 성장장치의 적합한 일례로서의 매엽식(枚葉式)의 기상 성장장치(100)의 개략 구성에 관해서, 도 3을 참조하여 설명한다.
도 3에 도시하는 바와 같이, 기상 성장장치(100)는, 기상 성장 시에, 양면 미러 실리콘 단결정 기판(W)을 지지하는 원반형상의 서셉터(1)와, 서셉터(1)가 대략 수평상태로 내부에 배치되는 반응용기(2), 서셉터(1)를 하면측으로부터 지지하는 서셉터 지지부재(3), 서셉터(1)에 대하여 상대적으로 양면 미러 실리콘 단결정 기판(W)을 상하동작시키는 리프트 핀(4), 반응용기(2)내를 가열하기 위한 예를 들면, 할로겐램프 등의 가열장치(5), 실리콘 원료가스를 반응용기(2)내의 서셉터(1)의 상측영역에 도입하여 이 서셉터(1)상의 양면 미러 실리콘 단결정 기판(W)의 주 표면 상에 공급하는 가스도입로(6), 반응용기(2)에 대하여 가스도입로(6)와 같은 측에 설치되고 퍼지가스를 반응용기(2)내의 서셉터(1)의 하측영역에 도입하는 퍼지가스 도입로(7), 및 이들 반응가스 도입로(6) 및 퍼지가스 도입로(7)에 대하여 반응용기(2)의 반대측에 설치되어 반응용기(2)로부터 가스를 배기하는 배기로(8)를 구비하여 개략적으로 구성되어 있다.
서셉터(1)의 주 표면에는, 내부에, 실리콘 에피택셜층이 기상 성장되는 양면 미러 실리콘 단결정 기판(W)이 재치되는 스폿 페이싱(10)이 형성되어 있다.
이 스폿 페이싱(10)은, 예를 들면, 양면 미러 실리콘 단결정 기판(W)의 외주변부를 지지하는 상단 스폿 페이싱부(11)와, 이 상단 스폿 페이싱부(11)보다도 중 심측 하단에 형성된 하단 스폿 페이싱부(12)를 갖는 2단 구성을 이루고 있다.
또한, 서셉터(1)는 예를 들면, 탄화규소로 피복된 그래파이트로 구성되어 있다.
서셉터 지지부재(3)는, 상하방향 A로 이동 가능하게 설치되어 있고, 상기 서셉터 지지부재(3)의 선단부에는, 방사형상으로 분기하도록 복수의 지지 암(3a)이 설치되어 있다. 이 지지 암(arm; 3a)의 선단부는, 서셉터(1)의 주 이면에 형성된 오목부(1a)에 맞물려 결합되어 있고, 이로써, 서셉터(1)를 그 상면이 대략 수평이 되도록 지지하고 있다.
리프트 핀(4)은 둥근 막대 형상으로 구성된 동체부(4a)와, 이 동체부(4a)의 상단부에 형성되고, 스폿 페이싱(10)에 재치된 양면 미러 실리콘 단결정 기판(W)을 하면측으로부터 지지하는 머리부(4b)를 구비하고 있다. 머리부(4b)는 양면 미러 실리콘 단결정 기판(W)을 지지하기 쉽게 동체부(4a)에 비하여 직경이 넓게 되어 있다.
리프트 핀(4)은 스폿 페이싱(10)의 저면에 형성된 리프트 핀용의 관통구멍(10a)에 삽입되고, 그 머리부(4b)가 스폿 페이싱(10)의 저면을 향하도록 배치되어 있다. 또한, 리프트 핀(4)의 동체부(4a)는 지지 암(3a)에 형성된 관통구멍(3b)을 관통하고 있다.
다음에, 본 발명에 따른 실리콘 에피택셜 웨이퍼의 제조방법에 대하여, 도 1 및 도 2를 참조하여 설명한다.
본 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에 있어 서는, 실리콘 단결정 기판(W)의 주 표면 상에 실리콘 에피택셜층을 기상 성장하는 기상 성장 공정(단계 S13; 도 2 참조) 전에 행하는 수소 열처리 공정(단계 S11; 도 2 참조)에 있어서, 리프트 핀(4)을 사용하여 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨다. 이로써, 실리콘 단결정 기판(W)의 주 이면의 자연산화막을 불균일함 없이 에칭 제거한다. 그 후, 실리콘 단결정 기판(W)을 스폿 페이싱(10)에 재치하고, 그 기판(W)의 주 표면 상에 실리콘 에피택셜층을 기상 성장한다.
이하, 본 발명의 실시예 1 및 비교예 1에 관해서 설명한다.
또, 실시예 1 및 비교예 1 및 후술하는 각 실시예 및 비교예에 있어서는, 양면 미러 실리콘 단결정 기판(W)로서, 직경: 300 mm, p형, 저항율: 약 0.0015 Ω·cm, 면방향(100)인 것을 사용하고, 또한, 기상 성장조건을, 원료가스: 트리클로로실란, 성장온도: 1150℃로서, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 저항율 약 10 Ω·cm의 실리콘 에피택셜층을 약 3 ㎛ 기상 성장하는 것으로 한다.
또한, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x의 측정은, 광학적표면검사장치(도시하지 않음)를 사용하여, 주 이면을 광학주사하여 얻어지는 산란광의 강도 ppm의 단위로 나타낸다. 구체적으로는, 예를 들면, O.1 ppm이란, 입사광의 강도에 대하여 백만분의 0.1의 강도의 산란광이 계측된 것을 나타낸다. 또한, 산란광의 강도는, 표면 거칠기의 크기에 비례하여, 예를 들면 산란광의 강도가 클 때에는 요철이 비교적 큰 것을 알 수 있다.
[실시예 1]
<서셉터에 대한 이격의 유무와 헤이즈 레벨의 관계>
(세정 조건)
양면 미러 실리콘 단결정 기판(W)에 대하여, SC1 세정, SC2 세정을 한다. 또, SC1 세정, SC2 세정 등의 세정 공정에서의 각 세정(불산세정(후술)을 포함한다)의 상세한 설명에 관해서는 후술한다.
(기상 성장 공정전의 수소 열처리조건)
실시예 1: 리프트 핀(4)을 사용하여 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태에서, 1130℃에서 120초간 유지하여, 수소 열처리를 한다(도 6a 참조).
비교예 1: 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)에 재치한 상태에서로, 1130℃에서 120초간 유지하여, 수소 열처리를 한다(도 6b 참조).
상기 조건으로 제조된 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x의 측정 결과를 도 6a 및 도 6b에 도시한다.
[평가]
도 6b에 도시하는 바와 같이, 비교예 1의 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x는, 0.2 ppm보다 크고 수백 ppm에 도달하는 영역이 있고, 특히, 리프트 핀용의 관통구멍에 대향하는 부분이 나빠져 있다. 그러나, 도 6a에 도시하는 바와 같이, 수소 열처리 공정 중에 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 경우(실시예 1), 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x는 O.1 ppm 이상 O.2 ppm 이하이고, 비교예 1의 것에 비하여 좋은 것을 알 수 있다.
[실험예]
그런데, 리프트 핀(4)으로 양면 미러 실리콘 단결정 기판(W)을 지지하여 상기 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시켜 1150℃ 이상의 고온으로 수소 열처리를 실시하면, 양면 미러 실리콘 단결정 기판(W)의 리프트 핀(4)에 의해 지지된 개소에 응력이 집중하고, 양면 미러 실리콘 단결정 기판(W)에 슬립전위 등의 결정 결함이 유발되는 경우가 있다.
그래서, 본 실시형태에 있어서는, 기상 성장온도보다도 처리온도를 저하시켜 수소 열처리를 실시함으로써, 슬립 전위의 유발을 억제한다. 단, 수소 열처리온도를 지나치게 저하시키면, 수소 열처리 공정에서 양면 미러 실리콘 단결정 기판(W)의 주 이면에 형성된 자연산화막의 제거를 충분하게 하는 것이 곤란하고, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x가 도 7a 내지 도 7c에 도시하는 바와 같이 악화된다.
여기에서, 도 7a 내지 도 7c는 양면 미러 실리콘 단결정 기판(W)으로의 처리온도(반응용기 내의 온도)를 1150℃(도 7a), 1100℃(도 7b), 1050℃(도 7)로 변화시켜 수소처리를 실시한 후, 상기 기판(W)의 주기판에 실리콘 에피택셜층을 기상 성장한 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x를 광학적 표면 검사장치를 사용하여 측정한 결과를 나타내는 것이다.
도 7c에 도시하는 바와 같이, 처리온도를 1050℃에서 수소 열처리를 실시한 경우, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 형성된 자연 산화막의 제거를 충분하게 할 수 없고, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x가 거의 개선되지 않는다.
이 경우, 수소 열처리 공정 전에, 양면 미러 실리콘 단결정 기판(W)을 세정하는 세정 공정(단계 S1 내지 S7; 도 1 참조)의 최종 세정으로서 자연산화막 제거세정(단계 S5)을 하고, 양면 미러 실리콘 단결정 기판(W)의 표면에 형성되어 있는 자연산화막을 미리 제거하여 두면 좋다.
여기에서, 양면 미러 실리콘 단결정 기판(W)은 예를 들면, 이하와 같은 공정에 따라서 준비된 것이다.
즉, 예를 들면, FZ(플로팅 존)법 또는 CZ(촐크랄스키; Czochralski)법 등에 의해 제조된 실리콘 단결정 잉곳(ingot)을, 슬라이서 등을 사용하여 슬라이싱한다. 슬라이싱 후의 웨이퍼의 주변에 모따기를 실시한 후, 양면을 랩 연마하고, 또한 화학적 에칭처리를 실시한다. 또한, 에칭 공정 종료 후의 웨이퍼의 양 주면에, 메카노케미칼 폴리싱에 의해 경면 연마를 실시함으로써 양면 미러 실리콘 단결정 기판(W)을 제작한다.
그리고, 상기한 바와 같이 하여 준비된 양면 미러 실리콘 단결정 기판(W)의 세정 공정에서는, 도 1에 도시하는 바와 같이, 우선, SC1세정을 한다(단계 S1). 이 SC1 세정에서는 과산화수소수(H2O2수)와 암모니아수(NH4OH)와 순수의 혼합액으로 이루어지는 SC1 세정용의 약액이 채워진 SC1 약액조에, 양면 미러 실리콘 단결정 기판(W)을 담그고, 상기 양면 미러 실리콘 단결정 기판(W)에 부착된 미립자(파티클)를 주로 제거한다.
다음에, 양면 미러 실리콘 단결정 기판(W)을 순수조에 담그고 순수 린스한다(단계 S2). 이 순수 린스를, 예를 들면 2회 반복한다.
계속하여, SC2 세정을 한다(단계 S3). 이 SC2 세정에서는 과산화수소수(H2O2수)와 염산(HC1수)과 순수의 혼합액으로 이루어지는 SC2 세정용의 약액이 채워진 SC2 약액조에 양면 미러 실리콘 단결정 기판(W)을 담그고, 상기 양면 미러 실리콘 단결정 기판(W)에 부착한 금속오염을 주로 제거한다.
다음에, 양면 미러 실리콘 단결정 기판(W)을 순수조에 담그고 순수 린스한다(단계 S4). 이 순수 린스를, 예를 들면 2회 반복한다.
다음에, 양면 미러 실리콘 단결정 기판(W)의 양 주면에 형성된 자연산화막을 제거하는 자연산화막 제거세정으로서 불산세정을 한다(단계 S5). 구체적으로는, 예를 들면, SC1 세정 및 SC2 세정 등을 함으로써 양 주면에 자연산화막이 형성된 양면 미러 실리콘 단결정 기판(W)을 소정 농도의 불산 약액조에 담그고, 양면 미러 실리콘 단결정 기판(W)의 양 주면의 자연산화막을 불균일함 없이 에칭 제거한다.
그리고, 양면 미러 실리콘 단결정 기판(W)을 순수조에 담그고 순수 린스한다(단계 S6). 이 순수 린스를, 예를 들면 2회 반복한다.
계속하여, 양면 미러 실리콘 단결정 기판(W)의 건조를 함으로써(단계 S7), 상기 양면 미러 실리콘 단결정 기판의 세정을 종료한다.
그 후, 예를 들면 기상 성장장치(100)를 사용하여, 수소 열처리 공정 및 기상 성장 공정을 한다(도 2).
구체적으로는, 우선, 반응용기(2)내에 수소(H2) 가스를 도입함과 동시에, 반응용기(2)내의 온도를 양면 미러 실리콘 단결정 기판(W)의 투입온도(예를 들면 650℃ 정도)에 설정한다.
다음에, 반응용기(2)내에 양면 미러 실리콘 단결정 기판(W)을 투입한다(단계 S8). 구체적으로는, 우선, 리프트 핀(4)을 서로 대략 등량만큼 서셉터(1)상면보다 상방으로 돌출하도록 상기 서셉터(1)에 대하여 상대적으로 상승시킨다. 즉, 서셉터 지지부재(3)를 하강시키는 동작에 따라서 서셉터(1)를 하강시키고 있고, 이 하강의 과정에서 리프트 핀(4)의 하단부가 예를 들면 반응용기(2)의 저면에 도달하면, 리프트 핀(4)은 그 이상으로 하강할 수 없지만, 서셉터(1)는 더욱 하강한다. 이것 때문에, 서셉터(1)에 대하여 리프트 핀(4)이 상대적으로 상승하여, 도 4에 있어서 양면 미러 실리콘 단결정 기판(W)이 없는 상태로 된다.
그리고, 도시하지 않는 핸들러에 의해 양면 미러 실리콘 단결정 기판(W)을 반응용기(2)내에 반송하고, 각 리프트 핀(4)의 머리부(4b)에 의해 주 표면을 위로 하여 양면 미러 실리콘 단결정 기판(W)을 지지시켜, 핸들러를 퇴피시킨다. 이렇게 하여, 반응용기(2)내에 양면 미러 실리콘 단결정 기판(W)을 투입하고, 이로써, 도 4에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)이 리프트 핀(4)에 의해서 서셉터(1)로부터 이격된 상태로 된다(단계 S9). 이 때, 서셉터(1)와 양면 미러 실리콘 단결정 기판(W)은, 예를 들면, 적어도 1 mm 공백 상태로 되어 있다.
다음에, 반응용기(2) 내를, 후술하는 실리콘 에피택셜층의 기상 성장온도보 다도 저온으로 되는 수소 열처리온도로 가열(승온)하고(단계 S10), 수소 열처리를 한다(단계 S11). 이 수소 열처리에서는 구체적으로는, 수소분위기의 반응용기(2)내에서 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태를 소정의 온도로 소정의 시간 유지함으로써, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 세정 공정 후에 있어서 형성된 자연산화막을 수소에 의해 에칭제거한다. 이로써, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 자연산화막을 불균일함 없이 확실하게 제거할 수 있다.
여기에서, 양면 미러 실리콘 단결정 기판(W)이 서셉터(1)로부터 이격하고 있을 때의 반응용기(2)내의 온도는, 바람직하게는 900℃ 이상 1150℃미만이다(도 8a 내지 도 8c 및 도 9a 내지 도 9c 참조: 상세 후술). 900℃ 미만에서의 수소 열처리에서는, 자연산화막을 충분하게 제거할 수 없고 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨이 거의 개선되지 않는다. 한편, 1150℃ 이상에서의 수소 열처리에서는, 슬립전위 등의 결정결함이 빈번하게 발생한다. 수소 열처리 공정에서, 슬립전위 등의 결정결함의 발생을 억제한 후에는, 1100℃ 이하인 것이 보다 바람직하고, 주 이면의 헤이즈 레벨을 50 ppm 이하로 유지하기 위해서는 100O℃ 이상인 것이 보다 바람직하다.
또한, 이격상태로 유지하는 시간은, 바람직하게는 10초 이상 120초 이하이다. 이격상태로 유지하는 시간이 10초보다 짧으면 충분하게 자연산화막을 에칭제거할 수 없고, 120초보다 길어도 헤이즈 레벨의 한층더 개선에는 거의 효과가 없다.
그리고, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태가 소정 시간 경과하면, 서셉터 지지부재(3)를 상승시킴으로써, 서셉터(1)를 상승시켜 간다. 그리고, 서셉터(1)의 상승의 과정에서 스폿 페이싱(10)의 상단 스폿 페이싱부(11)의 상면부분이 양면 미러 실리콘 단결정 기판(W)의 주 이면에 도달하면, 그때까지 리프트 핀(4)의 머리부(4b) 상에 지지되어 있던 양면 미러 실리콘 단결정 기판(W)이, 상단 스폿 페이싱부(11)의 상면부분에 의해 지지된 상태로 이행한다. 이로써, 스폿 페이싱(10)에 양면 미러 실리콘 단결정 기판(W)이 재치된 상태로 된다(단계 S12).
또한, 리프트 핀(4)용의 관통구멍(10a)의 상측가장자리부가 리프트 핀(4)의 머리부(4b)에 도달하면, 그때까지 예를 들면 반응용기(2)의 저면에 의해 지지된 상태이던 리프트 핀(4)은 서셉터(1)에 의해 지지된 상태로 이행한다.
그리고, 서셉터(1)의 스폿 페이싱(10)에 양면 미러 실리콘 단결정 기판(W)을 재치한 상태에서, 수소 열처리를 더욱 소정 시간 실시함으로써, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 자연산화막을 완전히 제거하고, 수소 열처리를 종료한다.
다음에, 양면 미러 실리콘 단결정 기판(W)의 주 표면 상에 실리콘 에피택셜층을 기상 성장한다(단계 S13). 구체적으로는, 반응용기(2)내를 성장온도(예를 들면 1150℃ 정도)에 설정하고, 가스도입로(6)를 통하여 반응용기(2)내에 도입한 실리콘 원료가스(예를 들면 트리클로로실란 등)를 양면 미러 실리콘 단결정 기판(W)의 주 표면 상에 공급한다. 이로써, 양면 미러 실리콘 단결정 기판(W)의 주 표면 상에 실리콘 에피택셜층을 기상 성장시켜 실리콘 에피택셜 웨이퍼를 제조한다.
다음에, 반응용기(2)내를 추출온도(예를 들면 상기 기판투입 온도와 동일하게 650℃ 정도)에까지 냉각(강온)하고(단계 S14), 이 반응용기(2) 내에서 실리콘 에피택셜 웨이퍼를 추출한다(단계 S 15).
이상과 같이, 제 1 실시형태에 의하면, 기상 성장 전의 세정 공정에 있어서, 최종 세정으로서 양면 미러 실리콘 단결정 기판(W)에 대하여 자연 산화막 제거 세정을 함으로써, 양면 미러 실리콘 단결정 기판(W)의 양 주면에 형성된 자연 산화막을 제거할 수 있다. 이것에 의해, 대기 중에 보관 또는 세정 중에 양면 미러 실리콘 단결정 기판(W)의 표면에 형성된 자연 산화막을 일단 완전히 제거할 수 있기 때문에, 양면 미러 실리콘 단결정 기판(W)의 양 주면에는 자연 산화막 제거 세정 후에 반응용기(2)에 투입할 때까지의 사이에 형성된 비교적 얇은 자연 산화막이 있을 뿐이다. 이 때문에, 수소 열처리 공정 중에, 처리 온도를 실리콘 에피택셜층의 기상 성장 온도보다도 저온으로 수소 열처리를 하더라도, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 자연 산화막을 확실하게 제거할 수 있다. 또한, 양면 미러 실리콘 단결정 기판(W)이 리프트(lift) 핀(4)에 의해서 서셉터(1)로부터 이격되어 있을 때의 반응용기(2) 내의 온도를 1150℃ 미만으로 설정함으로써, 슬립 전위 등의 결정 결함이 발생하는 것을 억제할 수 있다.
따라서, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 형성된 자연 산화막을 불균일함없이 에칭 제거할 수 있고, 그 후의 기상 성장 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 이면, 특히, 상기 주 이면 중, 리프트 핀(4)용 관 통 구멍(10a)에 대향하는 부분에 미소한 요철이 생기는 것을 억제할 수 있으며, 집광등 아래 또는 광학적 표면 검사장치에서 흐림(헤이즈)이 관찰되지 않게 된다. 단, 자연 산화막 제거 세정 후, 양면 미러 실리콘 단결정 기판(W)이 3일 이상 대기 중에 보관된 경우에는, 두꺼운 자연 산화막이 형성되어 있을 가능성이 높기 때문에, 반응용기(2)에 투입하기 전에 자연 산화막 제거 세정을 다시 하는 것이 바람직하다(도 10a 내지 10c 참조).
이하, 본 발명의 실시예 2 및 비교예 2에 관해서 설명한다.
[실시예2]
<수소 열처리 온도와 헤이즈 레벨의 관계>
(불산 세정 후의 보관시간)
양면 미러 실리콘 단결정 기판(W)을 불산 세정 후, 34시간 대기 중에서 보관한 것을 사용한다.
(수소 열처리 조건)
실시예 2 : 처리 온도를, 900℃(도 8a : 실시예 2-1), 1000℃(도 8b : 실시예 2-2), 1050℃(도 8c : 실시예 2-3), 및 1100℃(도 9a : 실시예 2-4)로 수소 열처리를 실시한다. 이 때, 각 처리 온도에 있어서, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태로 각각 60초간 유지한다.
비교예 2 : 처리 온도를 1150℃로 하여, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태로 60초간 유지하거나(도 9b : 비교예 2-1), 또는 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)에 재치한 상태로 60초간 유지한다( 도 9c : 비교예 2-2).
상기 조건으로 제조된 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x의 측정결과를 도 8a 내지 8c 및 도 9a 내지 9c에 도시한다.
[평가]
도 8a 내지 8c 및 도 9a 및 도 9b에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시키고, 반응용기(2) 내의 처리 온도를 900℃ 이상 1150℃ 이하로 하여 수소 열처리를 실시함으로써, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)에 재치한 상태로 수소 열처리를 실시한 것(도 9c : 비교예 2-2)과 비교하여, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x를 개선할 수 있다.
단, 수소 열처리 온도가 1150℃(도 9b : 비교예 2-1 참조) 이상인 경우, 슬립 전위 등의 결정 결함이 빈번하게 발생하기 때문에, 수소 열처리 온도를 1150℃미만, 보다 바람직하게는, 도 9a(실시예 2-4) 등에 도시하는 바와 같이, 1100℃ 이하로 하는 것으로, 슬립 전위 등의 결정 결함의 발생을 억제할 수 있다. 또한, 도 8a(실시예 2-1) 등에 도시하는 바와 같이, 수소 열처리 온도를 900℃ 이상으로 하는 것으로, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 0.1 ppm 이상50 ppm 이하로 유지할 수 있고, 도 8c(실시예 2-3) 등에 도시하는 바와 같이, 수소 열처리 온도를 1050℃ 이상으로 하는 것으로, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 0.1 ppm 이상 0.5 ppm 이하로 유지할 수 있다.
이하, 본 발명의 실시예 3 및 비교예 3에 관해서 설명한다.
[실시예 3]
<불산 세정 후의 보관시간과 헤이즈 레벨의 관계>
(불산 세정 후의 보관시간)
자연 산화막 제거 세정으로서의 불산 세정을 세정 공정의 최종 세정에서 행하고, 불산 세정 후의 양면 미러 실리콘 단결정 기판(W)을, 34시간(도 10a : 실시예 3-1), 64시간(도 10b : 실시예 3-2) 및 120시간(도 10c : 비교예 3) 대기 중에서 보관한다.
(수소 열처리 조건)
수소 열처리 온도를 1050℃로 하여, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태로 각각 60초간 유지한다.
상기 조건으로 제조된 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x의 측정결과를 도 10a 내지 10c에 도시한다.
[평가]
도 10c에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)의 보관시간을 120시간(5일간)으로 한 경우(비교예 3), 그 보관 중에 양면 미러 실리콘 단결정 기판(W)의 주 이면에 두꺼운 자연 산화막이 형성되어 버리기 때문에, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시켜 수소 열처리를 실시하더라도 자연 산화막을 충분히 제거할 수 없다.
이것에 대하여, 도 10a에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)의 보관시간을 34시간(실시예 3-1)으로 한 경우, 상기 기판(W)의 주 이면에 형성된 자연 산화막을 수소 열처리로 거의 완전히 에칭 제거하고, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 0.1 ppm 이상 0.5 ppm 이하로 할 수 있다. 또한, 도 10b에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)의 보관시간을 64시간(2.7일간)(실시예 3-2)으로 한 경우, 상기 기판(W)의 주 이면에 형성된 자연 산화막을 수소 열처리로 완전히 제거하는 것은 곤란해지지만, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨이 50 ppm 이하가 될 정도로는 에칭 제거할 수 있다. 즉, 자연 산화막 제거 세정 후, 3일 이내에, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시켜 1000℃이상의 온도로 수소 열처리를 실시하면, 그 후에 제조되는 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 50 ppm 이하로 억제할 수 있다.
[제 2 실시형태]
제 2 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에서는, 수소 열처리 공정 전에 하는 세정 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 산화막을 형성하는 주 표면 산화막 형성 세정(단계 S103에 있어서의 오존수 세정에 대응; 도 5 참조)을 한다.
즉, 세정 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 양 주면의 최종 세정으로서, 상기 양 주면의 자연 산화막의 제거를 예를 들면 불산을 사용하여 행하면, 불산에 의해 처리된 양면 미러 실리콘 단결정 기판(W)의 양 주면은, 활성이 높은 상태가 된다. 이 활성이 높은 양면 미러 실리콘 단결정 기판(W)의 표면에 는, 파티클(particle) 등의 이물이 부착하기 쉽다(표 1 참조). 파티클 등의 이물이 일단 부착되면, 그 제거는 용이하지 않다. 그리고, 주 표면에 이물이 부착된 상태로 실리콘 에피택셜층을 기상 성장하면, 결정 결함이 발생하기 쉬워진다.
그래서, 제 2 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에서는, 예를 들면 매엽식 세정장치(도시 생략)를 사용하여, 양면 미러 실리콘 단결정 기판(W)의 주 표면 및 주 이면의 세정을 각 주면마다 행한다. 즉, 헤이즈의 발생을 억제하기 위해서 양면 미러 실리콘 단결정 기판(W)의 주 이면의 최종 세정을 자연 산화막 제거 세정으로 하는 한편, 파티클 등의 이물 부착을 억제하기 위해서 주 표면의 최종 세정을 산화막 형성 세정으로 한다.
이하에, 본 발명에 관계되는 실리콘 에피택셜 웨이퍼의 제조방법에 관해서, 도 5를 참조하여 설명한다.
도 5에 도시하는 바와 같이, 구체적으로는, 우선, 예를 들면, 매엽식 세정장치 내에 소정의 반송장치를 사용하여 양면 미러 실리콘 단결정 기판(W)을 투입하고, 이 양면 미러 실리콘 단결정 기판(W)의 주 표면에 대하여 소정의 노즐로부터 SC1 세정용 약액을 분사하여, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 SC1 세정을 한다(단계 S101). 또한, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 대해서도 소정의 노즐로부터 SC1 세정용 약액을 분사하여, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 SC1 세정을 한다(단계 S201). 이 SC1 세정에 의해, 양면 미러 실리콘 단결정 기판(W)의 양 주면에 부착된 미립자 등을 제거한다.
다음에, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 대하여 소정의 노즐 로부터 순수를 분사하여 순수 린스(rinse)를 한다(단계 S102). 또한, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 대해서도 소정의 노즐로부터 순수를 분사하여 순수 린스를 한다(단계 S202)
계속하여, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서, 주 표면 산화막 형성 세정을 한다. 이 주 표면 산화막 형성 세정에서는, 예를 들면, 오존수 세정을 함으로써(단계 S103), 양면 미러 실리콘 단결정 기판(W)의 주 표면에 산화막으로서의 오존 산화막을 형성한다. 구체적으로는, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 대하여 세정장치의 소정의 노즐로부터 오존수를 분사하고, 이것에 의해, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 파티클 등의 이물의 부착이 억제된 양질인 오존 산화막을 형성한다.
또한, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 최종 세정으로서, 주 이면 자연 산화막 제거 세정을 한다. 이 주 이면 자연 산화막 제거 세정에서는, 예를 들면, 불산 세정을 함으로써(단계 S203), 단계 S201에 있어서의 SC1 세정 등의 때에 양면 미러 실리콘 단결정 기판(W)의 주 이면에 형성된 자연 산화막을 불산에 의해 에칭 제거한다.
그 후, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 대하여 소정의 노즐로부터 순수를 분사하여 순수 린스를 한다(단계 S104). 또한, 양면 미러 실리콘 단결정 기판(W)의 주 이면에 대해서도 소정의 노즐로부터 순수를 분사하여 순수 린스를 한다(단계 S204).
다음에, 양면 미러 실리콘 단결정 기판(W)의 건조를 한다. 이 양면 미러 실 리콘 단결정 기판(W)의 건조에서는, 예를 들면, 양면 미러 실리콘 단결정 기판(W)을 소정의 속도로 회전시켜 원심력 등에 의해 상기 양면 미러 실리콘 단결정 기판(W)의 표면의 물방울을 제거하는 스핀 건조를 한다(단계 S105).
이상에 의해, 양면 미러 실리콘 단결정 기판(W)의 세정 공정을 종료한다.
그 후, 세정 완료의 양면 미러 실리콘 단결정 기판(W)을 기상 성장장치(100) 내에 투입하고(단계 S106), 상기 제 1 실시형태와 같이 하여 수소 열처리 공정을 한다. 즉, 수소 열처리 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태로(단계 S107), 반응용기(2) 내를, 실리콘 에피택셜층의 기상 성장 온도보다도 저온이 되는 수소 열처리 온도에 가열(승온)하고(단계 S108), 수소 열처리를 한다(단계 S109). 이것에 의해, 반응용기(2) 내에서 수소 분위기 중에 노출된 양면 미러 실리콘 단결정 기판(W)의 주 표면의 오존 산화막 및 상기 양면 미러 실리콘 단결정 기판(W)의 세정 공정 후에 있어서 그 주 이면에 형성된 자연 산화막을 수소에 의해 에칭 제거한다. 따라서, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 자연 산화막을 불균일함없이 확실하게 제거할 수 있다.
그 후, 서셉터(1)의 스폿 페이싱(10) 내에 양면 미러 실리콘 단결정 기판(W)을 재치하고(단계 S110), 이 상태로 수소 열처리를 더욱 소정시간 실시함으로써, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 오존 산화막을 완전히 제거하고 나서, 수소 열처리를 종료한다.
다음에, 상기 제 1 실시형태와 같이 하여, 양면 미러 실리콘 단결정 기판(W)의 주 표면상에 실리콘 에피택셜층을 기상 성장하여, 실리콘 에피택셜 웨이퍼를 제 조하고, 제조된 실리콘 에피택셜 웨이퍼를 반응용기(2) 내로부터 추출한다(단계 S111-S113).
이상과 같이, 제 2 실시형태에 의하면, 세정 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서 주 표면 산화막 형성 세정을 함으로써, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 산화막을 형성할 수 있다. 따라서, 세정 공정의 최종 세정으로서 양면 미러 실리콘 단결정 기판(W)의 주 표면도 불산으로 세정한 경우와는 달리, 상기 양면 미러 실리콘 단결정 기판(W)의 주 표면의 활성이 낮기 때문에, 파티클 등의 이물이 부착하기 어렵게 되어, 이물 부착에 기인하는 실리콘 에피택셜층의 결정 결함의 발생을 억제할 수 있다.
또, 상기 제 1 및 제 2 실시형태에서는, 양면 미러 실리콘 단결정 기판(W)을 반응용기(2) 내에 투입하고 나서 양면 미러 실리콘 단결정 기판(W)의 서셉터(1)로부터의 이격상태가 종료할 때까지의 사이, 서셉터(1)에 대하여 양면 미러 실리콘 단결정 기판(W)을 이격시킨 채로의 상태로 하였지만, 이것에 한정되는 것이 아니라, 적어도 수소 열처리 공정 중에 소정의 시간만큼 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시키면 좋다.
또한, 양면 미러 실리콘 단결정 기판(W)의 서셉터(1)로부터의 이격을 리프트 핀(4)에 의해 행하도록 하였지만, 이것에 한정되는 것이 아니라, 어떠한 방법으로 이격시켜도 좋은 것은 말할 필요도 없다. 또, 양면 미러 실리콘 단결정 기판(W)의 서셉터(1)로부터의 이격을, 서셉터(1)를 리프트 핀(4)에 대하여 상대적으로 하강시킴으로써 행하도록 하였지만, 이것에 한정되는 것은 아니다. 예를 들면, 서셉터(1) 의 상하 동작에 구애되지 않고, 상기 서셉터(1)에 대하여 리프트 핀(4)을 상승 가능해지는 구성으로 하여, 리프트 핀(4)을 상승시킴으로써 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시켜도 좋다.
또, 세정 공정에서의 양면 미러 실리콘 단결정 기판(W)의 주 표면 및 주 이면의 최종 세정으로서 자연 산화막을 제거하는 주 표면 자연 산화막 제거 세정 및 주 이면 자연 산화막 제거 세정을 하는지의 여부는, 적절하게 임의로 변경 가능하게 되어 있고, 본 발명에 있어서는, 적어도, 수소 열처리 공정 중에, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시키고, 기상 성장 공정 동안은, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)의 스폿 페이싱(10)에 재치하면 좋다.
이하, 본 발명의 실시예 4 및 비교예 4에 관해서 설명한다.
[실시예 4]
<세정 조건의 비교>
(세정 조건)
실시예 4 : 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서 오존수 세정을 하고, 상기 기판(W)의 주 이면의 최종 세정으로서 불산 세정을 한다.
비교예 4 : 양면 미러 실리콘 단결정 기판(W)의 양 주면의 최종 세정으로서 불산 세정을 한다.
(세정 공정 직후의 파티클 수의 계측)
광 산란식 광학적 표면 검사장치를 사용하여, 세정 공정 직후의 양면 미러 실리콘 단결정 기판(W)의 주 표면에 존재하는 직경 0.12㎛ 이상의 크기의 파티클을 계측한다.
(기상 성장 공정 직후의 파티클 수의 계측)
광 산란식의 광학적 표면 검사장치를 사용하여, 실리콘 에피택셜 웨이퍼의 실리콘 에피택셜층에 존재하는 직경 0.12㎛ 이상의 크기의 파티클을 계측한다.
실시예 4 및 비교예 4의 파티클 수의 계측결과를 표 1에 나타낸다.
[표 1]
실시예 4 비교예 4
최종 세정 주 표면:O3, 주 이면:HF 주 표면:HF, 주 이면:HF
세정 공정 직후(개/기판) 0 1.5×103
기상 성장 공정 직후(개/웨이퍼) 10 25
[평가]
양면 미러 실리콘 단결정 기판(W)의 양 주면의 최종 세정으로서 불산 세정을 한 경우(비교예 4), 세정 공정 직후에는, 기판 1장당 1.5× 103개의 파티클이 계측되고, 또한, 기상 성장 공정 직후에는, 실리콘 에피택셜 웨이퍼 1장당 25개의 파티클이 계측되었다.
이것에 대하여, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서 오존수 세정을 하고, 상기 기판(W)의 주 이면의 최종 세정으로서 불산 세정을 한 경우(실시예 4), 직경 0.12 ㎛ 이상의 크기의 파티클은 계측되지 않고, 또한, 기상 성장 공정 직후에 실리콘 에피택셜 웨이퍼 1 장당 계측되는 파티클 수도 10개로 감소시킬 수 있었다.
[제 3 실시형태]
제 3 실시형태에 있어서의 실리콘 에피택셜 웨이퍼의 제조방법에서는, 세정 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서, 예를 들면 오존수를 사용하여 주 표면 산화막 형성 세정을 하고, 또한, 양면 미러 실리콘 단결정 기판(W)의 주 이면의 최종 세정으로서, 예를 들면 불산을 사용하여 주 이면 자연 산화막 제거 세정을 한 후에 빠르게 비산화성 분위기의 반응용기(2) 내에 투입하고, 제 1 및 제 2 실시형태와는 달리 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시킨 상태로 하지 않고, 스폿 페이싱(10)에 재치한 상태로 수소 열처리 공정을 하는 구성으로 한다.
최종 세정으로부터 양면 미러 실리콘 단결정 기판(W)을 비산화성 분위기(예를 들면, 수소 분위기)의 반응용기(2) 내에 투입할 때까지의 사이에, 산화성 분위기인 대기 중에 보관하는 시간을 6시간 이하로 하면, 상기 양면 미러 실리콘 단결정 기판(W)의 주 이면에는, 실리콘 에피택셜 웨이퍼의 주 이면에 형성되는 헤이즈의 원인이 될 정도의 두께를 갖는 자연 산화막이 형성되기 어렵다.
즉, 대기 중에서의 보관시간을 6시간 이하로 하면, 수소 열처리 공정에 있어서, 상기한 양면 미러 실리콘 단결정 기판(W)을 반응용기(2) 내의 서셉터(1)의 스폿 페이싱(10) 상에 재치하여 수소 열처리를 실시하더라도, 양면 미러 실리콘 단결정 기판(W)의 주 이면상의 자연 산화막이 충분히 에칭 제거되기 때문에, 그 후의 기상 성장 공정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 이면, 특히, 이 주 이면 중, 리프트 핀(4)용 관통 구멍(10a)에 대향하는 부분에 미소한 요철이 생 기는 것을 억제할 수 있고, 광학적 표면 검사장치로 측정한 경우, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 50 ppm 이하로 할 수 있다.
또, 상기 제 2 및 제 3 실시형태에서는, 주 표면 산화막 형성 세정에 있어서, 양면 미러 실리콘 단결정 기판(W)의 주 표면에 산화막으로서 오존 산화막을 형성하는 구성으로 하였지만, 이것에 한정되는 것이 아니라, 오존 산화막 이외의 산화막을 형성하는 구성이어도 좋다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니고, 예를 들면, 주 이면 자연 산화막 제거 세정으로서 불산 세정을 하도록 하였지만, 주 이면의 자연 산화막을 제거 가능하면 다른 세정방법이어도 좋다.
또, 상기 제 2 실시형태에 있어서, SC1 세정 대신에 양면 미러 실리콘 단결정 기판(W)에 부착된 미립자를 스크럽 세정을 사용하여 제거하는 구성이어도 좋은 것은 물론이다.
또한, 상단 스폿 페이싱부(11)와 하단 스폿 페이싱부(12)를 갖는 스폿 페이싱(10)이 형성된 서셉터(1)에 관해서 설명하였지만, 스폿 페이싱(10)의 형상은, 이것에 한정되는 것이 아니라, 양면 미러 실리콘 단결정 기판(W)을 재치 가능한 형상이면 스폿 페이싱(10)의 형상은 어떠한 것이어도 좋다.
덧붙여, 실리콘 에피택셜 웨이퍼를 제조하는 장치로서 매엽식 기상 성장장치(100)를 예시하였지만, 이것에 한정되는 것이 아니라, 배치(batch)식 기상 성장장치이어도 좋다.
이하, 본 발명의 실시예 5 및 비교예 5에 관해서 설명한다.
[실시예 5]
<대기 중에서의 보관시간과 헤이즈 레벨의 관계>
(세정 조건 등)
양면 미러 실리콘 단결정 기판(W)의 주 표면의 최종 세정으로서 오존수 세정을 하고, 상기 기판(W)의 주 이면의 최종 세정으로서 불산 세정을 한다.
(불산 세정 후의 대기 중에서의 보관시간)
불산 세정 후의 양면 미러 실리콘 단결정 기판(W)을, 0시간(여기에서는, 불산 세정 후 20분 이내에 반응용기(2) 내에 투입하는 경우에, 보관시간을 0시간으로 한다. 도 11a : 실시예 5-1), 1.5시간(도 11b : 실시예 5-2), 3시간(도 11c : 실시예 5-3), 6시간(도 11d : 실시예 5-4), 12시간(도 12a : 비교예 5-1), 24시간(도 12b : 비교예 5-2), 48시간(도 12c : 비교예 5-3), 96시간(도 12d : 비교예 5-1) 대기 중에서 각각 보관한다. 대기 중에서의 보관시간 종료 후, 즉시, 예를 들면 질소 분위기의 로드 로크실을 통해서 수소 분위기의 반응용기(2) 내에 투입한다.
(수소 열처리 조건)
수소 열처리 온도를 1050℃로 하여, 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)에 재치한 상태로 각각 60초간 유지한다.
상기 조건으로 제조된 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨 x의 측정결과를 도 11a 내지 11d 및 도 12a 내지 12d에 도시한다.
[평가]
도 12a 내지 12d에 도시하는 바와 같이, 양면 미러 실리콘 단결정 기판(W)의 주 이면을 불산 세정한 후의 대기 중에서의 보관시간을 12시간 이상으로 하면(비교예 5; 비교예 5-1 내지 비교예 5-4), 보관 중에 양면 미러 실리콘 단결정 기판(W)의 주 이면에 자연 산화막이 형성되고, 실리콘 에피택셜 웨이퍼의 주 이면에 50ppm보다 큰 레벨의 헤이즈가 현재화한다.
이것에 대하여, 도 11a 내지 도 11d(실시예 5; 실시예 5-1 내지 실시예 5-4)에 도시하는 바와 같이, 대기 중에서의 보관시간이 O시간으로부터 길어짐에 따라서, 실리콘 에피택셜 웨이퍼 주 이면 전체의 헤이즈 레벨 x는 악화되지만, 불산 세정 후에 대기 중에 보관하는 시간이 6시간 이내이면, 수소 열처리 중에 양면 미러 실리콘 단결정 기판(W)을 서셉터(1)로부터 이격시키지 않더라도, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨 x를 50 ppm 이하로 하는 것이 가능하게 된다.
산업상 이용 가능성
이상과 같이, 본 발명에 관계되는 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜 웨이퍼는, 양면 미러의 실리콘 에피택셜 웨이퍼의 주 이면에, 미소한 요철이 생기는 것을 억제하는 동시에, 실리콘 에피택셜 웨이퍼의 주 이면의 헤이즈 레벨을 개선하는 데 유용하고, 특히, 실리콘 에피택셜 웨이퍼의 주 이면 중의 리프트 핀용 관통 구멍에 대향하는 부분에 미소한 요철이 생기는 것을 억제할 수 있고, 실리콘 에피택셜 웨이퍼의 주 이면 전체의 헤이즈 레벨을 50ppm 이하로 하는 경우에 적합하다.

Claims (15)

  1. 반응용기 내에, 실리콘 단결정 기판을 재치 가능한 서셉터가 배치되고, 상기 서셉터에 재치된 실리콘 단결정 기판에, 수소 분위기 중에서 열처리를 실시하는 수소 열처리 공정, 및 상기 수소 열처리 공정 후에, 실리콘 에피택셜층을 기상 성장하는 기상 성장 공정을 구비하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서,
    상기 수소 열처리 공정 중에, 상기 실리콘 단결정 기판을 상기 서셉터로부터 이격시키고, 상기 기상 성장 공정 동안은, 상기 실리콘 단결정 기판을 상기 서셉터에 재치하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘 단결정 기판의 상기 서셉터로부터의 이격을, 상기 서셉터에 대하여 상기 실리콘 단결정 기판을 상대적으로 상하 동작시키는 리프트 핀에 상기 실리콘 단결정 기판을 지지시켜 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수소 열처리 공정을, 상기 실리콘 에피택셜층의 기상 성장 온도보다도 저온에서 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수소 열처리 공정에 있어, 상기 실리콘 단결정 기판이 상기 서셉터로부터 이격되어 있을 때의 반응용기 내의 온도가, 적어도 900℃인 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수소 열처리 공정 전에, 상기 실리콘 단결정 기판을 세정하는 세정 공정을 구비하고,
    상기 세정 공정은, 상기 실리콘 단결정 기판의 적어도 주 이면에 형성된 자연 산화막을 제거하는 자연 산화막 제거 세정을 구비하고, 상기 자연 산화막 제거 세정을 상기 주 이면의 최종 세정으로서 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  6. 제 5 항에 있어서,
    상기 자연 산화막 제거 세정은, 불산을 사용하여 상기 자연 산화막을 세정 제거하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 세정 공정은, 상기 실리콘 단결정 기판의 주 표면에 산화막을 형성하는 주 표면 산화막 형성 세정을 구비하고, 상기 주 표면 산화막 형성 세정을 상기 주 표면의 최종 세정으로서 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  8. 제 7 항에 있어서,
    상기 실리콘 단결정 기판이, 상기 최종 세정으로부터 상기 반응용기 내에 투입될 때까지의 사이, 대기 중에 보관되는 시간을 3일 이내로 하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  9. 실리콘 단결정 기판을 세정하는 세정 공정, 및 상기 세정 공정 후에, 비산화성 분위기의 반응용기 내에 배치된 서셉터상에 상기 실리콘 단결정 기판을 재치하고, 실리콘 에피택셜층을 기상 성장하는 기상 성장 공정을 구비하는 실리콘 에피택셜 웨이퍼의 제조방법에 있어서,
    상기 세정 공정은,
    상기 실리콘 단결정 기판의 주 표면에 산화막을 형성하는 주 표면 산화막 형성 세정을, 상기 주 표면의 최종 세정으로서 하고, 또한, 상기 실리콘 단결정 기판의 주 이면에 형성된 자연 산화막을 제거하는 주 이면 자연 산화막 제거 세정을, 상기 주 이면의 최종 세정으로서 행하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  10. 제 9 항에 있어서,
    상기 실리콘 단결정 기판이, 상기 최종 세정으로부터 상기 반응용기 내에 투입될 때까지의 사이, 대기 중에 보관되는 시간을 6시간 이하로 하는 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼가 양 주면에 경면 가공이 실시된 양면 미러 실리콘 단결정 기판인 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼의 제조방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 기재된 방법에 의해 제조된 실리콘 에피택셜 웨이퍼.
  13. 양 주면에 경면 가공이 실시된 양면 미러 실리콘 단결정 기판의 주 표면상에 실리콘 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼로서, 주 이면 전체의 헤이즈 레벨이 0.1 ppm 이상 50 ppm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  14. 제 13 항에 있어서,
    상기 주 이면 전체의 헤이즈 레벨이 0.1 ppm 이상 0.5 ppm 이하인 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 실리콘 에피택셜 웨이퍼의 직경이 300 mm 이상인 것을 특징으로 하는, 실리콘 에피택셜 웨이퍼.
KR1020057025009A 2003-06-26 2004-06-21 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 KR101144825B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003182615 2003-06-26
JPJP-P-2003-00182615 2003-06-26
PCT/JP2004/008725 WO2005001916A1 (ja) 2003-06-26 2004-06-21 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
KR20060024819A true KR20060024819A (ko) 2006-03-17
KR101144825B1 KR101144825B1 (ko) 2012-05-11

Family

ID=33549557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057025009A KR101144825B1 (ko) 2003-06-26 2004-06-21 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼

Country Status (5)

Country Link
US (1) US7377978B2 (ko)
EP (1) EP1643544A4 (ko)
JP (1) JP4839836B2 (ko)
KR (1) KR101144825B1 (ko)
WO (1) WO2005001916A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060048798A1 (en) * 2004-09-09 2006-03-09 Honeywell International Inc. Methods of cleaning optical substrates
US7868304B2 (en) * 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US7776152B2 (en) * 2006-11-01 2010-08-17 Raytheon Company Method for continuous, in situ evaluation of entire wafers for macroscopic features during epitaxial growth
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5195370B2 (ja) * 2008-12-05 2013-05-08 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5141541B2 (ja) * 2008-12-24 2013-02-13 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5120335B2 (ja) * 2009-05-21 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハの加工方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5985789B2 (ja) * 2010-03-15 2016-09-06 富士電機株式会社 超接合半導体装置の製造方法
JP2013115342A (ja) * 2011-11-30 2013-06-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP5928133B2 (ja) * 2012-04-27 2016-06-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
RU2562740C2 (ru) * 2014-01-31 2015-09-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки обратной стороны кремниевых подложек на основе полировальной подушки
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法
DE102015224446A1 (de) * 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP6513041B2 (ja) 2016-02-19 2019-05-15 信越半導体株式会社 半導体ウェーハの熱処理方法
CN108511333B (zh) * 2017-02-28 2022-03-01 胜高股份有限公司 外延晶片的制造方法
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
JPH1116844A (ja) * 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP3594074B2 (ja) * 1998-07-29 2004-11-24 信越半導体株式会社 シリコンエピタキシャルウェーハおよびその製造方法
TW465101B (en) * 1998-09-04 2001-11-21 Canon Kk Semiconductor substrate and method for producing the same
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
JP4839836B2 (ja) 2011-12-21
KR101144825B1 (ko) 2012-05-11
EP1643544A4 (en) 2009-07-01
US20060201413A1 (en) 2006-09-14
WO2005001916A1 (ja) 2005-01-06
US7377978B2 (en) 2008-05-27
EP1643544A1 (en) 2006-04-05
JPWO2005001916A1 (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
KR101144825B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
EP1758154B1 (en) Method for producing silicon wafer
JP5888280B2 (ja) シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
US7993452B2 (en) Method of manufacturing epitaxial silicon wafer
WO2009081720A1 (ja) エピタキシャルシリコンウェーハの製造方法
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
CN111816548A (zh) 一种边抛改善大直径半导体硅片边缘粗糙度的工艺
JP5849674B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) シリコンエピタキシャルウェーハの製造方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
JP4123861B2 (ja) 半導体基板の製造方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
CN115332039B (zh) 等离子体处理设备用单晶硅结构、部件、应用及方法
JP3775681B2 (ja) 半導体ウェーハの製造方法
US20230033545A1 (en) Method of transferring semiconductor wafer to polishing apparatus and method of producing semiconductor wafer
JP2004221435A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
KR100465527B1 (ko) Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP5449381B2 (ja) エピタキシャル成長用ＣｄＴｅ系半導体基板、基板の保管方法及びエピタキシャル成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 8