JP5449381B2 - エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法 - Google Patents

エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法 Download PDF

Info

Publication number
JP5449381B2
JP5449381B2 JP2011534332A JP2011534332A JP5449381B2 JP 5449381 B2 JP5449381 B2 JP 5449381B2 JP 2011534332 A JP2011534332 A JP 2011534332A JP 2011534332 A JP2011534332 A JP 2011534332A JP 5449381 B2 JP5449381 B2 JP 5449381B2
Authority
JP
Japan
Prior art keywords
substrate
cdte
polishing
epitaxial growth
observed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011534332A
Other languages
English (en)
Other versions
JPWO2011040566A1 (ja
Inventor
健二 鈴木
英行 谷口
英樹 栗田
立一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2011534332A priority Critical patent/JP5449381B2/ja
Publication of JPWO2011040566A1 publication Critical patent/JPWO2011040566A1/ja
Application granted granted Critical
Publication of JP5449381B2 publication Critical patent/JP5449381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/46Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/024Group 12/16 materials
    • H01L21/02411Tellurides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02562Tellurides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463Mechanical treatment, e.g. grinding, ultrasonic treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、赤外線検出素子等の基板材料として用いられるエピタキシャル成長用CdTe系半導体基板及びこれを収納した基板収納物に関する。
一般に、CdTe(テルル化カドミウム:cadmium telluride)基板を用いて半導体デバイスを作製する場合、VGF法(Vertical Gradient Freezing method)などで育成されたCdTe単結晶を所望のサイズの平板に加工し、表面をポリシング(鏡面研磨)してデバイス作製用の基板材料とする。このCdTe基板の上に所定の半導体(例えば、HgZnTe膜等)をエピタキシャル成長させ、赤外線検出素子等の半導体デバイスを作製する。
従来、CdTe基板を購入したユーザ(基板ユーザ)は、CdTe基板表面の基板の加工仕上工程やその後の基板保管中に生じる酸化膜を除去するため、前処理としてCdTe基板を数μmから10μm程度エッチングした後、エピタキシャル成長を行っていることが多かった。
例えば、特許文献1にはポリシング(鏡面研磨)の一般的な手法が開示され、特許文献2にはエッチング処理の一般的な手法が開示されている。また、特許文献3には、Hg0.8Cd0.2Teの単結晶基板を0.5μmの粒径のダイヤモンド研磨液で研磨した後、0.5%臭素メタノール溶液で2分間エッチングして研磨キズを取り除くプロセスが開示されている。
特開平5−177536号公報 特開平6−177100号公報 特開平3−248425号公報
ところで、基板を保管している間に生じる表面酸化は必ずしも一様には進まず、極僅かな細い線状の研磨ダメージの痕跡の残った部分に沿って表面酸化がより速く深く進行する傾向がみられ、これをそのままエピタキシャル成長させたときに、エピタキシャル結晶の品質が低下する原因となる。ここで述べた線状の研磨ダメージの痕跡とは、最終のポリシング工程とその後のエッチング処理によって生成される、深さ0.1nm、幅0.5nm程度の極めて細く浅い溝のスジを指し、光学顕微鏡では直接観察出来ないものの、原子間力顕微鏡(AFM:Atomic Force Microscope)、スピン偏極STM(Spin Polarized Scanning Tunneling Microscope)等によって観察することができる。
従来、最終ポリシング工程で線状の研磨ダメージが生成されても、その後に行われるエッチング工程によって線状の研磨ダメージ(線状の加工変質層)と基板全面に形成された表面酸化膜が共に十分除去されているので、特段の問題は無いと考えられていた。しかしながら、線状の研磨ダメージは、加工変質層の部分は無くなっているものの、極めて細く浅い溝の形状をした痕跡としては残存していた。この痕跡を除去するのに適したエッチングの手法は明確とされていなかった。
一方、基板を購入したユーザは、基板を使用する直前に前処理として数μmから10μm程度のエッチング処理を行い、基板の製造から納品までの期間、更に、ユーザの手元に納品されてから開梱して使用に供されるまでの間に生成される基板表面の酸化膜を予防的に除去することが多かった。しかしながら、このようなエッチング処理を不適切に施すと、CdTe基板表面にオレンジピールが生じたり、表面の平坦度が劣化したりして、良質なエピタキシャル結晶を成長させるのが困難になることが多かった。
本発明は、基板ユーザがエピタキシャル成長前にエッチング処理を施すことなく、良質なエピタキシャル結晶を成長可能なエピタキシャル成長用CdTe系半導体基板及びこれを収納した基板収納物を提供することを目的とする。
請求項1に記載の発明は、上記目的を達成するためになされたもので、原子間力顕微鏡で基板表面を観察したときに10μm×10μmの視野範囲内に深さ1nm以上の線状の研磨ダメージの痕跡が観察されず、かつ、蛍光灯下目視で基板表面を観察したときにオレンジピールが観察されないことを特徴とするエピタキシャル成長用CdTe系半導体基板である。
ここで、オレンジピールとは基板表面に生じるシワ状欠陥のことである。また、CdTe系半導体基板とは、CdZnTe等、CdTeを主成分としZn等のドーパントを加えた半導体基板を意味する。
請求項2に記載の発明は、請求項1に記載のエピタキシャル成長用CdTe系半導体基板において、基板表面に対して所定のポリシング処理、ポリシングに対応したエッチング処理、洗浄・乾燥処理を行い、
続いてクラス100のクリーンブース内で24時間から36時間を経過せしめた後、
0.1μm以上1μm以下のライトエッチング処理、洗浄・乾燥処理を行い、
再びクラス100のクリーンブース内で6時間から36時間を経過せしめた後、
窒素ガス雰囲気の基板容器内に収納したことを特徴とする。
請求項3に記載の発明は、請求項2に記載のエピタキシャル成長用CdTe系半導体基板において、前記エッチング処理による基板面内の厚さ変動の劣化が0.4μm以下であることを特徴とする。
ここで、厚さ変動(TV:thickness variation)とは、矩形状のCdTe基板において、基板中心1点と4隅より中心方向に5mmの位置での4点、計5点の厚さの最大値と最小値の差である。
請求項4に記載の発明は、請求項1から3の何れか一項に記載のエピタキシャル成長用CdTe系半導体基板を、窒素ガス雰囲気の基板容器内に収納した基板収納物である。
本発明者は、CdTe基板上にエピタキシャル成長させたときに、エピタキシャル結晶の品質が低下する原因を突き止めるべく、エピタキシャル成長前のCdTe基板の表面を詳細に調査した。そして、AFMを用いて観察を続けた結果、鏡面研磨後、24時間が経過したCdTe基板表面に深さ1nm程度の微細な研磨ダメージの痕跡が観察されるようになり、このようなCdTe基板上にそのままエピタキシャル成長を行った場合にエピタキシャル結晶の品質が低下することが多く、また、基板の保管期間が長くなる程、エピタキシャル結晶の品質も一段と低下する傾向にあることが判明した。
また、鏡面研磨後、所定の時間が経過したCdTe基板にエッチング処理を施し、エッチング処理後のCdTe基板の表面をAFMで観察したところ、極僅かな量のエッチングを行うことにより、深さ1nm程度の微細な線状の研磨ダメージの痕跡は薄くなってAFM観察でほぼ直接確認できなくなることがわかった。また、このエッチング量が1μmを超えると、平坦度の劣化や、表面がオレンジピール状に荒れることが顕著となることがわかった。
本発明は、上記知見に基づいて完成されたものであり、主に、AFM観察による深さ1nm以上の線状の研磨ダメージの痕跡と、蛍光灯下目視によるオレンジピールの有無によりエピタキシャル成長に好適なCdTe系半導体基板を規定している。
本発明に係るCdTe系半導体基板によれば、基板ユーザはエピタキシャル成長前にエッチング処理を施すことなく、良質なエピタキシャル結晶を成長させることができる。また、このようなCdTe系半導体基板を用いて半導体デバイスを作製することで、半導体デバイスの品質や歩留まりの向上を図ることができる。
実施例1において、基板容器内で24時間保管した後のCdTe基板の表面をAFMで観察したときのAFM像である。 比較例1において、基板容器内で24時間保管した後のCdTe基板の表面をAFMで観察したときのAFM像である。
[実施例1]
実施例1では、例えばVGF法により育成したCdTe単結晶インゴットから厚さ1200μm、30mm×30mmのCdTe基板を5枚切り出して1バッチの加工単位とし、以下に説明する処理工程を全て5枚1組として行った。先ず、粒径2μmのアルミナ砥粒を水に溶かした研磨液とガラス研磨板を用いてラッピング処理を行い、厚さが552μmとなるように加工した。次に、研磨布付きの回転研磨盤を用いて、以下の条件によりポリシング(鏡面研磨)処理を行った。
(ポリシング条件)
鏡面研磨液:以下の割合で各成分を混合した鏡面研磨液
次亜塩素酸カルシウム水溶液(有効塩素70%):1L
炭酸水素カルシウム:150g
水:4L
塩化カルシウム:60g
研磨機の定盤径:300mmφ
定盤回転数:50rpm
加工圧:70g/cm2
研磨時間:70min
研磨流量:2L/hr
研磨量:50μm
研磨布:発泡ポリウレタン系軟質クロス
続けて、上記ポリシング処理により形成された加工変質層を除去するため、CdTe基板を0.3%臭素メタノール溶液に浸漬して基板表面を2μmエッチングした(以下、これをポリシング対応エッチング処理と称する)。そして、洗浄・乾燥処理を行った後、クラス100のクリーンブース内にて24時間保管した。
この鏡面CdTe基板を、メタノール溶液に臭素を適量滴下して攪拌した直後の0.1%臭素メタノール溶液(エッチング溶液)に浸漬し、基板表面を均一にエッチングした。このとき、このエッチング量が0.3μmとなるようにエッチング時間を8秒とした(以下、これをライトエッチング処理と称する)。
なお、ライトエッチング処理に用いるエッチング溶液の温度は室温(28℃)としたが、より正確にエッチング量を制御するためには低いほうが望ましい。ライトエッチング処理において、エッチング溶液の温度を15℃以下、より好ましくは10℃以下とすることで、より正確にライトエッチング量を制御することができる。
ライトエッチング処理後、メタノール槽に浸漬するリンス処理を2回実施し、窒素(N2)ガスを吹き付けて乾燥させ、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
図1は、実施例1において、基板容器内で24時間保管した後のCdTe基板の表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。なお、図1では、5μm×5μmの視野範囲を内側の白線枠で示している。
図1に示すように、実施例1において得られたCdTe基板表面では、深さ1nm程度の線状の研磨ダメージの痕跡は観察されなかった。また、蛍光灯下で目視によりCdTe基板表面を観察した結果、オレンジピールも観察されなかった。また、ライトエッチング処理による基板面内の厚さ変動の劣化は0.4μmとなっていた。このCdTe基板上にエピタキシャル成長させたHgZnTe膜は、良質な結晶性を有しており、半導体デバイスの作製に好適であった。
実施例1において、基板容器内に収納後、60日間経過したCdTe基板について、AFMによる表面観察、蛍光灯下での目視による表面観察、及びエピタキシャル成長させたHgZnTe膜の結晶性を検証した。その結果、基板容器内で24時間保管した場合に比較して、CdTe基板の表面状態に有意な差異は見られず、得られたエピタキシャル結晶の結晶性も良好であった。
[実施例2]
実施例2では、実施例と同様にCdTe基板5枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、クラス100のクリーンブース内にて36時間保管した。このCdTe基板に、実施例1と同様にライトエッチング処理、リンス処理、乾燥処理を施し、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
その結果、実施例1と比較して、CdTe基板の表面状態に有意な差異は特に見られず、得られたエピタキシャル結晶の結晶性も良好であった。また、実施例2において、CdTe基板を基板容器内で60日間保管した場合も同様の結果が得られた。
[比較例1]
比較例1では、実施例1と同様にCdTe基板5枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
図2は、比較例1において、基板容器内で24時間保管した後のCdTe基板の表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。なお、図2では、5μm×5μmの視野範囲を内側の白線枠で示している。
図2に示すように、比較例1において得られたCdTe基板表面には、深さ1nm程度の線状の研磨ダメージの痕跡が基板全面に渡って多数観察された。また、蛍光灯下での目視による表面観察では、CdTe基板表面にオレンジピールは観察されなかった。このCdTe基板上にエピタキシャル成長させたHgZnTe膜の結晶性は、実施例1、2に比較して低下した。また、比較例1において、CdTe基板を基板容器内で60日間保管した場合も同様の結果が得られた。
比較例1では、洗浄・乾燥処理後のCdTe基板にライトエッチング処理を施していないため、ポリシング対応エッチング処理、洗浄・乾燥処理後のクリーンブースでの保管中に表面酸化によって線状の研磨ダメージの痕跡が太く深くなって多数残ってしまい、或いは研磨ダメージの痕跡部分から基板内部方向に向かって酸化が深く進行したために、エピタキシャル結晶の結晶性が低下したと考えられる。
[比較例2]
比較例2では、実施例と同様にCdTe基板5枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、クラス100のクリーンブース内にて24時間保管した。そして、この鏡面CdTe基板を、メタノール溶液に臭素を適量滴下した攪拌状態の0.1%臭素メタノール溶液(エッチング溶液)に浸漬し、基板表面を均一にエッチングした。このとき、エッチング量が3μmとなるようにエッチング時間を80秒と長くした(以下、これをディープエッチング処理と称する)。
ディープエッチング処理後、実施例1と同様にリンス処理、乾燥処理を施し、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
その結果、CdTe基板表面に深さ1nm程度の線状の研磨ダメージの痕跡は観察されなかったが、蛍光灯下での目視観察でオレンジピールが観察された。また、ディープエッチング処理による基板面内の厚さ変動の劣化は最大5μmに達しており、実施例1、2に比較して表面の平坦度が著しく低下していた。このCdTe基板上にエピタキシャル成長させたHgZnTe膜の結晶性は、実施例1、2に比較して低下した。また、比較例2において、CdTe基板を基板容器内で60日間保管した場合も同様の結果が得られた。
比較例2では、ポリシング対応エッチング処理、洗浄・乾燥処理後にCdTe基板にエッチング処理を施してはいるが、そのエッチング量が実施例1、2に比較して大きなディープエッチング処理であり、それによって表面の平坦度が低下し、オレンジピールも発生したために、エピタキシャル結晶の結晶性が低下したと考えられる。また、実験を重ねて検証した結果、洗浄・乾燥処理後のエッチング処理による基板面内の厚さ変動の劣化は、エッチング量が1μmより多くなると1μmを超えてしまうことが多くなり、劣化が0.4μmより大きくなると、主に基板外周部分とその周辺からエピタキシャル結晶の結晶性が少しずつ部分的に低下し始めることが確認された。
[比較例3]
比較例3では、実施例1と同様にCdTe基板5枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、クラス100のクリーンブース内にて7日間保管した。このCdTe基板に、実施例1と同様のライトエッチング処理、リンス処理、乾燥処理を施し、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
その結果、CdTe基板表面に深さ1nm程度の線状の研磨ダメージの痕跡が比較例1の約半分の頻度で基板全面に渡って観察されたが、蛍光灯下での目視観察でオレンジピールは観察されなかった。このCdTe基板上にエピタキシャル成長させたHgZnTe膜の結晶性は、比較例1ほどではないものの、実施例1、2に比較して明らかに低下した。また、比較例3において、CdTe基板を基板容器内で60日間保管した場合も同様の結果が得られた。
比較例3では、ポリシング対応エッチング処理、洗浄・乾燥処理後の放置時間(クリーンブース内での保管期間)が7日間と長すぎたため、研磨ダメージの痕跡部分の表面酸化が他の部分よりも深く進行し、その後のライトエッチング処理によって研磨ダメージの痕跡部分の表面酸化層のエッチングが他の部分よりも選択的に速く進んだ。その結果、線状の研磨ダメージの痕跡がより深く、太く広がって残り、或いは研磨ダメージの痕跡部分から基板内部方向に向かって酸化が非常に細く且つ深く進行し、表面酸化層の一部がライトエッチング処理によって除去しきれずに残存したために、エピタキシャル結晶の結晶性が低下したと考えられる。
なお、ポリシング対応エッチング処理、洗浄・乾燥処理後のクリーンブース内での保管期間を3日以上としたときに、比較例3と同様の結果となることが確認された。
[比較例4]
比較例4では、実施例1と同様にCdTe基板5枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、洗浄・乾燥処理後、直ちに実施例1と同様のライトエッチング処理、リンス処理、乾燥処理を施した。このCdTe基板を、クラス100のクリーンブース内にて24時間保管した後、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。
そして、24時間経過した時点でラミネート袋を開封してCdTe基板2枚を取り出し、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
その結果、CdTe基板表面に深さ1nm程度の線状の研磨ダメージの痕跡が基板全面に渡って多数観察されたが、蛍光灯下での目視観察でオレンジピールは観察されず、比較例1と同じ傾向を示した。このCdTe基板上にエピタキシャル成長させたHgZnTe膜の結晶性は、比較例1ほどではないものの、実施例1、2に比較して明らかに低下した。また、比較例4において、CdTe基板を基板容器内で60日間保管した場合、CdTe基板の表面状態及びエピタキシャル結晶の結晶性の劣化傾向はより強くなった。
比較例4では、ポリシング対応エッチング処理、洗浄・乾燥処理後の放置時間(クリーンブースでの保管期間)が無く、安定した酸化膜が基板表面に形成される前にライトエッチングが行われることとなる。すなわち、洗浄・乾燥処理前に行われるポリシング対応エッチング処理を行った後すぐに、短時間でライトエッチングを繰り返したのとほぼ同じであり、表面酸化膜の無いCdTe基板表面においてライトエッチングが一様に進行するため、ライトエッチング処理の効果は殆ど現れず、基板表面の凹凸は、ライトエッチング処理後もそのままで変わらない。その結果、比較例1と同様、ポリシング対応エッチング処理、洗浄・乾燥処理後のクリーンブースでの保管中に表面酸化によって線状の研磨ダメージの痕跡が太く深くなって多数残ってしまい、或いは研磨ダメージの痕跡部分から基板内部方向に向かって酸化が深く進行したために、エピタキシャル結晶の結晶性が低下したと考えられる。
比較例3、4で示したように、ポリシング対応エッチング処理、洗浄・乾燥処理後のクリーンルーム内での保管期間が適切でなければ、洗浄・乾燥処理後にライトエッチング処理を施しても、研磨ダメージの痕跡は意図通りに除去されない。すなわち、実施例1、2では、洗浄・乾燥処理後にクリーンルームで適当な時間保管しているので、基板表面全体に渡って非常に薄くてほぼ同じ厚さの安定した酸化膜層が形成され、この酸化膜層のみが短時間のライトエッチングで均一に取り除かれた結果、線状の研磨ダメージの痕跡部分の大部分が酸化膜層に包まれて一緒に除去され、残った痕跡部分もより広く浅くなったと考えられる。
[比較例5]
比較例5では、実施例1と同様にCdTe基板15枚を切り出してポリシング処理までを施し、続けてポリシング対応エッチング処理、洗浄・乾燥処理を行い、クラス100のクリーンブース内にて24時間保管した。このCdTe基板に、実施例1と同様のライトエッチング処理、リンス処理、乾燥処理を施し、直ちに、窒素ガス雰囲気の基板容器内に収納(CdTe基板5枚を枚葉式の基板容器内にそれぞれ収納後、1つのラミネート袋内に5個の基板容器を入れて窒素ガス置換後、袋を密封)した。このCdTe基板を収納した収納物を同時に3個用意した。
そして、24時間、30日間、60日間経過した時点で、それぞれ1つの収納物のラミネート袋を開封してCdTe基板2枚を取り出し、ラミネート袋を開封後、直ちにCdTe基板上にHgZnTe膜をエピタキシャル成長させた。また、ラミネート袋内に一緒に収納していた別のCdTe基板3枚について、AFMによる表面観察、蛍光灯下での目視による表面観察を行った。
その結果、基板容器に収納後、24時間経過したものについては、実施例1、2と有意な差異は見られなかった。一方、基板容器に収納後、30日経過したものについては、深さ1nm程度の線状の研磨ダメージの痕跡が基板表面の一部分に現れている基板が散発的に見つかるようになり、基板容器に収納後60日経過したものについては、概ね全ての基板において、比較例3(基板容器に収納後24時間経過したもの)とほぼ同程度の深さ1nm程度の線状の研磨ダメージの痕跡が部分的に何らかの形で現れていることが観察された。なお、いずれの場合も、蛍光灯下での目視観察でオレンジピールは観察されなかった。
これらのCdTe基板にエピタキシャル成長させたHgZnTe膜の結晶性についても同じ傾向を示し、全体としては結晶性は良好な部分が多いものの、部分的に良くない場所が点在し、まだら模様となった。基板容器内での保管期間が長くなるほど、エピタキシャル結晶の結晶性の低下が進み、まだら模様が増えることが確認された。
比較例5では、ライトエッチング処理、リンス処理、乾燥処理後、直ちに基板容器に収納(いわゆる生乾きの状態のままで収納)するため、CdTe基板表面には静電気が帯電しており、表面活性が高い(反応性が高い)不安定な状態でCdTe基板が基板容器内に密封され、保管されることとなる(通常は、乾燥処理後に清浄なクリーンブース内で一定期間放置して、適度な気流にウェハを晒すことにより、このような問題を解消している)。そして、基板表面の帯電と表面活性によって、基板容器内での保管中に表面酸化が加速されるため、残存する研磨ダメージの痕跡部分の表面酸化が部分的に進行して、エピタキシャル結晶の結晶性が部分的に低下したと考えられる。
ライトエッチング処理後のクリーンブース内の放置時間は、検証の結果、比較例5のような不具合を無くすには、少なくとも6時間は必要であり、12時間から24時間の間が特に安定した結果が再現性良く得られ、逆に36時間を越えると、今度は表面酸化層が厚くなることによる弊害(エピタキシャル結晶の結晶性の全体的な低下)が目立つことが判明した。
実施例1、2で示したように、原子間力顕微鏡で基板表面を観察したときに10μm×10μmの視野範囲内に深さ1nm以上の線状の研磨ダメージの痕跡が観察されず、かつ、蛍光灯下目視で基板表面を観察したときにオレンジピールが観察されないCdTe基板によれば、エピタキシャル成長前にエッチング処理を施すことなく、良質なエピタキシャル結晶を成長させることができる。また、このようなCdTe基板を用いて半導体デバイスを作製することで、半導体デバイスの品質や歩留まりの向上を図ることができる。
このようなCdTe基板は、基板表面に対してポリシング処理、ポリシング対応エッチング処理、洗浄・乾燥処理を経て、クラス100のクリーンブース内で所定時間を経過した後、ライトエッチング処理することで容易に作製することができる。ライトエッチング量としては、0.1μm以上1μm以下とするのが好ましく、また、ライトエッチング処理後の基板面内の厚さ変動の劣化は0.4μm以下であることが望ましい。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、ライトエッチング処理に用いるエッチング溶液には、臭素メタノール溶液に水(超純水)、過酸化水素水、リン酸、或いはエチレングリコール等を添加し、或いは適宜組み替えて調製したエッチング液等が使用可能である。また、基板にはCdZnTe等、CdTeを主成分としZn等のドーパントを加えた結晶を適用することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (4)

  1. 基板表面に対して所定のポリシング処理、ポリシングに対応したエッチング処理、洗浄・乾燥処理を行い、
    続いてクラス100のクリーンブース内で24時間から36時間を経過せしめた後、
    0.1μm以上1μm以下のライトエッチング処理、洗浄・乾燥処理を行い、
    再びクラス100のクリーンブース内で6時間から36時間を経過せしめた後、
    窒素ガス雰囲気中に収めてなるエピタキシャル成長用CdTe系半導体基板であって、
    原子間力顕微鏡で基板表面を観察したときに10μm×10μmの視野範囲内に深さ1nm以上の線状の研磨ダメージの痕跡が観察されず、かつ、蛍光灯下目視で基板表面を観察したときに、シワ状欠陥が観察されないことを特徴とするエピタキシャル成長用CdTe系半導体基板。
  2. 前記エッチング処理による基板面内の厚さ変動の劣化が0.4μm以下であることを特徴とする請求項1に記載のエピタキシャル成長用CdTe系半導体基板。
  3. 請求項1又は2に記載のエピタキシャル成長用CdTe系半導体基板を、窒素ガスを満たした基板容器内に収納することを特徴とする基板の保管方法
  4. 請求項3に記載のエピタキシャル成長用CdTe系半導体基板を、前記窒素ガス雰囲気を満たした基板容器内から取出し、
    エッチング処理を施すことなく、前記基板上に半導体をエピタキシャル成長させることを特徴とするエピタキシャル成長方法。
JP2011534332A 2009-09-30 2010-09-30 エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法 Active JP5449381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011534332A JP5449381B2 (ja) 2009-09-30 2010-09-30 エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009227697 2009-09-30
JP2009227697 2009-09-30
PCT/JP2010/067142 WO2011040566A1 (ja) 2009-09-30 2010-09-30 エピタキシャル成長用CdTe系半導体基板及び基板収納物
JP2011534332A JP5449381B2 (ja) 2009-09-30 2010-09-30 エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法

Publications (2)

Publication Number Publication Date
JPWO2011040566A1 JPWO2011040566A1 (ja) 2013-02-28
JP5449381B2 true JP5449381B2 (ja) 2014-03-19

Family

ID=43826373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011534332A Active JP5449381B2 (ja) 2009-09-30 2010-09-30 エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法

Country Status (4)

Country Link
US (1) US8513775B2 (ja)
EP (1) EP2369041B1 (ja)
JP (1) JP5449381B2 (ja)
WO (1) WO2011040566A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290135A (ja) * 1986-06-10 1987-12-17 Nippon Mining Co Ltd CdTeウェーハの鏡面研磨液ならびに鏡面研磨方法
JPH05177536A (ja) * 1991-10-30 1993-07-20 Sumitomo Electric Ind Ltd CdTeウェハーの鏡面研磨方法
JPH069300A (ja) * 1992-06-08 1994-01-18 Nec Corp 結晶成長用基板の前処理方法
WO2008023639A1 (fr) * 2006-08-25 2008-02-28 Nippon Mining & Metals Co., Ltd. Substrat semi-conducteur pour croissance épitaxiale et procédé pour le produire

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248425A (ja) 1990-02-26 1991-11-06 Nippon Steel Corp 化合物半導体表面処理方法
JPH0582459A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd エピタキシヤル結晶の製造方法
JPH06177100A (ja) 1992-12-04 1994-06-24 Fujitsu Ltd 半導体ウエーハ表面の処理方法
JP2002329715A (ja) * 2001-04-27 2002-11-15 Nikko Materials Co Ltd Te系化合物半導体結晶の表面処理方法およびTe系化合物半導体結晶
US20100258173A1 (en) * 2009-04-13 2010-10-14 Joseph Laia Polishing a thin metallic substrate for a solar cell
US8778724B2 (en) * 2010-09-24 2014-07-15 Ut-Battelle, Llc High volume method of making low-cost, lightweight solar materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290135A (ja) * 1986-06-10 1987-12-17 Nippon Mining Co Ltd CdTeウェーハの鏡面研磨液ならびに鏡面研磨方法
JPH05177536A (ja) * 1991-10-30 1993-07-20 Sumitomo Electric Ind Ltd CdTeウェハーの鏡面研磨方法
JPH069300A (ja) * 1992-06-08 1994-01-18 Nec Corp 結晶成長用基板の前処理方法
WO2008023639A1 (fr) * 2006-08-25 2008-02-28 Nippon Mining & Metals Co., Ltd. Substrat semi-conducteur pour croissance épitaxiale et procédé pour le produire

Also Published As

Publication number Publication date
WO2011040566A1 (ja) 2011-04-07
EP2369041A1 (en) 2011-09-28
US8513775B2 (en) 2013-08-20
EP2369041A4 (en) 2013-08-14
US20110233729A1 (en) 2011-09-29
EP2369041B1 (en) 2014-12-03
JPWO2011040566A1 (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
JP4532521B2 (ja) 研磨した半導体ウェーハの製造方法
US6429098B1 (en) Process for obtaining a layer of single-crystal germanium or silicon on a substrate of single-crystal silicon or germanium, respectively, and multilayer products obtained
JP2007204286A (ja) エピタキシャルウェーハの製造方法
WO2006028017A1 (ja) シリコンウェーハの製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2007053178A (ja) シリコンウェーハの製造方法
KR101104635B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
WO2009081720A1 (ja) エピタキシャルシリコンウェーハの製造方法
KR20060024819A (ko) 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜웨이퍼
US20130224954A1 (en) Silicon carbide single crystal substrate
JP2001358107A (ja) 再生ウェーハから半導体ウェーハへの変換法
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
JP2011042536A (ja) エピタキシャルシリコンウェーハの製造方法
JP2011042536A5 (ja)
JP2000012411A (ja) 超平坦なシリコン半導体ウェ―ハ及び半導体ウェ―ハの製造方法
CN111095491A (zh) 硅晶片的双面抛光方法
JP5449381B2 (ja) エピタキシャル成長用CdTe系半導体基板、基板の保管方法及びエピタキシャル成長方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
US6323140B1 (en) Method of manufacturing semiconductor wafer
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP4158610B2 (ja) 半導体基板の製造方法
CN115332039B (zh) 等离子体处理设备用单晶硅结构、部件、应用及方法
JP2000091279A (ja) 被鏡面研磨用半導体基板及び半導体基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5449381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250