CN111095491A - 硅晶片的双面抛光方法 - Google Patents

硅晶片的双面抛光方法 Download PDF

Info

Publication number
CN111095491A
CN111095491A CN201780094468.3A CN201780094468A CN111095491A CN 111095491 A CN111095491 A CN 111095491A CN 201780094468 A CN201780094468 A CN 201780094468A CN 111095491 A CN111095491 A CN 111095491A
Authority
CN
China
Prior art keywords
polishing
double
silicon wafer
liquid
polishing liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780094468.3A
Other languages
English (en)
Other versions
CN111095491B (zh
Inventor
谷本龙一
山崎一郎
御厨俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111095491A publication Critical patent/CN111095491A/zh
Application granted granted Critical
Publication of CN111095491B publication Critical patent/CN111095491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

本发明提供一种可抑制在抛光后的硅晶片的正背面上产生微痕的硅晶片的双面抛光方法。本发明是利用双面抛光装置同时抛光硅晶片的正面及背面的硅晶片的双面抛光方法，其连续地包括：第1抛光工序，一边将由包含磨粒的碱水溶液构成的第1抛光液供给至抛光布，一边进行双面抛光；抛光液切换工序，在第1抛光工序之后，保持着使上平台及下平台的抛光布分别与硅晶片的正面及背面接触的状态，并且在使上平台及下平台继续旋转的状态下，停止第1抛光液的供给，并且开始供给由不含磨粒而包含水溶性高分子的碱水溶液构成的第2抛光液；以及第2抛光工序，在所述抛光液切换工序之后，一边将第2抛光液供给至抛光布，一边进行双面抛光。

Description

硅晶片的双面抛光方法
技术领域
本发明涉及一种同时抛光硅晶片的正面及背面的硅晶片的双面抛光方法。
背景技术
用于制造硅晶片的工艺（process）主要包含用于制作单晶锭的单晶提拉工序以及经制作的单晶锭的加工工序。所述加工工序一般包括切片（slice）工序、研磨（lapping）工序、倒角工序、蚀刻工序、抛光工序、清洗工序等，通过经由这些工序来制造表面经镜面加工的硅晶片。
在抛光工序中，一般是使硅晶片与抛光布相对地旋转、滑动而进行的化学机械抛光（CMP）。在CMP中，已知通过基于抛光液中的磨粒的机械抛光作用与基于抛光液（碱水溶液）的化学抛光作用相结合，由此获得优异的平滑性。在该抛光工序中，进行利用如图5所示的双面抛光装置同时抛光硅晶片的正背面的双面抛光工序（粗抛光工序）及之后使硅晶片的至少单面镜面化的精抛光工序等多个阶段的抛光。
初始阶段的粗抛光是为了将硅晶片抛光至所需的厚度为止而进行的，利用聚氨基甲酸酯等的硬质抛光布在抛光速度比较快的条件下进行抛光，并进行双面抛光，以减少抛光后的硅晶片厚度的不均而加以平坦化。最终阶段的精抛光是为了改善硅晶片表面的粗糙度而进行的，使用如麂皮（suede）般的软质抛光布及微小尺寸的游离磨粒，进行单面抛光，以降低纳米形貌或雾度（haze）等硅晶片表面上的微小的面粗糙度的不均。
在专利文献1（参考权利要求1、2及实施例1等）中，记载有一种硅晶片的抛光方法，其包括同时抛光硅晶片的正背面的粗抛光工序、以及之后对经粗抛光的面进行精抛光的精抛光工序，所述硅晶片的抛光方法中，所述粗抛光包括：1次抛光，使用含有游离磨粒的抛光液去除自然氧化膜；以及2次抛光，在该1次抛光之后，使用在不含游离磨粒的胺水溶液中添加有水溶性高分子的抛光液，对所述硅晶片的已去除自然氧化膜的正背面以单面抛光量为5～10μm的方式进行抛光。而且，在实施例1中，利用1次抛光中所使用的双面抛光装置进行2次抛光。
现有技术文献
专利文献
专利文献1：日本专利第5754659号公报。
发明内容
发明所要解决的技术问题
专利文献1所记载的两个阶段的粗抛光是基于如下的设计思想而进行的。即，在利用双面抛光装置的粗抛光工序中，与晶片的中心部相比外周部的抛光量更容易变多，其结果使得晶片的外周部产生塌边而成为问题。因此，在专利文献1中，利用不含磨粒而包含水溶性高分子的抛光液进行粗抛光，通过该水溶性高分子的作用来抑制晶片的外周部的塌边量（ROA：Roll Off Amount）。此外，通常，在粗抛光工序前的硅晶片的表面上存在厚度5～20Å左右的自然氧化膜时，利用不含磨粒的抛光液难以去除自然氧化膜。因此，利用包含磨粒的抛光液进行1次抛光来去除自然氧化膜。在专利文献1的实施例1中，进行包含自然氧化膜的去除在内且单面抛光量为0.5μm（双面抛光量为1μm）的1次抛光、以及之后单面抛光量为5μm（双面抛光量为10μm）的2次抛光。
然而，专利文献1所记载的双面抛光方法并未针对如下问题进行任何研究，即，在利用共同的双面抛光装置进行1次抛光及2次抛光时，使用包含磨粒的抛光液的1次抛光与使用不含磨粒的抛光液的2次抛光之间的抛光液的切换。而且，根据本发明人等的研究，判断出根据如何进行该抛光液的切换，会在2次抛光开始时产生载板（carrier plate）的振动，从而在抛光后的硅晶片的正背面上产生微痕（micro scratch）。
因此，本发明鉴于上述技术问题，旨在提供一种可抑制在抛光后的硅晶片的正背面上产生微痕的硅晶片的双面抛光方法。
用于解决技术问题的方案
为了解决上述技术问题，本发明人等经潜心研究后，发现以下的见解。在双面抛光中，一般是回收使用完毕的抛光液并使其返回至抛光液供给用槽来加以循环，而重复用作抛光液。因此，当利用共同的双面抛光装置进行1次抛光及2次抛光时，可考虑如下方法：在1次抛光结束后，停止对抛光布供给抛光液，以使1次抛光中所使用的抛光液与2次抛光中所使用的抛光液不混合，并且对抛光布供给纯水，去除附着于晶片或载板上的磨粒，进而利用高压水对抛光布进行清洗。但是，在这种情况下，确认到在2次抛光开始时会产生来自载板的噪音，并且使载板产生振动。其原因可认为是：在无磨粒的状态下会重新开始上下平台的旋转，因此使来自抛光布的按压力直接传播至载板，其结果使得晶片及载板与抛光布的摩擦阻力增大，自上下平台向晶片的加压载荷增大。因此，本发明人等对在无磨粒的状态下可不重新开始上下平台的旋转的抛光液的切换方法进行了研究。而且，想到不是使1次抛光中所使用的抛光液与2次抛光中所使用的抛光液不混合，而是通过设置在有意使两种抛光液混合的状态下进行抛光的过渡期间，是否可抑制载板的振动，结果抑制微痕的产生，经试验确认了此方法是正确的。
本发明是基于上述见解而完成的，其主旨方案如下。
（1）一种硅晶片的双面抛光方法，其通过利用包括具有保持硅晶片的1个以上的保持孔的载板、以及夹着所述载板而对置配置且在表面上设有抛光布的上平台及下平台的双面抛光装置，在使所述上平台及所述下平台的抛光布分别与装填于所述保持孔内的硅晶片的正面及背面接触的状态下，使所述上平台及所述下平台与所述载板相对旋转，从而同时抛光所述硅晶片的正面及背面，所述硅晶片的双面抛光方法的特征在于，连续地包括：
第1抛光工序，一边将由包含磨粒的碱水溶液构成的第1抛光液供给至所述抛光布，一边进行双面抛光；
抛光液切换工序，在所述第1抛光工序之后，保持着使所述上平台及所述下平台的抛光布分别与所述硅晶片的正面及背面接触的状态，并且在使所述上平台及所述下平台继续旋转的状态下，停止所述第1抛光液的供给，并且开始供给由不含磨粒而包含水溶性高分子的碱水溶液构成的第2抛光液；以及
第2抛光工序，在所述抛光液切换工序之后，一边将所述第2抛光液供给至所述抛光布，一边进行双面抛光。
（2）根据上述（1）所述的硅晶片的双面抛光方法，其中，
关于所述上平台及所述下平台施加至所述硅晶片的正面及背面的面压力，
在所述第1抛光工序中，以第1面压力进行双面抛光，在其末期使所述面压力下降，而在结束时设为低于所述第1面压力的第2面压力，
在所述第2抛光工序中以所述第2面压力进行双面抛光。
（3）根据上述（2）所述的硅晶片的双面抛光方法，其中，所述第2面压力的值比所述第1面压力的值小5%～40%。
（4）根据上述（1）至（3）中任一项所述的硅晶片的双面抛光方法，其中，
在所述第1抛光工序中，进行所述第1抛光工序及所述第2抛光工序中的总抛光量的80%～99.5%的抛光量的双面抛光，
在所述第2抛光工序中，进行单面平均抛光量为0.05μm～0.5μm的双面抛光。
（5）根据上述（1）至（4）中任一项所述的硅晶片的双面抛光方法，其中，
在所述第1抛光工序中，回收使用完毕的第1抛光液之后，再次供给至所述抛光布，
在所述第2抛光工序中，回收使用完毕的抛光液之后，加以废弃。
发明效果
根据本发明的硅晶片的双面抛光方法，可抑制在抛光后的硅晶片的正背面上产生微痕。
附图说明
图1是基于本发明的一实施方式的硅晶片的双面抛光方法的流程图。
图2是基于比较例1的硅晶片的双面抛光方法的流程图。
图3是基于比较例2的硅晶片的双面抛光方法的流程图。
图4是说明在基于本发明的一实施方式的硅晶片的双面抛光方法中，施加至硅晶片的面压力的切换、浆料（slurry）供给的切换及使用完毕抛光液的处理方法的切换的图。
图5是在基于本发明的一实施方式的硅晶片的双面抛光方法中所使用的双面抛光装置100的示意图。
具体实施方式
首先，参考图5，说明在基于本发明的一实施方式的硅晶片的双面抛光方法中所使用的双面抛光装置100的基本结构。双面抛光装置100具有载板10、以及夹着该载板10而对置配置的上平台14及下平台16。在载板10上，设有保持硅晶片W的多个保持孔12（图5中代表性地图示有1个），在其中装填有各1片硅晶片W。在上平台14、下平台16的表面上，分别设有抛光布18、抛光布20。在上平台14、下平台16的中心部设有太阳齿轮（sun gear）22，在外周部设有内齿轮（internal gear）24。
抛光液自抛光液供给管线26，经由沿铅垂方向贯通上平台14的流路，被供给至上平台14、下平台16之间。另外，抛光液的供给/回收机构的详情将在后面说明。
在该双面抛光装置100中，利用上平台14及下平台16夹着装填至多个孔12中的多片硅晶片W，在使抛光布18、抛光布20分别与硅晶片W的正面及背面接触的状态下，一边将抛光液供给至抛光布18、抛光布20，一边使太阳齿轮22及内齿轮24旋转，由此使上平台14及下平台16与载板10相对旋转。由此，可同时抛光多片硅晶片W的正面及背面。
另外，可用于本发明的硅晶片的双面抛光方法的双面抛光装置的结构并不限定于上述结构，也可采用太阳齿轮（行星齿轮）方式的结构、或使载板进行不伴有自转的圆周运动的无太阳齿轮方式的结构。
在本实施方式中，作为硅晶片的粗抛光，首先，进行第1抛光工序，即，一边将由包含磨粒的碱水溶液构成的第1抛光液供给至抛光布18、抛光布20，一边进行双面抛光，接着，利用已进行第1抛光工序的双面抛光装置100，进行第2抛光工序，即，一边将由不含磨粒而包含水溶性高分子的碱水溶液构成的第2抛光液供给至抛光布18、抛光布20，一边进行双面抛光。
本实施方式中的第1抛光工序是为了如下目的而进行的：利用包含磨粒的抛光液去除形成于硅晶片W的表层上的厚度5～20Å左右的自然氧化膜，并且将硅晶片W抛光至大致目标厚度为止。
第1抛光工序及第2抛光工序中的总抛光量设定在单面平均抛光量大致为2.5μm～10μm的范围内。在第1抛光工序中，进行第1抛光工序及第2抛光工序中的总抛光量的80%～99.5%的抛光量的双面抛光。当第1抛光工序的抛光量小于总抛光量的80%时，为了达到目标厚度，必须大量进行抛光率低的第2抛光工序，从而破坏生产率。另一方面，当第1抛光工序的抛光量超过总抛光量的99.5%时，第2抛光工序中的抛光加工余量会变得过少，因此抑制晶片的外周部的塌边量的效果会不充分。
与此相对，本实施方式中的第2抛光工序是为了如下目的而进行的：通过利用不含磨粒而包含水溶性高分子的抛光液对硅晶片W的双面稍微进行抛光，来抑制晶片的外周部的塌边量。具体而言，在第2抛光工序中，进行单面平均抛光量为0.05μm～0.5μm的双面抛光。当单面平均抛光量小于0.05μm时，抑制晶片的外周部的塌边量的效果会不充分。另一方面，不含磨粒而包含水溶性高分子的抛光液的抛光率低，因此若单面平均抛光量超过0.5μm，则会破坏生产率。
在专利文献1中，使用包含磨粒的抛光液的1次抛光的主要目的在于去除自然氧化膜，因此其单面平均抛光量为0.5μm，并通过利用不含磨粒而包含水溶性高分子的抛光液的2次抛光，进行单面的抛光量为5～10μm的双面抛光，来实现目标厚度。与此相对，在本实施方式中，是通过主要进行抛光率高的1次抛光实现目标厚度来实现高生产率。另一方面，关于2次抛光，也只要确保单面平均抛光量为0.05μm以上，即可充分抑制晶片的外周部的塌边量。
第1抛光液及第2抛光液均优选为将pH调整至9～12的范围。若小于pH9，则蚀刻作用会变得过低，从而容易在硅晶片的表面上产生刮痕（scratch）、瑕疵等因加工引起的缺陷。若超过pH12，则溶液的处理本身变得困难。并且，作为碱剂，优选使用添加有碱性铵盐、碱性钾盐、碱性钠盐中的任一者的碱水溶液或碳酸碱水溶液、或者添加有胺的碱水溶液。此外，可采用联氨（hydrazine）或胺类的水溶液，从提高抛光率的观点考虑，尤其优选使用胺。
在第1抛光液中，磨粒可使用由二氧化硅（silica）、氧化铝、金钢石等制成的磨粒，但就低成本、抛光液中的分散性、磨粒的粒径控制的难易度等的理由而言，优选为包含SiO2粒子。磨粒的平均一次粒径可设为在利用BET法来测定时为30～100nm。
在第2抛光液中，作为水溶性高分子，优选使用选自非离子系的1种以上。例如，可举出羟乙基纤维素（HEC）、聚乙二醇（PEG）及聚丙二醇（PPG）等。从充分抑制晶片的外周部的塌边量的观点考虑，水溶性高分子的浓度优选为1ppm以上，更优选为10ppm以上。并且，从使抛光率大幅下降而不妨碍生产率的观点考虑，优选为200ppm以下，更优选为100ppm以下。
作为抛光布18、抛光布20，能够举出由聚酯制的无纺布制成的抛光布、聚氨基甲酸酯制的抛光布等，尤其优选为硅晶片的抛光面的镜面化精度优异的发泡性聚氨基甲酸酯制的抛光布。关于抛光布18、抛光布20，由JIS K 6253-1997/ISO 7619规定的肖氏（Shore）D硬度为70～90，压缩率为1～5%，压缩率尤其优选为2～3%。
第1抛光工序中的抛光率优选设为0.1～1.0μm/分钟，第2抛光工序中的抛光率优选设为0.03～0.5μm/分钟。
上下平台的旋转速度、硅晶片的旋转速度、面压力及抛光液供给量只要以实现上述抛光率的方式适当设定即可。上下平台的旋转速度可通过第1抛光工序及第2抛光工序设为5rpm～40rpm的范围。面压力只要在50g/cm2～300g/cm2的范围内设定即可，在第2抛光工序中由于使用不含磨粒的抛光液，摩擦阻力增大，因此优选将第2抛光工序中的面压力设定得比第1抛光工序中的面压力低5%～40%。
在此，本实施方式的特征在于利用共同的双面抛光装置100进行第1抛光工序及第2抛光工序时的第1抛光液与第2抛光液的切换方法。为了说明本实施方式的技术意义，首先参考图2、图3对比较例1、比较例2所涉及的双面抛光方法进行说明。
参考图2，在比较例1所涉及的双面抛光方法中，首先，通过在上下平台与晶片接触（抵接）并且旋转的状态下供给第1抛光液，而进行第1抛光工序（步骤S1），在设定时间经过后停止第1抛光液的供给。接着，在第1抛光工序之后，进行纯水冲洗处理及抛光布清洗，以使第1抛光液与第2抛光液不混合。具体而言，保持着上下平台与晶片抵接并且旋转的状态，自上平台对抛光布供给纯水，去除附着在晶片或载板上的磨粒（步骤S2）。接着，使上下平台的旋转停止，也使纯水的供给停止后，使上平台上升而自晶片分开（分离）上平台，自下平台（抛光布上）取出载板及晶片（步骤S3）。接着，对抛光布喷射高压水，去除附着在抛光布上的抛光屑或磨粒等（步骤S4）。当抛光布的清洗结束后，使载板及硅晶片返回至原来的位置（步骤S5）。然后，在使上下平台与晶片抵接，旋转已停止的状态下，开始第2抛光液的供给，之后重新开始上下平台的旋转，进行第2抛光工序（步骤S6）。在设定时间经过后停止第2抛光液的供给。之后，与第1抛光工序之后同样地，进行纯水冲洗处理及抛光布清洗（步骤S7～步骤S10）。在所述步骤S10中，装填未抛光的新晶片。然后，在使上下平台与晶片抵接，旋转已停止的状态下，开始第1抛光液的供给，之后返回至步骤S1，进行新批次的双面抛光。
接着，参考图3，在比较例2所涉及的双面抛光方法中，为了不使第1抛光液与第2抛光液混合，并且实现缩短工序，而在第1抛光工序之后，仅进行纯水冲洗处理（步骤S2）。之后，开始第2抛光液的供给，重新开始上下平台的旋转，进行第2抛光工序（步骤S6）。除此以外的工序与图2相同。在该方法中，在第1抛光工序与第2抛光工序之间，不含抛光布清洗工序，因此无需使上平台自晶片分离，并再次抵接。
但是，比较例1、比较例2均在第2抛光工序（步骤S6）开始时，产生载板的振动。其原因可认为是：在无磨粒的状态下重新开始上下平台的旋转，因此晶片及载板与抛光布的摩擦阻力增大，自上下平台向晶片的加压载荷增大。
与此相对，参考图1，在本实施方式中，在第1抛光工序之后，不进行纯水冲洗处理与抛光布清洗，而是直接进入至第2抛光工序。即，在第1抛光工序（步骤S1）之后，保持着使上下平台与晶片抵接的状态，并且在使旋转继续的状态下，停止第1抛光液的供给，同时开始第2抛光液的供给（步骤S20：抛光液切换工序）。然后，进行第2抛光工序（步骤S6）。此时，不会变为在无磨粒的状态下重新开始上下平台的旋转的状况，在自第2抛光工序开始起规定期间（20秒左右）内，利用包含磨粒的第1抛光液与不含磨粒的第2抛光液经混合的抛光液进行双面抛光。因此，自上下平台向晶片的加压载荷不会增大，可抑制载板的振动。其结果，可抑制在抛光后的硅晶片的正背面上产生微痕。
另外，在第2抛光工序中，在自开始起规定期间内，包含磨粒的第1抛光液与不含磨粒的第2抛光液混合。因此，优选避免抛光液的回收、循环及再利用。因此，优选如图4所示，在第1抛光工序中使回收管线导通，回收使用完毕的第1抛光液之后，再次供给至所述抛光布，在第2抛光工序开始时，使回收管线断开后同时使废弃管线导通，在第2抛光工序中总是回收使用完毕的抛光液之后，加以废弃。如上所述，在本实施方式中第2抛光工序为极短时间，因此即使不再利用使用完毕的抛光液，抛光液成本也不会显着变高。
参考图5，对实现这种使用完毕的抛光液的处理方法的切换的抛光液的供给/回收机构进行说明。第1抛光液自第1抛光液用供给槽32供给至第1抛光液用供给管线30，第2抛光液自第2抛光液用供给槽36供给至第2抛光液用供给管线34。在管线30、管线34的合流部上设有切换阀28，通过对该切换阀进行控制，可控制对抛光液供给管线26供给哪种抛光液。另一方面，使用完毕的抛光液自位于下平台的下方的回收机构（未图示）进入至使用完毕抛光液回收管线38。在该管线38上，设有切换阀40及自此处分支的废液管线46，通过对切换阀40进行控制，可控制将使用完毕抛光液移入至管线38所连接的回收槽42，还是移入至废液管线46。已移入至回收槽42的使用完毕废液经由再利用管线44，而返回至第1抛光液用供给槽32。
在第1抛光工序中，对切换阀28进行控制而自第1抛光液用供给管线30供给包含磨粒的第1抛光液，并且对切换阀40进行控制而将使用完毕的第1抛光液回收至回收槽42加以再利用。在第2抛光工序中，对切换阀28进行控制而自第2抛光液用供给管线34供给第2抛光液，并且对切换阀40进行控制而自废液管线46废弃使用完毕的抛光液。
接着，第2抛光工序是利用不含磨粒的第2抛光液来进行的，因此晶片及载板与抛光布的摩擦阻力容易增大。因此，关于上下平台施加至硅晶片的表面的面压力，在第2抛光工序中，优选以低于第1抛光工序的面压力进行。由此，能够确实防止载板的振动。其结果，可更充分地抑制在抛光后的硅晶片的正背面上产生微痕。此时，在本实施方式中，为了连续地进行第1抛光工序及第2抛光工序，如图4所示，在第1抛光工序的末期使面压力下降，而在第1抛光工序结束时，下降至第2抛光工序的面压力为止。
实施例
（比较例1）
利用图5所示的双面抛光装置，按照图2所示的流程，进行了直径300mm的硅晶片（5片/批次×2批次=10片）的双面抛光。作为第1抛光液，使用包含5质量%的平均一次粒径70nm的胶体二氧化硅（colloidal silica）粒子作为磨粒的KOH水溶液。作为第2抛光液，使用不含磨粒，而含有10质量ppm的羟乙基纤维素（HEC）的哌啶（piperidine）水溶液。在第1抛光工序中，进行了上下平台的旋转速度为15rpm，面压力为250g/cm2，单面平均抛光量为5μm的抛光处理。在第2抛光工序中，进行了上下平台的旋转速度为15rpm，面压力为250g/cm2，单面平均抛光量为0.5μm的抛光处理。在第1抛光工序与第2抛光工序之间，进行了30秒的纯水冲洗工序及60秒的抛光布清洗工序。
（比较例2）
利用图5所示的双面抛光装置，按照图3所示的流程，进行了直径300mm的硅晶片（5片/批次×2批次=10片）的双面抛光。即，除了在第1抛光工序与第2抛光工序之间，不进行抛光布的清洗以外，为与比较例1同样的条件及流程。
（发明例1）
利用图5所示的双面抛光装置，按照图1所示的流程，进行了直径300mm的硅晶片（5片/批次×2批次=10片）的双面抛光。第1抛光液及第2抛光液使用与比较例1、比较例2相同的抛光液。在第1抛光工序中，进行了上下平台的旋转速度为15rpm，面压力为250g/cm2，单面平均抛光量为5μm的抛光处理。之后，保持着使上下平台与晶片抵接的状态，并且在继续旋转的状态下，停止第1抛光液的供给，同时开始第2抛光液的供给。在第2抛光工序中，进行了上下平台的旋转速度为15rpm，面压力为250g/cm2，单面平均抛光量为0.5μm的抛光处理。如图4所示，在第1抛光工序中使回收管线导通，在第2抛光工序开始时，使回收管线断开，同时使废弃管线导通。
（发明例2）
如图4所示，在第1抛光工序的最后10秒内使面压力自250g/cm2下降至200g/cm2，以面压力200g/cm2进行了第2抛光工序。除此以外，以与发明例1同样的条件及流程进行了双面抛光。
＜微痕的评价＞
利用表面缺陷检查装置（KLA-Tencor公司制造：Surfscan SP-2）使用DWO模式（暗场复合斜投影（Dark Field Composite Oblique）模式），观察经双面抛光的各晶片的背面，数出在晶片面内观察到的缺陷尺寸为160nm以上的LPD（Light Point Defect，光点缺陷）的数量作为微痕的产生个数。将其结果示于表1。
[表1]
晶片No. 比较例1 比较例2 发明例1 发明例2
No.01 446 90 22 1
No.02 482 128 19 1
No.03 422 40 20 0
No.04 458 79 22 0
No.05 424 58 22 4
No.06 264 448 27 0
No.07 244 210 20 2
No.08 142 102 13 1
No.09 325 99 17 0
No.10 110 109 9 2
平均 331.7 136.3 19.1 1.1
单位：个/晶片
如上所述，在比较例1、比较例2中产生有多个微痕，与此相对，在发明例1中可减少微痕，在发明例2中，可较发明例1进一步减少微痕。
＜晶片的平坦度评价＞
利用平坦度测定器（KLA-Tencor公司制造：Wafer Sight），对经双面抛光的发明例1、发明例2的硅晶片评价ESFQR（Edge Site Front least sQuares Range，边缘格点正面基准最小二乘范围）。ESFQR是平坦度容易变差的边缘的平坦度的评价指标（格点平坦度），表示塌边（edge roll off）量的大小。ESFQR定义为与基准面（格点最佳匹配面（Site Best FitSurface））的偏差的最大值与最小值之差，所述基准面是以对沿晶片的边缘的环状的区域在周向上进一步均等地加以分割而获得的单位区域（格点）为对象，根据格点内的厚度分布利用最小二乘法而求出。在此，是测定将设定在自晶片最外周起算2～32mm的范围（扇区（sector）长度为30mm）内的环状的外周区域沿周向分割成72份而得的格点的ESFQR，进而求出所有格点的平均值ESFQR_mean。
其结果，确认到发明例1、发明例2均为在平均值ESFQR_mean时30nm以下的外周塌边得以抑制的经高度平坦化的硅晶片。
产业上的可利用性
根据本发明的硅晶片的双面抛光方法，可抑制在抛光后的硅晶片的正背面上产生微痕。
附图标记说明
100-双面抛光装置，10-载板，12-保持孔，14-上平台，16-下平台，18、20-抛光布，22-太阳齿轮，24-内齿轮，26-抛光液供给管线，28-切换阀，30-第1抛光液用供给管线，32-第1抛光液用供给槽，34-第2抛光液用供给管线，36-第2抛光液用供给槽，38-使用完毕抛光液回收管线，40-切换阀，42-回收槽，44-再利用管线，46-废液管线，W-硅晶片。

Claims (5)

1.一种硅晶片的双面抛光方法，通过利用包括具有保持硅晶片的1个以上的保持孔的载板、以及夹着所述载板而对置配置且在表面上设有抛光布的上平台及下平台的双面抛光装置，在使所述上平台及所述下平台的抛光布分别与装填于所述保持孔内的硅晶片的正面及背面接触的状态下，使所述上平台及所述下平台与所述载板相对旋转，从而同时抛光所述硅晶片的正面及背面，所述硅晶片的双面抛光方法的特征在于，连续地包括：
第1抛光工序，一边将由包含磨粒的碱水溶液构成的第1抛光液供给至所述抛光布，一边进行双面抛光；
抛光液切换工序，在所述第1抛光工序之后，保持着使所述上平台及所述下平台的抛光布分别与所述硅晶片的正面及背面接触的状态，并且，在使所述上平台及所述下平台继续旋转的状态下，停止所述第1抛光液的供给，并且开始供给由不含磨粒而包含水溶性高分子的碱水溶液构成的第2抛光液；以及
第2抛光工序，在所述抛光液切换工序之后，一边将所述第2抛光液供给至所述抛光布，一边进行双面抛光。
2.根据权利要求1所述的硅晶片的双面抛光方法，其中，
关于所述上平台及所述下平台施加至所述硅晶片的正面及背面的面压力，
在所述第1抛光工序中，以第1面压力进行双面抛光，在其末期使所述面压力下降，而在结束时设为低于所述第1面压力的第2面压力，
在所述第2抛光工序中以所述第2面压力进行双面抛光。
3.根据权利要求2所述的硅晶片的双面抛光方法，其中，
所述第2面压力的值比所述第1面压力的值小5%～40%。
4.根据权利要求1至3中任一项所述的硅晶片的双面抛光方法，其中，
在所述第1抛光工序中，进行所述第1抛光工序及所述第2抛光工序中的总抛光量的80%～99.5%的抛光量的双面抛光，
在所述第2抛光工序中，进行单面平均抛光量为0.05μm～0.5μm的双面抛光。
5.根据权利要求1至4中任一项所述的硅晶片的双面抛光方法，其中，
在所述第1抛光工序中，回收使用完毕的第1抛光液之后，再次供给至所述抛光布，
在所述第2抛光工序中，回收使用完毕的抛光液之后，加以废弃。
CN201780094468.3A 2017-08-31 2017-08-31 硅晶片的双面抛光方法 Active CN111095491B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031496 WO2019043895A1 (ja) 2017-08-31 2017-08-31 シリコンウェーハの両面研磨方法

Publications (2)

Publication Number Publication Date
CN111095491A true CN111095491A (zh) 2020-05-01
CN111095491B CN111095491B (zh) 2023-05-30

Family

ID=65525264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094468.3A Active CN111095491B (zh) 2017-08-31 2017-08-31 硅晶片的双面抛光方法

Country Status (7)

Country Link
US (1) US11170988B2 (zh)
JP (1) JP6747599B2 (zh)
KR (1) KR102287116B1 (zh)
CN (1) CN111095491B (zh)
DE (1) DE112017007968T5 (zh)
TW (1) TWI672190B (zh)
WO (1) WO2019043895A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110800085B (zh) * 2017-10-17 2023-08-15 胜高股份有限公司 硅晶圆的抛光方法
TWI722478B (zh) * 2019-07-05 2021-03-21 新代科技股份有限公司 具有砂輪之磨床及其砂輪加工地圖的最佳化方法
JP2023167038A (ja) * 2022-05-11 2023-11-24 信越半導体株式会社 両面研磨方法
JP7464088B2 (ja) 2022-08-31 2024-04-09 株式会社Sumco 半導体ウェーハの両面研磨方法、研磨ウェーハの製造方法、及び半導体ウェーハの両面研磨装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010692A (en) * 1987-12-22 1991-04-30 Sintobrator, Ltd. Polishing device
JP2001260013A (ja) * 2000-03-14 2001-09-25 Speedfam Co Ltd 両面研磨方法
CN1441713A (zh) * 2000-05-31 2003-09-10 三菱住友硅晶株式会社 使用双面抛光装置的半导体晶片抛光方法
CN1489783A (zh) * 2001-11-28 2004-04-14 ��Խ�뵼����ʽ���� 硅晶片的制造方法及硅晶片以及soi晶片
TW201137100A (en) * 2010-04-30 2011-11-01 Sumco Corp Polishing method and slurry for silicon wafer
JP2012025873A (ja) * 2010-07-26 2012-02-09 Yamaguchi Seiken Kogyo Kk 研磨剤組成物
CN106663621A (zh) * 2014-08-05 2017-05-10 信越半导体株式会社 硅晶圆的精抛光方法以及使用该抛光方法抛光的硅晶圆

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5594041A (en) 1978-12-30 1980-07-17 Nhk Spring Co Ltd Spring type reciprocating mechanism
JP2001001242A (ja) * 1999-06-16 2001-01-09 Daido Steel Co Ltd ガラス基板の研磨方法
JP2010021487A (ja) * 2008-07-14 2010-01-28 Sumco Corp 半導体ウェーハおよびその製造方法
US8143148B1 (en) * 2008-07-14 2012-03-27 Soraa, Inc. Self-aligned multi-dielectric-layer lift off process for laser diode stripes
JP5707682B2 (ja) * 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
TWI498954B (zh) 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6424809B2 (ja) * 2015-12-11 2018-11-21 信越半導体株式会社 ウェーハの両面研磨方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010692A (en) * 1987-12-22 1991-04-30 Sintobrator, Ltd. Polishing device
JP2001260013A (ja) * 2000-03-14 2001-09-25 Speedfam Co Ltd 両面研磨方法
CN1441713A (zh) * 2000-05-31 2003-09-10 三菱住友硅晶株式会社 使用双面抛光装置的半导体晶片抛光方法
CN1489783A (zh) * 2001-11-28 2004-04-14 ��Խ�뵼����ʽ���� 硅晶片的制造方法及硅晶片以及soi晶片
TW201137100A (en) * 2010-04-30 2011-11-01 Sumco Corp Polishing method and slurry for silicon wafer
US20130032573A1 (en) * 2010-04-30 2013-02-07 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor
JP2012025873A (ja) * 2010-07-26 2012-02-09 Yamaguchi Seiken Kogyo Kk 研磨剤組成物
CN106663621A (zh) * 2014-08-05 2017-05-10 信越半导体株式会社 硅晶圆的精抛光方法以及使用该抛光方法抛光的硅晶圆

Also Published As

Publication number Publication date
KR102287116B1 (ko) 2021-08-05
TWI672190B (zh) 2019-09-21
TW201912302A (zh) 2019-04-01
CN111095491B (zh) 2023-05-30
US11170988B2 (en) 2021-11-09
DE112017007968T5 (de) 2020-06-10
KR20200021518A (ko) 2020-02-28
JP6747599B2 (ja) 2020-08-26
WO2019043895A1 (ja) 2019-03-07
JPWO2019043895A1 (ja) 2020-03-26
US20200185215A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
JP5622124B2 (ja) シリコンウェーハの研磨方法
CN107155368B (zh) 硅晶圆的研磨方法
KR101947614B1 (ko) 반도체 웨이퍼의 제조 방법
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
CN111095491B (zh) 硅晶片的双面抛光方法
US20090130960A1 (en) Method For Producing A Semiconductor Wafer With A Polished Edge
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
KR20010078289A (ko) 연마에지를 가진 반도체웨이퍼의 제조방법
TWI742304B (zh) 矽晶圓的研磨方法
TW201742135A (zh) 晶圓的雙面拋光方法
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
US6465328B1 (en) Semiconductor wafer manufacturing method
JP2002231669A (ja) 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法
JP2012235072A (ja) ウェーハ表面処理方法
JP3906688B2 (ja) 半導体ウエーハ用研磨布及び研磨方法
JP4366928B2 (ja) 片面鏡面ウェーハの製造方法
JP4683233B2 (ja) 半導体ウェーハの製造方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2002059356A (ja) 半導体ウェーハの研磨方法
JP7464088B2 (ja) 半導体ウェーハの両面研磨方法、研磨ウェーハの製造方法、及び半導体ウェーハの両面研磨装置
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
JP2002359216A (ja) セリアスラリーを用いた研磨方法および半導体装置の製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant