CN115332039B - 等离子体处理设备用单晶硅结构、部件、应用及方法 - Google Patents

等离子体处理设备用单晶硅结构、部件、应用及方法 Download PDF

Info

Publication number
CN115332039B
CN115332039B CN202211254580.8A CN202211254580A CN115332039B CN 115332039 B CN115332039 B CN 115332039B CN 202211254580 A CN202211254580 A CN 202211254580A CN 115332039 B CN115332039 B CN 115332039B
Authority
CN
China
Prior art keywords
crystal silicon
plasma processing
silicon
less
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211254580.8A
Other languages
English (en)
Other versions
CN115332039A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Meguiar Suzhou Semiconductor Technology Co ltd
Original Assignee
New Meguiar Suzhou Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Meguiar Suzhou Semiconductor Technology Co ltd filed Critical New Meguiar Suzhou Semiconductor Technology Co ltd
Priority to CN202211254580.8A priority Critical patent/CN115332039B/zh
Publication of CN115332039A publication Critical patent/CN115332039A/zh
Application granted granted Critical
Publication of CN115332039B publication Critical patent/CN115332039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请实施例涉及一种等离子体处理设备用单晶硅结构、等离子体处理设备用部件、等离子体处理设备用部件在等离子体处理设备中的应用及等离子体处理设备用单晶硅结构的形成方法,其中,单晶硅结构包括至少一个用于暴露在等离子体处理设备腔室内部的表面,该表面为单晶硅的(100)晶面,单晶硅结构在该表面处的亚表面缺陷密度小于1.5×104个/cm2;如此,本申请实施例确定了导致等离子体处理设备中暴露的单晶硅表面出现黑硅的重要原因之一,从而通过控制表面处的亚表面缺陷密度,有效降低发生黑硅现象的频次,减小黑硅区域的尺寸,进而降低了对等离子体处理过程中的工艺指标的影响,延长了设备的使用寿命。

Description

等离子体处理设备用单晶硅结构、部件、应用及方法
技术领域
本申请涉及半导体技术领域,特别是涉及一种等离子体处理设备用单晶硅结构、等离子体处理设备用部件、等离子体处理设备用部件在等离子体处理设备中的应用及等离子体处理设备用单晶硅结构的形成方法。
背景技术
在半导体制造过程中,使用刻蚀和/或沉积步骤在半导体衬底上去除和/或形成材料层是十分关键制程。通过将工艺气体激励成等离子体态,更有利于工艺效果的改善。以等离子体刻蚀工艺为例,刻蚀气体经过喷头进入到等离子体刻蚀设备的腔室内并被电场电离成等离子体。在等离子体处理操作期间,腔室内壁表面,如待刻蚀晶圆上表面、聚焦环上表面以及硅电极下表面、上电极环下表面等暴露于由于等离子体放电产生的高能离子、光子以及各种中性原子和分子中,并发生各种反应。在电容耦合等离子体处理设备腔室中的硅电极表面经过长时间的等离子体处理后经常会出现分布不均匀的深色区域,有时也被称为“黑硅”。黑硅的出现严重影响了刻蚀工艺的进行,特别是当黑硅的面积或者深度变得过大时,会使得晶圆表面的刻蚀速度和均匀性发生显著变化,从而影响到刻蚀工艺的良品率。
尽管在等离子体刻蚀过程中,待刻蚀的硅晶圆表面有时也出现黑硅现象,但根据现有技术的记载,这种黑硅是由于晶圆表面的硬掩膜材料未被充分移除导致的。而针对等离子体处理设备中的硅电极等部件,由于其表面一般不设置掩膜材料,因此显然,硅电极等部件表面的黑硅的形成机理与待刻蚀的硅晶圆表面的黑硅的形成机理是不同的。
关于硅电极表面的黑硅的形成机理,目前领域内尚无明确的理论可以解释。其中一种猜测是在等离子体处理过程中在硅电极表面沉积了污染物,形成了微掩膜效应,从而导致了硅电极表面区域的不均匀刻蚀(US7192875B1)。另一种猜测是黑硅的形成与刻蚀气体中沉积气体的比例以及硅电极的温度有关(KR102364187B1)。然而上述对黑硅形成机理的猜测没能解释黑硅出现的不规律性,即仅有部分区域会出现黑硅以及相同工艺条件下的不同批次的等离子体刻蚀工艺后黑硅出现的频次和程度并不相同。
目前,已有文献报道了多种在硅电极表面出现黑硅后的处理方法,包括使用含氟气体组合物进行自动清洁程序(CN101102909A)、抛光去除黑硅(CN101137461A)等。但是,上述方法仅是对产生黑硅后的补救措施,并不能从根本上避免或降低黑硅的出现。
发明内容
有鉴于此,本申请实施例为解决背景技术中存在的至少一个问题而提供一种等离子体处理设备用单晶硅结构、等离子体处理设备用部件、等离子体处理设备用部件在等离子体处理设备中的应用及等离子体处理设备用单晶硅结构的形成方法。
为达到上述目的,本申请的技术方案是这样实现的:
第一方面,本申请一实施例提供了一种等离子体处理设备用单晶硅结构,所述单晶硅结构包括至少一个用于暴露在等离子体处理设备腔室内部的表面,所述表面为单晶硅的(100)晶面,所述单晶硅结构在所述表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,所述亚表面指从表面到内部深度在0μm~10μm范围内的区域。
结合本申请的第一方面,在一可选实施方式中,所述单晶硅结构在所述表面处具有的满足第一尺寸条件的晶体原生颗粒COP密度为0,所述第一尺寸条件为最大宽度大于等于0.2μm;
所述单晶硅结构在所述表面处具有的满足第二尺寸条件的COP密度小于等于1×104个/cm2,所述第二尺寸条件为最大宽度的范围小于0.2μm且大于等于0.12μm。
结合本申请的第一方面,在一可选实施方式中,所述单晶硅结构在所述表面处具有的满足所述第二尺寸条件的COP密度小于等于5×103个/cm2
结合本申请的第一方面,在一可选实施方式中,所述单晶硅结构在所述表面处具有的满足所述第二尺寸条件的COP密度小于等于1.5×103个/cm2
结合本申请的第一方面,在一可选实施方式中,所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2
结合本申请的第一方面,在一可选实施方式中,所述单晶硅结构的体COP密度小于等于4.4×104个/cm3
第二方面,本申请一实施例提供了一种等离子体处理设备用部件,采用上述第一方面中任意一项所述的等离子体处理设备用单晶硅结构制备形成。
结合本申请的第二方面,在一可选实施方式中,所述部件为硅电极或硅环。
第三方面,本申请一实施例提供了一种根据第二方面所述的等离子体处理设备用部件在等离子体处理设备中的应用。
第四方面,本申请一实施例提供了一种等离子体处理设备用单晶硅结构的形成方法,所述方法包括:
对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗或湿法刻蚀,以使所述单晶硅结构在所述表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,所述亚表面指从表面到内部深度在0μm~10μm范围内的区域,所述表面为单晶硅的(100)晶面。
结合本申请的第四方面,在一可选实施方式中,其特征在于,所述对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,包括:
采用RCA标准清洗法对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行一次清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于500个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行多次清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2
本申请实施例所提供的等离子体处理设备用单晶硅结构、等离子体处理设备用部件、等离子体处理设备用部件在等离子体处理设备中的应用及等离子体处理设备用单晶硅结构的形成方法,其中,单晶硅结构包括至少一个用于暴露在等离子体处理设备腔室内部的表面,该表面为单晶硅的(100)晶面,单晶硅结构在该表面处的亚表面缺陷密度小于1.5×104个/cm2;如此,本申请实施例确定了导致等离子体处理设备中暴露的单晶硅表面出现黑硅的重要原因之一,从而通过控制表面处的亚表面缺陷密度,有效降低发生黑硅现象的频次,减小黑硅区域的尺寸,进而降低了对等离子体处理过程中的工艺指标的影响,延长了设备的使用寿命。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为一种等离子体刻蚀设备的结构示意图;
图2为硅电极表面分布不均匀的黑硅的扫描电镜图;
图3为加工导致的硅电极表面的亚表面损伤的截面电镜图;
图4为本申请实施例提供的等离子体处理设备用单晶硅结构的形成方法的流程示意图;
图5为本申请实施例1中硅电极在等离子体处理200小时后的扫描电镜图;
图6为本申请实施例1中硅电极在等离子体处理400小时后的扫描电镜图;
图7为本申请实施例2中硅电极在等离子体处理200小时后的扫描电镜图;
图8为本申请对比例1中硅电极在等离子体处理200小时后的扫描电镜图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,尽管可使用术语第一、第二、第三等描述各种特征,这些特征不应当被这些术语限制。这些术语仅仅用来区分一个特征与另一个特征。空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征的存在,但不排除一个或更多其它的特征的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
首先,本申请实施例提供了一种等离子体处理设备用单晶硅结构,该单晶硅结构包括至少一个用于暴露在等离子体处理设备腔室内部的表面,该表面为单晶硅的(100)晶面,单晶硅结构在该表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,亚表面指从表面到内部深度在0μm~10μm范围内的区域。
可以理解的,等离子体处理设备包括但不限于等离子体刻蚀设备。下面,仅以等离子体刻蚀设备为例,说明单晶硅结构在等离子体处理设备中的应用。图1为一种等离子体刻蚀设备的结构示意图;如图所示,等离子体刻蚀设备100包括:腔室110、用于放置待处理晶圆200的下电极120、位于下电极120上方且位于待处理晶圆200的边缘区域的硅环130、位于下电极120上方且与喷头整合的上电极140。上电极140通常采用硅材料制成,因此也可以称为硅电极。此外,等离子体刻蚀设备100还可以包括用于将电信号提供到下电极120和上电极140的第一电源和第二电源等结构。
该单晶硅结构为用于制备形成等离子体刻蚀设备用部件的单晶硅结构,等离子体刻蚀设备用部件例如为硅电极(也称上电极或喷头等)、硅环、以及其他等离子体刻蚀设备腔体内单晶硅材料制成或组成的且单晶硅暴露在腔室内的部件。在下文中,等离子体处理设备用部件或等离子体刻蚀设备用部件也可能会被称为“单晶硅部件”。可以理解的,单晶硅结构的材料为单晶硅,单晶硅结构本身也可以被视作为用于制备单晶硅部件的原材料。
该单晶硅结构可以包括多个表面,并且多个表面中包括至少一个用于暴露在等离子体刻蚀设备100的腔室110内部的表面且该表面为单晶硅的(100)晶面。以等离子体刻蚀设备用部件为硅电极(即上电极140)为例,该表面具体例如为单晶硅结构中用于形成上电极140的朝向下电极120的一侧的表面。以等离子体刻蚀设备用部件为硅环130为例,该表面具体例如为用于形成硅环130的朝向待处理晶圆200下表面的表面,和/或为用于形成硅环130的朝向待处理晶圆200侧面的表面。本申请对此不做具体限定。
亚表面缺陷密度也可以称为“微缺陷密度”。图2示出了硅电极表面分布不均匀的黑硅的扫描电镜图。发明人在对硅电极表面出现的黑硅现象的分析中意外地发现,硅电极亚表面存在的缺陷是导致等离子体处理过程中硅电极表面出现黑硅的重要原因之一。上述缺陷包括硅电极表面在研磨、抛光等加工工艺过程中出现亚表面损伤层、由于硅电极所用单晶硅材料本身存在的如COP(Crystal Originated Particle,晶体原生颗粒)等结晶缺陷出现在硅电极表面的部分、以及硅电极在包装、运输或拆封等过程中引起的表面微损伤等。
发明人发现,上述缺陷的存在,使得在等离子体处理过程中,从腔室器件表面溅射出的含金属元素的污染物、通入的可沉积性气体、等离子体反应中产生的副产物、从待处理的晶圆表面溅射的掩膜材料等多种不良因子,容易在硅电极表面的缺陷处发生的不连续沉积,在后续的等离子体处理过程中,这些沉积物一方面会以类似“晶种”的形式继续诱导其他沉积物在其周围发生沉积,从而表现为“黑硅”区域的扩大;另一方面,硅电极表面的这些沉积物起到了局部微掩膜的作用,阻止等离子体对沉积物下方的硅材料的蚀刻,直至污染物本身被等离子体完全消耗掉,该沉积物下方的硅材料才会开始发生蚀刻反应,即在硅电极表面发生不均匀的各向异性刻蚀,从而表现出在硅电极的表面形成尺度从10nm~10μm不等的、数量较多且分布不规律的、密级的凹坑。这些凹坑使得硅电极表面粗糙度增加,当光线照射到凹坑中时发生散射,反射率降低,肉眼看上去呈现深色或黑色,因此被称为“黑硅”。发明人发现通过控制硅电极亚表面缺陷的密度,可以有效地减少等离子处理过程中硅电极表面黑硅出现的频次以及降低黑硅的严重程度。
通过大量试验验证,使用亚表面缺陷密度小于1.5×104个/cm2的单晶硅部件用于等离子体处理设备的腔体中进行等离子体处理,可以有效降低发生黑硅现象的频次,并且即使发生少量黑硅,黑硅区域相比不控制亚表面缺陷密度的单晶硅部件要小,进而对等离子体反应速率等工艺指标的影响相对较小;如此,单晶硅部件(如硅电极)的使用寿命相比未控制亚表面缺陷密度的情况大大增加。
其中,亚表面缺陷包括单晶硅结构经过多线切割、研磨、抛光等工艺加工后产生的亚表面损伤(Subsurface Damage),也包括单晶硅结构的材料本身存在的COP、FPD(FlowPattern Defect,流动图案缺陷)等缺陷。亚表面损伤是指单晶硅结构经过多线切割、研磨、抛光等工艺加工后,在距离晶体表面几十纳米到上百纳米的深度范围内,晶体的部分完整性受到破坏,产生的微裂纹、层错、位错、晶格畸变等缺陷。图3示出了加工导致的硅电极表面的亚表面损伤的截面电镜图。
亚表面缺陷密度的检测可以通过X射线扫描、激光散射、超声波探测等无损检测方法进行。在具体应用中,例如使用LLS(Localized Light Scatterer,局部光散射器)对亚表面缺陷进行表征。
特别地,经实验研究发现,尺寸较大的COP数量对单晶硅部件的性能影响较大。
可选的,在本申请实施例中,单晶硅结构在表面处具有的满足第一尺寸条件的晶体原生颗粒COP密度为0,第一尺寸条件为最大宽度大于等于0.2μm;单晶硅结构在表面处具有的满足第二尺寸条件的COP密度小于等于1×104个/cm2,第二尺寸条件为最大宽度的范围小于0.2μm且大于等于0.12μm。如此,大大延缓黑硅的生成,从而可以延长硅电极的使用寿命。
进一步地,单晶硅结构在上述表面处具有的满足第二尺寸条件的COP密度例如小于等于5×103个/cm2。更进一步地,单晶硅结构在表面处具有的满足第二尺寸条件的COP密度小于等于1.5×103个/cm2。如此可以获得更加持久的硅电极使用寿命。
产生上述有益效果的可能原因是,0.12μm以上的COP暴露在表面以后,等离子体处理工艺中从腔室器件表面溅射出的含金属元素的污染物、从待处理晶圆表面溅射的掩膜材料、通入的可沉积性气体,以及等离子体反应中产生的副产物等更容易在COP凹坑处发生沉积,并不断蔓延,最终诱发黑硅现象。
作为一种可选的实施方式,可以进一步降低单晶硅结构在表面处的因加工导致的亚表面损伤密度。示例性地,单晶硅结构在表面处的亚表面损伤密度小于等于500个/cm2。进一步地,单晶硅结构在表面处的亚表面损伤密度小于等于200个/cm2。研究发现,通过控制硅电极因加工导致的亚表面损伤密度小于等于200个/cm2,可以有效降低发生黑硅现象的频次,并且在相同工况下,单晶硅部件的使用寿命也大大增加。
作为一种可选的实施方式,降低单晶硅结构在表面处的亚表面损伤密度可以通过标准清洗程序或湿法刻蚀实现。
然而,发明人研究发现,标准清洗程序或湿法刻蚀虽然可以减少亚表面损伤密度,但是并不必然降低单晶硅结构在表面处的亚表面缺陷密度。具体来说,发明人发现经过标准清洗程序的单晶硅部件仍会产生黑硅现象。晶体内部具有数量较多的晶体原生缺陷,例如位错环、COP等。由于这些缺陷属于单晶硅生长过程中在晶体内部产生的缺陷,因此当使用含有较多原生缺陷的晶体制成单晶硅部件时,即使经过严格的表面处理工艺,仍然无法避免单晶硅部件表面存在缺陷。
在某些情况下,当晶体内COP数量较多时,单晶硅结构经过多次的清洗后,出现在亚表面的COP缺陷数量甚至会比因加工导致的缺陷数量更多。这是因为,当使用COP含量较高的单晶硅结构时,即使经过标准清洗程序去除了大部分因加工导致的亚表面损伤,但是COP等缺陷随着标准清洗程序的进行,也会进一步暴露出来,且小尺寸的COP会随着标准清洗程序的进行而变大,从而恶化单晶硅结构表面的缺陷状态。
因此,虽然标准清洗程序可以减少由于加工导致的亚表面损伤数量,但是从防止晶体中小尺寸的COP在标准清洗程序中变大的角度,COP含量较高的单晶硅结构进行标准清洗程序次数不宜过多,优选小于3次。
此外,使用高COP的单晶硅作为等离子刻蚀用材料,还存在以下不足:随着等离子体刻蚀工艺的进行,单晶硅材料表面逐渐被等离子体刻蚀,从而将内部的COP缺陷暴露出来,进而容易产生黑硅,缩短了单晶硅部件的使用寿命。
因此,在本实施中,单晶硅结构的体COP密度优选小于等于4.4×104个/cm3
降低单晶硅材料中COP的方法,包括但不限于:通过长晶形成单晶硅材料,利用该单晶硅材料形成单晶硅结构,其中,在长晶的过程中包括调整热场纵向温度梯度的步骤,以降低单晶硅材料的体COP密度,并且缩小COP缺陷的尺寸等;和/或,在氢气或氩气气氛下进行退火,以消除表面COP缺陷。
在此基础上,本申请实施例还提供了一种等离子体处理设备用部件,采用上述任一实施例中的等离子体处理设备用单晶硅结构制备形成。
示例性地,该部件可以为硅电极或硅环。
在此基础上,本申请实施例还提供了一种上述实施例提供的等离子体处理设备用部件在等离子体处理设备中的应用。
此外,本申请实施例还提供了一种等离子体处理设备用单晶硅结构的形成方法,请参考图4,该方法包括:
步骤S01、对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗或湿法刻蚀,以使单晶硅结构在表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,亚表面指从表面到内部深度在0μm~10μm范围内的区域,表面为单晶硅的(100)晶面。
容易理解地,进行清洗或者其他湿法蚀刻工艺,可以去除单晶硅结构表面的绝大部分亚表面损伤;因此,可以在单晶硅结构被加工为单晶硅部件后,进行清洗或湿法刻蚀。其中,清洗例如采用RCA标准清洗法进行。清洗或湿法刻蚀可以在抛光后进行。
作为一种可选的实施方式,对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,包括:
采用RCA标准清洗法对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,以使单晶硅结构在表面处的因加工导致的亚表面损伤密度小于等于200个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行一次清洗,以使单晶硅结构在表面处的因加工导致的亚表面损伤密度小于等于500个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行多次清洗,以使单晶硅结构在表面处的因加工导致的亚表面损伤密度小于等于200个/cm2
研究发现,即使对单晶硅部件进行了湿法刻蚀处理,单晶硅部件表面仍然有小部分的轻微亚表面损伤可能未被去除。这些未被去除的亚表面损伤可能是导致单晶硅部件表面在等离子处理工艺中形成黑硅的原因之一。由于这些残留的亚表面损伤的程度和分布具有随机性,因此导致在等离子处理工艺中,硅电极表面形成的黑硅的程度和分布以随机的方式呈现。
单晶硅部件因加工导致的亚表面损伤数量可以通过采用与RCA标准清洗法清洗晶圆相似的清洗程序来控制。例如可以通过RCA标准清洗法,将单晶硅部件因加工导致的亚表面损伤密度降低至200个/cm2以下。
特别的,研究发现,即使不经过完整的RCA标准清洗法的程序,仅采用SC1的程序进行清洗,单晶硅部件表面因加工而产生的缺陷数量也将大大降低。例如可以通过仅采用SC1清洗将因加工导致的亚表面损伤密度降至500个/cm2以下。
其中,SC1(Standard Clean 1,标准清洁1),即为Werner Kern在1965年开发的一组标准的晶圆清洗步骤中的第一步,有时也称为RCA-1。典型的SC1清洗液配比可以为:5-100份去离子水、1份氨水(NH3质量浓度29%)、2份H2O2水溶液(过氧化氢质量浓度30%),在35~80℃下进行5~30分钟的清洗。作为示例,本实施例可以采用如下的配比和条件:10份去离子水、1份氨水(NH3质量浓度29%)、2份H2O2水溶液(过氧化氢质量浓度30%),在60℃下进行15分钟的清洗。
在一些情况下,为了保证单晶硅部件因加工导致的亚表面损伤密度在目标范围内,可能需要进行多次SC1清洗。其中,目标范围可选为200个/cm2以下。研究发现,通过控制硅电极因加工导致的亚表面损伤密度小于等于200个/cm2,可以有效地降低发生黑硅现象的频次,并且在相同工况下,硅电极的使用寿命也大大增加。
研究发现,经过标准清洗程序后,虽然硅电极表面因加工导致的亚表面损伤数量已经大大减少,但是上述亚表面损伤数量减少后的硅电极在等离子体刻蚀过程中,表面仍然会产生少量的且分布无明显规律的黑硅。通过对这些黑硅的形成原因进一步分析,发明人发现这些黑硅的产生与硅电极本身的晶体缺陷有关。
具体而言,研究发现这些经过标准清洗程序仍会产生黑硅的硅电极,晶体内部具有数量较多的晶体原生缺陷,例如位错环、COP等。由于这些缺陷属于单晶硅生长过程中在晶体内部产生的缺陷,因此当使用含有较多原生缺陷的晶体制成单晶硅部件时,即使经过严格的表面处理工艺,仍然无法避免单晶硅部件表面存在缺陷。
特别地,经实验研究发现,尺寸较大的COP数量对单晶硅部件的性能影响较大。尤其是最大宽度在0.12μm以上的COP数量对单晶硅部件的性能有更大影响。
研究发现,如果控制单晶硅(100)晶面方向的表面最大宽度大于等于0.2μm的COP密度为0,小于0.2μm且大于等于0.12μm的COP密度小于等于1×104个/cm2,可以大大延缓黑硅的产生,从而可以延长单晶硅部件的使用寿命。
进一步地,单晶硅结构在上述表面处具有的满足第二尺寸条件的COP密度例如小于等于5×103个/cm2。更进一步地,单晶硅结构在表面处具有的满足第二尺寸条件的COP密度小于等于1.5×103个/cm2。如此可以获得更加持久的硅电极使用寿命。可以理解地,单晶硅结构在上述表面处具有的性质与制备形成的单晶硅部件在上述表面处具有的性质相同。
产生上述有益效果的可能原因是,0.12μm以上的COP暴露在表面以后,等离子体处理工艺中从腔室器件表面溅射出的含金属元素的污染物、从待处理晶圆表面溅射的掩膜材料、通入的可沉积性气体,以及等离子体反应中产生的副产物等更容易在COP凹坑处发生沉积,并不断蔓延,最终诱发黑硅现象。
在某些情况下,当晶体内COP数量较多时,单晶硅结构经过多次的清洗后,出现在亚表面的COP缺陷数量甚至会比因加工导致的缺陷数量更多。这是因为,当使用COP含量较高的单晶硅结构时,即使经过标准清洗程序去除了大部分因加工导致的亚表面损伤,但是COP等缺陷随着标准清洗程序的进行,也会进一步暴露出来,且小尺寸的COP会随着标准清洗程序的进行而变大,从而恶化单晶硅结构表面的缺陷状态。
因此,虽然标准清洗程序可以大大减少因加工导致的亚表面损伤数量,但是从防止晶体中小尺寸的COP在标准清洗程序中变大的角度,COP含量较高的单晶硅结构进行标准清洗程序次数不宜过多,优选小于3次。
此外,使用高COP的单晶硅作为等离子刻蚀用材料,还存在以下不足:随着等离子体刻蚀工艺的进行,单晶硅材料表面逐渐被等离子体刻蚀,从而将内部的COP缺陷暴露出来,进而容易产生黑硅,缩短了单晶硅部件的使用寿命。
因此,在本实施中,单晶硅结构的体COP密度优选小于等于4.4×104个/cm3
可选地,在对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗或湿法刻蚀之前,所述方法还包括:
通过长晶形成单晶硅材料,利用单晶硅材料形成单晶硅结构,其中,在长晶的过程中包括调整热场纵向温度梯度以降低所述单晶硅材料的体COP密度的步骤;和/或,
在氢气或氩气气氛下进行退火。
进一步研究发现,通过控制单晶硅结构表面COP数量,特别是大于0.12μm的COP数量,可以进一步降低发生黑硅现象的频次,并且在相同工况下,硅部件的使用寿命也大大增加。
单晶硅结构表面COP数量可以使用KLA-Tencor或其他表面缺陷检测装置得到。
体COP密度的测量可以使用Semilab的光散射断层扫描仪或者其他光学剖面分析装置得到。下面,通过实施例与对比例介绍不同的体COP密度和表面COP密度以及清洗条件和退火条件对黑硅现象的影响。
表1
Figure 777717DEST_PATH_IMAGE001
表1示出了典型的实施例与对比例情况。其中,实施例1至实施例3与对比例1至对比例4中的硅电极在相同的等离子体处理工艺下使用,并在第100小时、第200小时、第400小时时停机以观察其表面使用状态。
其中,对比例1在经过200小时、对比例2和对比例3在经过100小时的等离子体处理后已经出现了成片状黑斑,因此未进行进一步的测试。而实施例1、实施例2、实施例3在经过400小时的等离子体处理后表面仅出现点蚀。
表1中D表示最大宽度。
图5至图8示出了上述实施例与对比例中部分实施例及对比例的硅电极在等离子体处理一定时间后的扫描电镜图。
实施例1:使用体COP密度为3.8×104个/cm3的单晶硅锭作为原材料,经过以下主要步骤制备成硅电极:
S1:将单晶硅锭通过金刚石多线切割设备切割成预定厚度的硅盘;
S2:将S1制得的半成品在平面磨床或卧式磨床上研磨,以将硅盘的TTV(TotalThickness Variation,总厚度偏差)和表面的粗糙度初步控制至目标值;
S3:根据硅电极产品的图纸设计要求,使用CNC(Computer numerical control,计算机数字控制)加工中心,对S2制得的半成品进行边缘台阶、定位孔、气体通孔等特征的加工;
S4:将S3制得的半成品采用单面或双面研磨设备进行双面研磨,以进一步降低半成品粗糙度直至达到目标值;
S5:将S4制得的半成品进行超纯水预清洗、酸蚀刻、超纯水清洗步骤,以去除半成品表面及气体通孔的金属离子和其他污染物,同时控制半成品中的表面、气体通孔的粗糙度至目标值;
S6:使用抛光机对S5制得的半成品根据硅电极产品的图纸设计要求,对两个表面、台阶等特征进行抛光处理,抛光后采用超纯水洗净并用氮气吹干;
S7:将S6制得的半成品使用槽式清洗机采用标准清洗程序SC-1清洗,具体为使用SC-1溶液(配比为——氨水:过氧化氢水溶液:去离子水=1:2:10)在60℃下清洗半成品15min,随后使用超纯水洗净并用氮气吹干,制得硅电极。
对比例1与实施例1中的硅电极采用同一批单晶硅锭相邻部分作为原材料,其体COP密度为3.8×104个/cm3。对比例1制备的主要步骤可参考上述实施例1中的步骤,这里不再赘述。二者区别仅在于实施例1采用SC-1清洗1次,对比例1采用SC-1清洗3次。
实施例2与对比例2中的硅电极采用同一批单晶硅锭相邻部分作为原材料,其体COP密度为4.2×104个/cm3。在切片、研磨、抛光、CNC加工、湿法刻蚀等工艺环节后,采用标准清洗程序SC-1清洗1次,主要步骤可参考上述实施例1中的步骤,这里不再赘述。实施例2与对比例2的区别仅在于实施例2在加工前将单晶硅锭在1200℃下氩气气氛下退火6小时。
实施例3与对比例3的硅电极采用同一批单晶硅锭相邻部分作为原材料,其体COP密度为4.4×104个/cm3。在切片、研磨、抛光、CNC加工、湿法刻蚀等工艺环节后,采用标准清洗程序SC-1清洗1次,主要步骤可参考上述实施例1中的步骤,这里不再赘述。实施例3与对比例3的区别仅在于实施例3在加工前将单晶硅锭在1200℃下氩气气氛下退火6小时。
实施例3与对比例4的硅电极,进行相同的工艺处理,主要步骤可参考上述实施例1中的步骤,这里不再赘述。实施例3与对比例4的区别仅在于所使用的单晶硅锭体COP含量不同,具体如表1所示,实施例3使用体COP密度为4.4×104个/cm3的单晶硅锭作为原材料,对比例4使用体COP密度为6.2×104个/cm3的单晶硅锭作为原材料。
本申请各实施例通过控制单晶硅结构的亚表面缺陷密度,减少了含金属元素的污染物、等离子体反应副产物、溅射的掩膜材料等多种不良因子在缺陷处不连续沉积的概率,进而减少了黑硅现象发生的频次以及程度,增加了单晶硅部件的使用寿命和等离子体处理工艺的稳定性。
需要说明的是,本申请提供的各实施例属于同一构思;各实施例所记载的技术方案中各技术特征之间,在不冲突的情况下,可以任意组合。
应当理解,以上实施例均为示例性的,不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下,还可以在以上实施例的基础上做出各种变形和改变。同样的,也可以对以上实施例的各个技术特征进行任意组合,以形成可能没有被明确描述的本申请的另外的实施例。因此,上述实施例仅表达了本申请的几种实施方式,不对本申请专利的保护范围进行限制。

Claims (10)

1.一种等离子体处理设备用单晶硅结构,其特征在于,所述单晶硅结构包括至少一个用于暴露在等离子体处理设备腔室内部的表面,所述表面为单晶硅的(100)晶面,所述单晶硅结构在所述表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,所述亚表面指从表面到内部深度在0μm~10μm范围内的区域。
2.根据权利要求1所述的等离子体处理设备用单晶硅结构,其特征在于,所述单晶硅结构在所述表面处具有的满足第一尺寸条件的晶体原生颗粒COP密度为0,所述第一尺寸条件为最大宽度大于等于0.2μm;
所述单晶硅结构在所述表面处具有的满足第二尺寸条件的COP密度小于等于1×104个/cm2,所述第二尺寸条件为最大宽度的范围小于0.2μm且大于等于0.12μm。
3.根据权利要求2所述的等离子体处理设备用单晶硅结构,其特征在于,所述单晶硅结构在所述表面处具有的满足所述第二尺寸条件的COP密度小于等于5×103个/cm2
4.根据权利要求1所述的等离子体处理设备用单晶硅结构,其特征在于,所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2
5.根据权利要求1所述的等离子体处理设备用单晶硅结构,其特征在于,所述单晶硅结构的体COP密度小于等于4.4×104个/cm3
6.一种等离子体处理设备用部件,其特征在于,采用上述权利要求1至5中任意一项所述的等离子体处理设备用单晶硅结构制备形成。
7.根据权利要求6所述的等离子体处理设备用部件,其特征在于,所述部件为硅电极或硅环。
8.一种根据权利要求6或7所述的等离子体处理设备用部件在等离子体处理设备中的应用。
9.一种等离子体处理设备用单晶硅结构的形成方法,其特征在于,所述方法包括:
对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗或湿法刻蚀,以使所述单晶硅结构在所述表面处的亚表面缺陷密度小于1.5×104个/cm2;其中,所述亚表面指从表面到内部深度在0μm~10μm范围内的区域,所述表面为单晶硅的(100)晶面。
10.根据权利要求9所述的等离子体处理设备用单晶硅结构的形成方法,其特征在于,所述对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,包括:
采用RCA标准清洗法对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行一次清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于500个/cm2;或者,
仅采用RCA标准清洗法中的标准清洁1对体COP密度小于等于4.4×104个/cm3的单晶硅结构的至少一个表面进行多次清洗,以使所述单晶硅结构在所述表面处的因加工导致的亚表面损伤密度小于等于200个/cm2
CN202211254580.8A 2022-10-13 2022-10-13 等离子体处理设备用单晶硅结构、部件、应用及方法 Active CN115332039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211254580.8A CN115332039B (zh) 2022-10-13 2022-10-13 等离子体处理设备用单晶硅结构、部件、应用及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211254580.8A CN115332039B (zh) 2022-10-13 2022-10-13 等离子体处理设备用单晶硅结构、部件、应用及方法

Publications (2)

Publication Number Publication Date
CN115332039A CN115332039A (zh) 2022-11-11
CN115332039B true CN115332039B (zh) 2023-01-13

Family

ID=83913432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211254580.8A Active CN115332039B (zh) 2022-10-13 2022-10-13 等离子体处理设备用单晶硅结构、部件、应用及方法

Country Status (1)

Country Link
CN (1) CN115332039B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647097A (zh) * 2007-03-30 2010-02-10 朗姆研究公司 粘合的硅电极的清洁
CN101819163A (zh) * 2010-06-03 2010-09-01 成都精密光学工程研究中心 光学元件亚表面缺陷的检测装置及其方法
CN103996593A (zh) * 2013-02-18 2014-08-20 朗姆研究公司 用于等离子体晶片处理的混合边缘环
WO2017062060A1 (en) * 2015-10-07 2017-04-13 Intel Corporation In-situ laser assisted processes in focused ion beam applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647097A (zh) * 2007-03-30 2010-02-10 朗姆研究公司 粘合的硅电极的清洁
CN101819163A (zh) * 2010-06-03 2010-09-01 成都精密光学工程研究中心 光学元件亚表面缺陷的检测装置及其方法
CN103996593A (zh) * 2013-02-18 2014-08-20 朗姆研究公司 用于等离子体晶片处理的混合边缘环
WO2017062060A1 (en) * 2015-10-07 2017-04-13 Intel Corporation In-situ laser assisted processes in focused ion beam applications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Influence of Si wafer thinning processes on (sub)surface defects》;Fumihiro Inoue 等;《Applied Surface Science》;20170127;第404卷;全文 *

Also Published As

Publication number Publication date
CN115332039A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
EP1758154B1 (en) Method for producing silicon wafer
KR101144825B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
KR101292884B1 (ko) 탄화 규소 단결정 기판
JP5888280B2 (ja) シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
JP5278549B2 (ja) シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
KR20090037319A (ko) 접합 웨이퍼의 제조 방법
JP7095213B2 (ja) 裏側にピットを有するリン化インジウムウエハ、ならびに、それを製造するための方法およびエッチング液
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
CN115332039B (zh) 等离子体处理设备用单晶硅结构、部件、应用及方法
CN106653561B (zh) 一种具有背吸杂能力的300mm重掺硅片的加工方法
CN116918041A (zh) 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆
JP3787485B2 (ja) 薄板の加工方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
US6323140B1 (en) Method of manufacturing semiconductor wafer
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
WO2023120016A1 (ja) 半導体ウェーハの洗浄方法および半導体ウェーハの製造方法
JP2010165960A (ja) シリコンウェハの洗浄方法
JP2002134521A (ja) シリコン半導体基板の熱処理方法
EP2369041B1 (en) Cdte semiconductor substrate for epitaxial growth and substrate container
JP5134586B2 (ja) シリコンウエーハの再生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant