JP2009267159A - 半導体ウェーハの製造装置及び方法 - Google Patents
半導体ウェーハの製造装置及び方法 Download PDFInfo
- Publication number
- JP2009267159A JP2009267159A JP2008116166A JP2008116166A JP2009267159A JP 2009267159 A JP2009267159 A JP 2009267159A JP 2008116166 A JP2008116166 A JP 2008116166A JP 2008116166 A JP2008116166 A JP 2008116166A JP 2009267159 A JP2009267159 A JP 2009267159A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing
- surface shape
- product
- flatness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/37—Measurements
- G05B2219/37224—Inspect wafer
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/37—Measurements
- G05B2219/37398—Thickness
Abstract
【解決手段】種々の成膜条件で実際にウェーハサンプル上にエピタキシャル膜を成長させてみて、成長前後のウェーハの全面での厚み形状を測定し、その差から、種々の成膜条件下でのエピタキシャル膜の全域での膜厚形状を把握し記憶する。その後、素材ウェーハの全域での厚み形状を測定し、それに、記憶しておいた種々の成膜条件下での膜厚形状をそれぞれ加算して、種々の成膜条件下での製品ウェーハの平坦度を予測する。そして、予測された平坦度が要求仕様を満たす1種類の加工条件を選択し、その加工条件で実際に素材ウェーハ上にエピタキシャル膜を成長させる。
【選択図】図3
Description
前記選択された加工条件の下で前記素材ウェーハを加工して製品ウェーハを製造するウェーハ加工手段とを備える。
12 平坦度測定器
14 エピタキシャル膜成長炉
16 制御装置
20 素材ウェーハサンプル
22 製品ウェーハサンプル
30 素材ウェーハ
32 製品ウェーハ
42 測定点
54 膜厚データ
70 素材ウェーハ厚データ
72 製品ウェーハ厚データ
Claims (7)
- 半導体ウェーハの製造装置において、
複数種類の加工条件の下でのウェーハの実質的に全域における加工量、をそれぞれ表した複数の加工量データを記憶する記憶手段と、
素材ウェーハの実質的に全域における形状を測定した素材ウェーハ表面形状データを得る素材ウェーハ測定手段と、
前記素材ウェーハ表面形状データに前記複数の加工量データをそれぞれ適用することにより、前記複数種類の加工条件の下で前記素材ウェーハを加工したならば得られるであろう製品ウェーハの実質的に全域における表面形状の予測値をそれぞれ示す、複数の製品ウェーハ表面形状データを算出する製品ウェーハ予測手段と、
前記複数の製品ウェーハ表面形状データに基づいて、前記複数種類の加工条件を評価し、評価結果に応じて、1種類の加工条件を選択する加工条件選択手段と、
前記選択された加工条件の下で前記素材ウェーハを加工して製品ウェーハを製造するウェーハ加工手段と
を備えた半導体ウェーハ製造装置。 - 請求項1記載の半導体ウェーハ製造装置において、
複数枚の素材ウェーハサンプルの実質的に全域における表面形状を測定して、複数の素材ウェーハ表面形状データを得る素材ウェーハサンプル測定手段と、
前記複数種類の加工条件の下で前記複数枚の素材ウェーハサンプルをそれぞれ加工して、複数枚の製品ウェーハサンプルを製造するサンプル加工手段と、
前記複数枚の素材ウェーハサンプルの実質的に全域における表面形状を測定して、複数の製品ウェーハ表面形状データを得る製品ウェーハサンプル測定手段と、
前記複数の素材ウェーハ表面形状データと前記複数の製品ウェーハ表面形状データとから、前記複数の加工量データを計算する加工量計算手段と
を更に備えた半導体ウェーハ製造装置。 - 請求項1又は2記載の半導体ウェーハ製造装置において、
前記加工条件選択手段が、前記複数の製品ウェーハ表面形状データのそれぞれに基づいて複数の表面形状評価値をそれぞれ計算し、計算された前記複数の表面形状評価値を所定の表面形状仕様に照らすことにより、前記所定の表面形状仕様を満たす1種類の加工条件を選択する、
半導体ウェーハ製造装置。 - 請求項1〜3のいずれか一項記載の半導体ウェーハ製造装置において、
前記加工が、エピタキシャル膜の成長であり、
前記加工量が、エピタキシャル膜の膜厚形状であり、
前記表面形状が、ウェーハ厚み形状である、
半導体ウェーハ製造装置。 - 請求項4記載の半導体ウェーハ製造装置において、
ウェーハの厚みを測定できる平坦度測定器と、
設定された加工条件で動作するエピタキシャル膜成長炉と、
前記平坦度測定器からの出力データを入力し、前記エピタキシャル膜成長炉を制御するための制御装置と
を備え、
前記平坦度測定器が、前記素材ウェーハ測定手段として機能し、
前記エピタキシャル膜成長炉が、前記ウェーハ加工手段として機能し、
前記制御装置が、前記記憶手段、前記製品ウェーハ予測手段及び前記加工条件選択手段として機能する、
半導体ウェーハ製造装置。 - 請求項1〜3のいずれか一項記載の半導体ウェーハ製造装置において、
前記加工が、研磨又はエッチングであり、
前記加工量が、研磨又はエッチングによる加工代であり、
前記表面形状が、ウェーハ厚み形状である、
半導体ウェーハ製造装置。 - 半導体ウェーハの製造方法において、
複数種類の加工条件の下でのウェーハの実質的に全域における加工量、をそれぞれ表した複数の加工量データを記憶する記憶ステップと、
素材ウェーハの実質的に全域における形状を測定した素材ウェーハ表面形状データを得る素材ウェーハ測定ステップと、
前記素材ウェーハ表面形状データに前記複数の加工量データをそれぞれ適用することにより、前記複数種類の加工条件の下で前記素材ウェーハを加工したならば得られるであろう製品ウェーハの実質的に全域における表面形状の予測値をそれぞれ示す、複数の製品ウェーハ表面形状データを算出する製品ウェーハ予測ステップと、
前記複数の製品ウェーハ表面形状データに基づいて、前記複数種類の加工条件を評価し、評価結果に応じて、1種類の加工条件を選択する加工条件選択ステップと、
前記選択された加工条件の下で前記素材ウェーハを加工して製品ウェーハを製造するウェーハ加工ステップと
を備えた半導体ウェーハ製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116166A JP2009267159A (ja) | 2008-04-25 | 2008-04-25 | 半導体ウェーハの製造装置及び方法 |
TW098104915A TWI384541B (zh) | 2008-04-25 | 2009-02-17 | Semiconductor wafer manufacturing apparatus and method |
US12/426,532 US8196545B2 (en) | 2008-04-25 | 2009-04-20 | Device and method for manufacturing a semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116166A JP2009267159A (ja) | 2008-04-25 | 2008-04-25 | 半導体ウェーハの製造装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009267159A true JP2009267159A (ja) | 2009-11-12 |
Family
ID=41215404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008116166A Pending JP2009267159A (ja) | 2008-04-25 | 2008-04-25 | 半導体ウェーハの製造装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8196545B2 (ja) |
JP (1) | JP2009267159A (ja) |
TW (1) | TWI384541B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015126010A (ja) * | 2013-12-25 | 2015-07-06 | 信越半導体株式会社 | エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法 |
JP2017059658A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社Sumco | エピタキシャルウェーハの成膜条件決定方法、ならびにエピタキシャルウェーハの製造方法および製造装置 |
JP2017135139A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社Sumco | エピタキシャルウェーハの品質評価方法および製造方法 |
WO2017135604A1 (ko) * | 2016-02-02 | 2017-08-10 | 주식회사 엘지실트론 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
JP2018148202A (ja) * | 2017-03-07 | 2018-09-20 | エーピー システムズ インコーポレイテッド | ガス噴射装置、これを備える基板処理設備及びこれを用いた基板処理方法 |
CN110098117A (zh) * | 2019-05-15 | 2019-08-06 | 上海新昇半导体科技有限公司 | 提高晶圆抛光平坦度的方法及硅片加工方法 |
JP6780800B1 (ja) * | 2020-04-09 | 2020-11-04 | 信越半導体株式会社 | ウェーハの研磨方法及び研磨装置 |
WO2022176576A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社Sumco | 加工条件設定装置、加工条件設定方法、及びウェーハの製造システム |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
JP6166383B2 (ja) * | 2012-12-28 | 2017-07-19 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | エピタキシャル後反りの予測および制御方法 |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US9193025B2 (en) | 2013-03-13 | 2015-11-24 | Sunedison Semiconductor Limited (Uen201334164H) | Single side polishing using shape matching |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
JP6127748B2 (ja) | 2013-06-10 | 2017-05-17 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
JP6658406B2 (ja) | 2016-08-31 | 2020-03-04 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
DE102017210423A1 (de) * | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
CN108555735B (zh) * | 2018-05-02 | 2020-10-16 | 中住信资产管理有限责任公司 | 一种用于石墨烯芯片加工的高效瑕疵处理系统 |
CN110852021B (zh) * | 2018-07-26 | 2024-02-06 | 上海新昇半导体科技有限公司 | 基于模拟方式获得外延平坦度的方法 |
CN110797256A (zh) * | 2019-11-12 | 2020-02-14 | 河北普兴电子科技股份有限公司 | 碳化硅缓冲层电阻率的测试方法 |
EP3978647A1 (de) | 2020-09-30 | 2022-04-06 | Siltronic AG | Verfahren und vorrichtung zum abscheiden einer epitaktischen schicht auf einer substratscheibe aus halbleitermaterial |
WO2023108530A1 (en) * | 2021-12-16 | 2023-06-22 | Yangtze Memory Technologies Co., Ltd. | Prediction of wafer flatness |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003254741A (ja) * | 2002-02-28 | 2003-09-10 | Shin Etsu Handotai Co Ltd | 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム |
JP2007294942A (ja) * | 2006-03-30 | 2007-11-08 | Sumco Techxiv株式会社 | エピタキシャルウェーハの製造方法及び製造装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US200A (en) * | 1837-05-22 | Geoege | ||
US3845738A (en) * | 1973-09-12 | 1974-11-05 | Rca Corp | Vapor deposition apparatus with pyrolytic graphite heat shield |
JP4073088B2 (ja) * | 1998-08-20 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体基板の製造方法 |
JP4031174B2 (ja) * | 2000-03-24 | 2008-01-09 | 株式会社東芝 | 成膜プロセス評価装置、成膜プロセス評価方法、及び成膜プロセス評価プログラムを格納したコンピュータ読取り可能な記録媒体 |
JP4011832B2 (ja) * | 2000-06-30 | 2007-11-21 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3897963B2 (ja) * | 2000-07-25 | 2007-03-28 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
US6913938B2 (en) * | 2001-06-19 | 2005-07-05 | Applied Materials, Inc. | Feedback control of plasma-enhanced chemical vapor deposition processes |
JP3708031B2 (ja) * | 2001-06-29 | 2005-10-19 | 株式会社日立製作所 | プラズマ処理装置および処理方法 |
US6914000B2 (en) * | 2001-09-04 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Polishing method, polishing system and process-managing system |
JP3982336B2 (ja) * | 2002-06-13 | 2007-09-26 | 信越半導体株式会社 | 半導体ウエーハの加工方法及びプラズマエッチング装置 |
JP4091815B2 (ja) * | 2002-09-27 | 2008-05-28 | 株式会社日立国際電気 | 半導体装置の製造方法 |
JP2004128037A (ja) * | 2002-09-30 | 2004-04-22 | Trecenti Technologies Inc | 半導体装置の製造方法 |
JP3769262B2 (ja) * | 2002-12-20 | 2006-04-19 | 株式会社東芝 | ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法 |
JP4568216B2 (ja) * | 2003-09-08 | 2010-10-27 | 株式会社東芝 | 半導体装置の製造システム |
US7479454B2 (en) * | 2003-09-30 | 2009-01-20 | Tokyo Electron Limited | Method and processing system for monitoring status of system components |
JP4090986B2 (ja) * | 2003-12-24 | 2008-05-28 | 東京エレクトロン株式会社 | 線幅測定方法,基板の処理方法及び基板の処理装置 |
US6961626B1 (en) * | 2004-05-28 | 2005-11-01 | Applied Materials, Inc | Dynamic offset and feedback threshold |
JP4091060B2 (ja) * | 2005-05-06 | 2008-05-28 | 株式会社日立製作所 | ウエハ検査加工装置およびウエハ検査加工方法 |
JP4835069B2 (ja) * | 2005-08-17 | 2011-12-14 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP4112579B2 (ja) * | 2005-09-09 | 2008-07-02 | 株式会社東芝 | 半導体デバイスの製造方法 |
JP4456050B2 (ja) * | 2005-09-12 | 2010-04-28 | シャープ株式会社 | 薄膜形成方法および薄膜形成ユニット |
JP2007094132A (ja) | 2005-09-29 | 2007-04-12 | National Printing Bureau | フロッキー加工層を有する貴重印刷物 |
KR101019028B1 (ko) * | 2006-01-20 | 2011-03-04 | 가부시키가이샤 사무코 | 웨이퍼의 표면 평활 방법 및 그 장치 |
JP2007204286A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | エピタキシャルウェーハの製造方法 |
TW200802552A (en) * | 2006-03-30 | 2008-01-01 | Sumco Techxiv Corp | Method of manufacturing epitaxial silicon wafer and apparatus thereof |
-
2008
- 2008-04-25 JP JP2008116166A patent/JP2009267159A/ja active Pending
-
2009
- 2009-02-17 TW TW098104915A patent/TWI384541B/zh active
- 2009-04-20 US US12/426,532 patent/US8196545B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003254741A (ja) * | 2002-02-28 | 2003-09-10 | Shin Etsu Handotai Co Ltd | 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム |
JP2007294942A (ja) * | 2006-03-30 | 2007-11-08 | Sumco Techxiv株式会社 | エピタキシャルウェーハの製造方法及び製造装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015126010A (ja) * | 2013-12-25 | 2015-07-06 | 信越半導体株式会社 | エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法 |
JP2017059658A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社Sumco | エピタキシャルウェーハの成膜条件決定方法、ならびにエピタキシャルウェーハの製造方法および製造装置 |
JP2017135139A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社Sumco | エピタキシャルウェーハの品質評価方法および製造方法 |
WO2017135604A1 (ko) * | 2016-02-02 | 2017-08-10 | 주식회사 엘지실트론 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
JP2018148202A (ja) * | 2017-03-07 | 2018-09-20 | エーピー システムズ インコーポレイテッド | ガス噴射装置、これを備える基板処理設備及びこれを用いた基板処理方法 |
JP7097703B2 (ja) | 2017-03-07 | 2022-07-08 | エーピー システムズ インコーポレイテッド | ガス噴射装置、これを備える基板処理設備及びこれを用いた基板処理方法 |
CN110098117A (zh) * | 2019-05-15 | 2019-08-06 | 上海新昇半导体科技有限公司 | 提高晶圆抛光平坦度的方法及硅片加工方法 |
JP6780800B1 (ja) * | 2020-04-09 | 2020-11-04 | 信越半導体株式会社 | ウェーハの研磨方法及び研磨装置 |
JP2021168324A (ja) * | 2020-04-09 | 2021-10-21 | 信越半導体株式会社 | ウェーハの研磨方法及び研磨装置 |
WO2022176576A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社Sumco | 加工条件設定装置、加工条件設定方法、及びウェーハの製造システム |
TWI801142B (zh) * | 2021-02-22 | 2023-05-01 | 日商Sumco股份有限公司 | 加工條件設定裝置、加工條件設定方法及晶圓製造系統 |
Also Published As
Publication number | Publication date |
---|---|
US8196545B2 (en) | 2012-06-12 |
US20090269861A1 (en) | 2009-10-29 |
TWI384541B (zh) | 2013-02-01 |
TW201001589A (en) | 2010-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009267159A (ja) | 半導体ウェーハの製造装置及び方法 | |
JP3859475B2 (ja) | ウェーハの研磨時間制御方法及びこれを利用したウェーハの研磨方法 | |
JP5830026B2 (ja) | 基板キャリアの性能を改善する方法 | |
JP5656401B2 (ja) | Iii−nバルク結晶及び自立型iii−n基板の製造方法、並びにiii−nバルク結晶及び自立型iii−n基板 | |
US8796048B1 (en) | Monitoring and measurement of thin film layers | |
JP2003173948A (ja) | 半導体デバイスの製造工程監視方法及びそのシステム | |
KR20170098709A (ko) | 샘플링 플랜을 이용한 반도체 소자 제조 방법 | |
US8409349B2 (en) | Film thickness measurement method, epitaxial wafer production process and epitaxial wafer | |
US7738693B2 (en) | User interface for wafer data analysis and visualization | |
JP2013513236A5 (ja) | ||
KR20140069352A (ko) | 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어 | |
JP2005317864A (ja) | ウェハの研磨方法 | |
JP2004119753A (ja) | エッチング処理装置およびエッチング処理方法 | |
KR20180069093A (ko) | 웨이퍼 포인트별 분석 및 데이터 프리젠테이션 | |
TWI571908B (zh) | 製程控制方法與製程控制系統 | |
Chien et al. | Advanced quality control (AQC) of silicon wafer specifications for yield enhancement for smart manufacturing | |
JP2005077192A (ja) | 立体形状測定装置、エッチング条件出し方法およびエッチングプロセス監視方法 | |
JP2007173334A (ja) | 半導体熱処理装置 | |
JP3480730B2 (ja) | フォーカス深度決定方法 | |
JP2009076772A (ja) | 工程監視方法 | |
US7230239B2 (en) | Apparatus for inspecting three dimensional shape of a specimen and method of watching an etching process using the same | |
JP4274813B2 (ja) | 製品ウェハの処理レシピ決定方法 | |
JP5960997B2 (ja) | 基板ホルダー材料の加工方法とその方法で加工された基板ホルダー | |
Ortleb et al. | Controlling macro and micro surface topography for a 45nm copper CMP process using a high resolution profiler | |
US20070118244A1 (en) | Methods and control systems for controlling semiconductor device manufacturing processes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |