JP2015126010A - エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法 - Google Patents

エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法 Download PDF

Info

Publication number
JP2015126010A
JP2015126010A JP2013267465A JP2013267465A JP2015126010A JP 2015126010 A JP2015126010 A JP 2015126010A JP 2013267465 A JP2013267465 A JP 2013267465A JP 2013267465 A JP2013267465 A JP 2013267465A JP 2015126010 A JP2015126010 A JP 2015126010A
Authority
JP
Japan
Prior art keywords
epitaxial growth
wafer
shape
edge
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013267465A
Other languages
English (en)
Other versions
JP6056749B2 (ja
Inventor
崇 荒谷
Takashi Araya
崇 荒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013267465A priority Critical patent/JP6056749B2/ja
Publication of JP2015126010A publication Critical patent/JP2015126010A/ja
Application granted granted Critical
Publication of JP6056749B2 publication Critical patent/JP6056749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体ウェーハ端部(エッジ部)でのエピタキシャル成長の正確な評価方法を提供する。
【解決手段】エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法であって、前記エピタキシャル成長を行う前に、前記半導体ウェーハ表面の測定するエッジ部の近傍にマーキングを行う工程と、前記マーキングした半導体ウェーハの前記エッジ部の形状を測定する工程と、前記マーキングした半導体ウェーハに前記エピタキシャル成長を行う工程と、前記エピタキシャル成長後の前記エッジ部の形状を測定する工程と、前記エピタキシャル成長前のエッジ部の形状と前記エピタキシャル成長後のエッジ部の形状の変化を評価する工程とを有するエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法。
【選択図】図1

Description

本発明は、エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法に関する。
集積回路の基板として一般的に半導体ウェーハ(以下ウェーハ)が用いられる。特に集積回路の素子を形成する領域は欠陥の無い領域であることが望ましく、また、素子を形成しない領域では、金属不純物を捕獲できるとされる結晶欠陥を有する領域であることが望ましいとされている。このような条件を満足するようなものとして、表面にエピタキシャル層を形成したエピタキシャルウェーハがある。
エピタキシャルウェーハに求められる品質としては、前述の素子を形成する領域である表面が無欠陥であることの他に、表面が平坦であることが求められている。
1枚のウェーハからより多くの集積回路の素子を得るために、ウェーハ表面の平坦な領域はより外周部まで求められている。
ウェーハ面内で最も平坦度が悪化してしまうのは端部近傍であり、この領域を平坦に加工することが非常に重要である。
特許文献1では、エピタキシャル層全体の厚さを評価することでエピタキシャルウェーハの平坦度を向上させる方法が開示されている。しかしながら、この方法では、半導体ウェーハ端部(エッジ部)でのエピタキシャル成長の様子を正確に評価することはできなかった。
特開2003−254741号公報
本発明は、上記問題点に鑑みてなされたものであって、半導体ウェーハ端部(エッジ部)でのエピタキシャル成長の正確な評価方法を提供することを目的とする。
上記目的を達成するために、本発明では、エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法であって、
前記エピタキシャル成長を行う前に、前記半導体ウェーハ表面の測定するエッジ部の近傍にマーキングを行う工程と、
前記マーキングした半導体ウェーハの前記エッジ部の形状を測定する工程と、
前記マーキングした半導体ウェーハに前記エピタキシャル成長を行う工程と、
前記エピタキシャル成長後の前記エッジ部の形状を測定する工程と、
前記エピタキシャル成長前のエッジ部の形状と前記エピタキシャル成長後のエッジ部の形状の変化を評価する工程と
を有することを特徴とするエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法を提供する。
このような評価方法であれば、半導体ウェーハ端部(エッジ部)でのエピタキシャル成長を正確に評価することができる。
また、前記マーキングを圧痕マーキングとすることが好ましい。
このように、本発明においてマーキングは、圧痕マーキングとすることが好ましい。圧痕マーキングであれば、他の方法、例えばレーザーマークによる方法に比べて簡単にマーキングを行うことができる。
また、前記半導体ウェーハをシリコンウェーハとすることが好ましい。
このように、本発明の評価方法としては、特にシリコンウェーハに用いるのが適している。
本発明の評価方法であれば、ウェーハ端部(エッジ部)のエピタキシャル成長の様子をより詳細に評価できる。特に、ファセット成長の様子を正確にとらえることができる。さらには、このような正確な評価に基づき、端部近傍まで平坦なエピタキシャルウェーハをより確実に製造することができる。
エピタキシャル成長前後でのウェーハの直径の差を示す図である。 エピタキシャル成長前後でのウェーハ端部のウェーハ形状を示すグラフである。 実施例1と比較例1、比較例2のウェーハの平坦度SFQRmaxの値の比較を示すグラフである。
以下、本発明をより詳細に説明する。
上記のように、半導体ウェーハ端部(エッジ部)でのエピタキシャル成長の正確な評価方法が求められている。
本発明者は、ウェーハ端部近傍の平坦性を向上させることがウェーハ全体の平坦性を向上させると考え、その領域について着目し検討をした。即ち、エピタキシャル成長前後のウェーハのエッジ形状の変化を正確に評価することによって、ウェーハ全体の平坦性のよいエピタキシャルウェーハを得るための条件を把握することができると考えた。
ウェーハ端部でのエピタキシャル成長は、結晶の方位によって成長速度が異なるファセット成長がみられる。このファセット成長の影響で端部でのウェーハの平坦度は大きく異なる。
本発明者は、このファセット成長の様子を正確に観察することがウェーハ平坦度を向上させるのに重要であると考えた。
エピタキシャル成長前後でのウェーハ端部の形状を観察しそれぞれを比較することで、ウェーハ端部でのエピタキシャル成長の様子を知ることができると考え、実行したが、エピタキシャル成長はウェーハの厚さ方向だけでなく、面取部や径方向にも進むために、前後での位置合わせを正確に行うことが困難であった。
例えば、ノッチを基準にして位置合わせを行う方法も考えられるが、前述の説明の通り、エピタキシャル成長が径方向にも進むため、エッジ部の形状観察をすることは難しいと考えられる。
図1は、エピタキシャル成長前後でのウェーハの直径の差を示す図である。横軸が角度、縦軸は300mmを基準としてそこからの差の値を表している。ここでウェーハは、抵抗率が10Ω・cmのP型(100)のシリコンウェーハを用意し、その表面にエピタキシャル成長を行った。温度は1100℃でSiHClガスを用いて5μm成膜を行った。
エピタキシャル成長前後でウェーハの直径測定はテイラーホブソン社のタリロンド365を用いてウェーハ外形形状の結果より算出した。タリロンドは、回転したウェーハの端部に測定子を当ててその径方向の変化量よりウェーハの外形形状を求める測定機である。
図1よりエピタキシャル成長前に比べて後の方が直径が大きくなっているので、エピタキシャル成長によって直径が増加することがわかる。また、エピタキシャル成長前後で角度毎の変化に違いが現れているので、結晶方位によってエピタキシャル成長の度合いが異なることがわかる。
以上より、ノッチを基準にして位置合わせを行う方法では、ノッチ近傍での評価は可能であるが、ノッチから離れた異なる角度のエッジ部の形状観察を正確にすることは難しいと言える。
そこで、本発明者はエッジ部の近傍の測定する箇所にマーキングを行い、そのマーキングを基準にして、エピタキシャル成長前後の形状比較を行い、その結果を用いてエピタキシャル成長の条件をチューニングすることにした。
即ち、本発明は、エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法であって、
前記エピタキシャル成長を行う前に、前記半導体ウェーハ表面の測定するエッジ部の近傍にマーキングを行う工程と、
前記マーキングした半導体ウェーハの前記エッジ部の形状を測定する工程と、
前記マーキングした半導体ウェーハに前記エピタキシャル成長を行う工程と、
前記エピタキシャル成長後の前記エッジ部の形状を測定する工程と、
前記エピタキシャル成長前のエッジ部の形状と前記エピタキシャル成長後のエッジ部の形状の変化を評価する工程と
を有するエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法である。
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
[マーキングを行う工程]
まず、エピタキシャル成長を行う前に、半導体ウェーハ表面の測定するエッジ部の近傍にマーキングを行う。本発明の評価方法において、使用できる半導体ウェーハの種類は特に限定されないが、シリコンウェーハを用いることが好ましい。また、ウェーハの裏面側のエピタキシャル成長を防ぐために、裏面側にSiO膜をつけたウェーハを用いることが好ましい。
本発明の評価方法において、マーキングの位置は、半導体ウェーハ表面の測定するエッジ部の近傍であれば特に限定されない。例えば、測定する箇所を特定することができる位置、具体的には、ウェーハの表面のエッジから、0〜5mmの範囲にマーキングすることが好ましい。特に好ましい位置は、ウェーハの表面のエッジからおよそ1mmの位置である。このような距離であれば、より正確に位置合わせを行うことができる。
本発明の評価方法において、マーキングの手段については特に限定されない。例えば、Lasertech社の欠陥検査装置MAGICSを用いてマーキングを実施することができる。このときのマーキングは圧痕マーキングである。本発明においてマーキングは、圧痕マーキングとすることが好ましい。
[エッジ部の形状を測定する工程]
次に、エピタキシャル成長前に、マーキングした半導体ウェーハのエッジ部の形状を測定する。本発明において、エピタキシャル成長前後でウェーハ端部の形状を観察する方法について、特に限定しないが、接触式で形状を観察する方法が望ましい。例えば、Panasonic社の三次元形状測定機UA3Pを用いて、エッジ部の形状を測定することができる。このとき、測定する領域については特に限定されないが、マーキングを行った箇所とウェーハ端部を含む領域を測定することが好ましい。
[エピタキシャル成長を行う工程]
次に、マーキングした半導体ウェーハにエピタキシャル成長を行う。エピタキシャル成長を行う際の条件等については特に限定されないが、例えば、温度1100℃で、SiHClガスを用いてエピ厚さ20μmの成膜を実施する方法を挙げることができる。
[エピタキシャル成長後のエッジ部の形状を測定する工程]
次に、エピタキシャル成長後のエッジ部の形状を測定する。即ち、エピタキシャル成長前に測定した領域の形状測定を再度行う。形状測定する際に用いる装置等については、上記と同様のものを挙げることができる。
[エッジ部の形状の変化を評価する工程]
次に、エピタキシャル成長前のエッジ部の形状とエピタキシャル成長後のエッジ部の形状の変化を評価する。
図2は、エピタキシャル成長前後でのウェーハ端部のウェーハ形状を示すグラフである。横軸が、マーキング位置を基準(0と表示)としたときのマーキング位置からエッジ部方向の距離、縦軸が、マーキング位置近傍のエピタキシャル成長前のウェーハ厚さを基準(0と表示)としたときのエピタキシャル成長前後のウェーハの厚さを表している。このようにエピタキシャル成長前後の差(形状変化)より、ウェーハ端部(エッジ部)へのエピタキシャル成長の様子を正確に知ることができる。
このように、本発明の評価方法であれば、ウェーハ端部のエピタキシャル成長の様子をより詳細に評価できる。特に、下記に示すようにファセット成長の様子を正確にとらえることができる。
ファセット成長は結晶方位(角度)によって速度が異なる。また、ウェーハの厚さ方向だけでなくエッジ方向にも成長する。本発明のように半導体ウェーハ表面の測定するエッジ部の近傍にマーキングし、エッジ部のエピタキシャル成長の様子を厳密に同じ位置で比較することによって、このようなファセット成長の様子を正確にとらえることができる。
更に、エピタキシャルウェーハでのロールオフの角度方向依存性を調べると周期的な変化が見られる。これは、ファセット成長が原因と考えられる。このためファセット成長の様子を理解することがエッジ部の平坦性の向上に結びつくと考えられる。
このような正確な評価に基づき、例えば、ファセット成長の影響の差がなくなるようにエピタキシャル成長時の条件を変更(具体的にはチャンバー構造の最適化などを行う)することによって、端部近傍まで平坦なエピタキシャルウェーハをより確実に製造することができる。
尚、本発明は、1つのウェーハで、複数箇所評価するのが好ましい。例えば、ウェーハ対称性を考慮して、ノッチ位置を時計の6時の方向としたときの12時から3時の方向で5度刻みに18方向で測定を実施し、それぞれの方向でのエピタキシャル成長の様子を調べることができる。
以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。
(実施例1:マーキングを基準にしてエッジ部評価を行い、エピタキシャル成長条件を調整後の平坦度評価)
本発明の効果を示すため、以下の評価を実施した。
[評価用ウェーハの作製]
まず、直径300mm、導電型P型、抵抗率10Ω・cm、面方位(100)のシリコンウェーハを準備した。
次に、そのウェーハの裏面にSiO膜をCVD(化学気相成長)法によりおよそ10nm成膜した。常圧、400℃でSiH/O混合ガスを用いて成膜した。
次に、そのウェーハの表面のエッジからおよそ1mmの位置にマーキングを実施した。マーキングはLasertech社の欠陥検査装置MAGICSを用いて実施した。このマーキングは圧痕マーキングである。
次に、マーキングを行った箇所とウェーハ端部を含む領域1の形状測定を行った。使用装置はPanasonic社の三次元形状測定機UA3Pを用いた。ルビー製のプローブを用いて0.02mm/秒の速度で行った。
次に、測定後のウェーハのSC−1洗浄を行った。温度は80℃でNHOH:H:HO=1:1:7で300秒行った。SC−1後は、水洗および乾燥を行った。
次に、ウェーハ表面にエピタキシャル成長を行った。温度は1100℃でSiHClガスを用いてエピ厚さ20μmの成膜を行った。
次に、上記と同様の領域(領域1)の形状測定を行った。使用装置はUA3Pで条件は上記と同じである。
ここで、図2がエピタキシャル成長前後でのウェーハ端部の形状を示す図である。このようにエピタキシャル成長前後の差より、ウェーハ端部へのエピタキシャル成長の様子を知ることができた。
これらのエピタキシャル成長前後でのウェーハ端部の測定を、ウェーハ対称性を考慮して、ノッチ位置を時計の6時の方向としたときの12時から3時の方向で5度刻みに18方向で実施し、それぞれの方向でのエピタキシャル成長の様子を調べた。
[測定用ウェーハの作製]
このようにして得られたデータに基づき、ファセット成長の影響の差がなくなるようにエピタキシャル成長時の条件を変更した。具体的にはチャンバー構造の最適化などを行った。例えば、エピタキシャル成長が相対的に速い角度(周方向及び厚さ方向)の位置の成長が抑えられるようにガスの吹き出し位置を変更した。このような条件下で、再度エピタキシャルウェーハを作製した。
(比較例1:エピタキシャル成長条件調整前の平坦度評価)
実施例1において、マーキング及びエピタキシャル成長前後のエッジ形状の評価を行わずに、それ以外は実施例1の評価用ウェーハの作製方法と同様にして(即ち、上記と同様の条件で、ウェーハ表面及び裏面に成膜を行った。)、エピタキシャルウェーハを作製した。
(比較例2:ノッチを基準にしてエッジ部評価を行い、エピタキシャル成長条件を調整後の平坦度評価)
実施例1において、マーキングを行わずに、ノッチを基準にしてエッジ部評価を行い、それ以外は実施例1と同様にして、エピタキシャルウェーハを作製した。
[ウェーハの平坦度の評価]
実施例1、比較例1及び比較例2のウェーハの平坦度をKLA−Tencor社のWaferSightを用いて測定した。サイトサイズは26mm×8mm、外周除外領域2mmとしてSFQRを算出し、ウェーハ面内でSFQR(Site Front least sQuares Range)が最大となる値SFQRmaxにてウェーハの平坦度の評価を行った。
図3は、実施例1と比較例1、比較例2のウェーハの平坦度SFQRmaxの値の比較を示すグラフである。図3に示すように、何も対策を行わない場合(比較例1)は、N=25でSFQRmax=19.7nm、比較例2で評価して対策を取った後に、エピタキシャル成長をしたものでは、N=50でSFQRmax=18.0nmであったのに対して、本発明の方法(実施例1)にてエッジ部のエピタキシャル成長の様子を調べた後に対策を取ったものはN=25でSFQRmax=14.0nmであり改善が見られた。SFQRmaxの値はいずれも外周部のパーシャルサイトであり、今回の方法が有効であったと考えられる。
上記のように、ノッチを基準にして位置決めを行った場合(比較例2)では、径方向へのエピタキシャル成長の影響を考慮できないために、正確さを欠いた測定であったが、本発明のマーキングを実施したもの(実施例1)は直径方向の変化を考慮できるためより正確な測定をすることが可能となった。特に、ウェーハ端部のファセット成長の様子を正確にとらえることができた。その結果、その後のエピタキシャル成長条件の適正化が可能となり、端部近傍まで平坦なエピタキシャルウェーハを得ることができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法であって、
    前記エピタキシャル成長を行う前に、前記半導体ウェーハ表面の測定するエッジ部の近傍にマーキングを行う工程と、
    前記マーキングした半導体ウェーハの前記エッジ部の形状を測定する工程と、
    前記マーキングした半導体ウェーハに前記エピタキシャル成長を行う工程と、
    前記エピタキシャル成長後の前記エッジ部の形状を測定する工程と、
    前記エピタキシャル成長前のエッジ部の形状と前記エピタキシャル成長後のエッジ部の形状の変化を評価する工程と
    を有することを特徴とするエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法。
  2. 前記マーキングを圧痕マーキングとすることを特徴とする請求項1に記載のエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法。
  3. 前記半導体ウェーハをシリコンウェーハとすることを特徴とする請求項1又は請求項2に記載のエピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法。
JP2013267465A 2013-12-25 2013-12-25 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法 Active JP6056749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013267465A JP6056749B2 (ja) 2013-12-25 2013-12-25 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013267465A JP6056749B2 (ja) 2013-12-25 2013-12-25 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法

Publications (2)

Publication Number Publication Date
JP2015126010A true JP2015126010A (ja) 2015-07-06
JP6056749B2 JP6056749B2 (ja) 2017-01-11

Family

ID=53536557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013267465A Active JP6056749B2 (ja) 2013-12-25 2013-12-25 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法

Country Status (1)

Country Link
JP (1) JP6056749B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005721A (ko) 2017-07-07 2019-01-16 신에쯔 한도타이 가부시키가이샤 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
TWI685906B (zh) * 2014-04-22 2020-02-21 美商克萊譚克公司 用於半導體製程控制之圖案化晶圓幾何量測之方法及系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000146569A (ja) * 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
JP2006005164A (ja) * 2004-06-17 2006-01-05 Shin Etsu Handotai Co Ltd ウエーハの形状評価方法及び管理方法
JP2006201027A (ja) * 2005-01-20 2006-08-03 Komatsu Electronic Metals Co Ltd 形状特性取得方法、プログラム及び記録媒体
JP2009267159A (ja) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 半導体ウェーハの製造装置及び方法
JP2010228929A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2014036153A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000146569A (ja) * 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
JP2006005164A (ja) * 2004-06-17 2006-01-05 Shin Etsu Handotai Co Ltd ウエーハの形状評価方法及び管理方法
JP2006201027A (ja) * 2005-01-20 2006-08-03 Komatsu Electronic Metals Co Ltd 形状特性取得方法、プログラム及び記録媒体
JP2009267159A (ja) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 半導体ウェーハの製造装置及び方法
JP2010228929A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2014036153A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685906B (zh) * 2014-04-22 2020-02-21 美商克萊譚克公司 用於半導體製程控制之圖案化晶圓幾何量測之方法及系統
KR20190005721A (ko) 2017-07-07 2019-01-16 신에쯔 한도타이 가부시키가이샤 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
JP2019016713A (ja) * 2017-07-07 2019-01-31 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP6056749B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP5380912B2 (ja) 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
US8796048B1 (en) Monitoring and measurement of thin film layers
KR102014926B1 (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
KR20150023940A (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
WO2018037831A1 (ja) 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
Brunner et al. Semi‐polar‐GaN templates grown on 100 mm trench‐patterned r‐plane sapphire
TW201733906A (zh) 控片製作裝置
JP6056749B2 (ja) エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP5463905B2 (ja) エピタキシャル層の抵抗率測定方法
JP2014127595A (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
US7861421B2 (en) Method for measuring rotation angle of bonded wafer
JP3897963B2 (ja) 半導体ウェーハおよびその製造方法
JP6493498B1 (ja) 半導体ウェーハの載置位置測定方法および半導体エピタキシャルウェーハの製造方法
TW200831720A (en) Epitaxial wafer and method of producing same
US9960047B2 (en) Test pattern for trench poly over-etched step and formation method thereof
JP2018163951A (ja) 半導体単結晶基板の結晶欠陥検出方法
TWI673773B (zh) 矽層的評價方法及矽磊晶晶圓的製造方法
JP4427460B2 (ja) 形状特性取得方法、プログラム及び記録媒体
JP5463884B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
TWI397968B (zh) Evaluation Method of Dye Contamination of Semiconductor Wafer
JP7056515B2 (ja) 炭化珪素半導体装置の製造方法
JP6288515B2 (ja) 評価方法及び測定方法
JP2003142357A (ja) 半導体装置の製造方法、エピタキシャル膜の膜厚測定方法及び半導体装置
JP6032186B2 (ja) シリコンエピタキシャルウエーハの評価方法
CN105789078A (zh) 一种小面积图形刻蚀深度的测量方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250