KR100485310B1 - 반도체웨이퍼의 양면재질을 제거하는 가공방법 - Google Patents
반도체웨이퍼의 양면재질을 제거하는 가공방법 Download PDFInfo
- Publication number
- KR100485310B1 KR100485310B1 KR10-2002-0039103A KR20020039103A KR100485310B1 KR 100485310 B1 KR100485310 B1 KR 100485310B1 KR 20020039103 A KR20020039103 A KR 20020039103A KR 100485310 B1 KR100485310 B1 KR 100485310B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- polishing
- abrasive
- sides
- semiconductor
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C11/00—Details of pavings
- E01C11/22—Gutters; Kerbs ; Surface drainage of streets, roads or like traffic areas
- E01C11/224—Surface drainage of streets
- E01C11/227—Gutters; Channels ; Roof drainage discharge ducts set in sidewalks
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C11/00—Details of pavings
- E01C11/22—Gutters; Kerbs ; Surface drainage of streets, roads or like traffic areas
- E01C11/221—Kerbs or like edging members, e.g. flush kerbs, shoulder retaining means ; Joint members, connecting or load-transfer means specially for kerbs
- E01C11/223—Kerb-and-gutter structures; Kerbs with drainage openings channel or conduits, e.g. with out- or inlets, with integral gutter or with channel formed into the kerb ; Kerbs adapted to house cables or pipes, or to form conduits
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
실시예 | n0 | nu | na | n1 | nLsrot | nLstrans | Vo | Vuq | 만족조건 |
C1 | +10.0 | -10.0 | +4.0 | -19.0 | 13.34 | -0.88 | -0.71 | +0.69 | (a) |
C2 | +13.3 | -11.6 | +5.4 | -16.0 | 12.41 | +0.86 | -0.81 | +0.90 | (b) |
C3 | +19.5 | -15.7 | +5.4 | -16.0 | 12.41 | +0.86 | -1.22 | +1.17 | (b) |
E1 | +16.0 | -13.0 | +5.4 | -16.0 | 12.41 | +0.86 | -0.99 | +0.99 | (a)+(b) |
E2 | +20.0 | -20.0 | +4.0 | -19.0 | 13.34 | -0.88 | -1.37 | +1.35 | (a)+(b) |
E3 | +23.0 | -15.5 | +4.0 | -19.0 | 13.34 | -0.88 | -1.57 | +1.05 | (a)+(b) |
실시예 | 연마압력(bar) | 재질제거율(㎛/min) | 제거재질분배FS/BS(㎛) | SFQRmax≤0.12㎛ | 표면긁힘 | 관련처리비용 |
C1 | 0.1250.1500.200 | 0.480.540.68 | 15/1515/15결정되지않음 | yesyesno | no때때로yes | 1.151.24>>1 |
C2 | 0.150 | 0.58 | 14.5/15.5 | no | yes | >>1 |
C3 | 0.1250.1500.200 | 0.580.630.82 | 15/1515/15결정되지않음 | yes80%no | nonoyes | 1.001.21>>1 |
E1 | 0.150 | 0.67 | 15/15 | yes | no | 0.90 |
E2 | 0.1250.1500.2000.255 | 0.660.791.021.10 | 15/15결정되지않음15/15결정되지않음 | yesyesyes95% | nononono | 0.890.810.680.72 |
E3 | 0.1500.200 | 0.760.97 | 16.5/13.517/13 | yesyes | nono | 0.820.71 |
Claims (14)
- 앞면 및 뒷면을 가지는 반도체웨이퍼의 양면을 동시에 재질 제거하는 방법에 있어서,상기 반도체웨이퍼는 환상형 외부구동링과 환상형 내부구동링에 의해 회전하도록 설정된 캐리어 내에 위치하며, 반대방향으로 회전하는 2개의 작업 디스크 사이에서 상부 작업 디스크에 대한 1개의 패스커브 및 하부 작업 디스크에 대한 1개의 패스커브가 그려지는 방식으로 이동하고,상기 두 개의 패스커브는,(a) 중심주위로 6개의 루프를 형성한 다음에도 열려 있으며,(b) 각 위치에는 내부구동링의 반경과 적어도 동일크기의 곡율반경을 가지는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 1항에 있어서, 상기 상부 및 하부 작업 디스크는 각각 상부 및 하부 연마포로 덮힌 상부 및 하부 연마판이며, 양면의 재질 제거 가공은 연마포로 덮힌 2개의 연마판 사이에서 적어도 반도체 재질 2㎛를 제거하면서 동시에 수행되는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 2항에 있어서, 반도체웨이퍼는 최종 연마 반도체웨이퍼의 평균두께보다 2∼20㎛ 작은 평균두께를 가진 강철로 된 평탄한 복수의 캐리어 내에 있는 캐리어와 동일두께의 플라스틱으로 라이닝한 컷아우트(cutout)내에 놓여 있는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 2항 또는 3항에 있어서, 반도체 재질을 제거하는 속도는 적어도 0.65㎛/ min임을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 3항에 있어서, 캐리어의 평균두께는 최종 연마 반도체웨이퍼의 평균두께보다 3∼10㎛ 작으며, 5∼50㎛의 반도체 재질량이 제거됨을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 2항에 있어서, 최소한 3개의 반도체웨이퍼를 동시에 연마하며, 최소한 3개의 캐리어를 동시에 사용하는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 2항에 있어서, 각각 폴리우레탄으로 이루어지고 50∼100(shoreA)의 경도를 가진 상부 및 하부 연마포를 사용하며, sio2 고용물 함량 1∼5wt% 및 pH 9.5 ∼12.5를 가진 연마마모제를 연속적으로 공급하는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 7항에 있어서, 상부 연마판 및 하부 연마판에 대한 반도체웨이퍼의 동일 평균패스속도의 선택을 통하여 대략 동일 재질량이 앞면과 뒷면에서 제거되는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 7항에 있어서, 하부 연마판에 대한 평균패스속도에 비하여, 상부 연마판에 대한 반도체웨이퍼의 보다 큰 평균패스속도의 선택을 통하여 보다 많은 재질을 반도체웨이퍼의 뒷면에서 보다 앞면에서 제거함을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 1항에 있어서, 양면의 재질제거 가공은 적어도 10㎛의 반도체 재질을 제거하면서 2개의 래핑휠간에서 양면 래핑처리로써 동시에 실시됨을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 10항에 있어서, 반도체웨이퍼는 강철로 된 평탄한 캐리어 내에 플라스틱으로 라이닝한 컷아우트에 놓여 있으며, 마모제 입자를 함유한 현탁액이 공급될때 채널같은 홈을 가진 강철로 된 2개의 래핑휠 간에서 운동하는 것을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 10항 또는 제 11항에 있어서, 동일 양의 재질이 앞면 및 뒷면에서 제거됨을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 제 1항에 있어서, 양면의 재질제거 가공은 적어도 10㎛의 반도체 재질의 제거하면서 마모제 입자에 의해 덮힌 2개의 작업디스크 사이에서 양면연삭처리로서 동시에 실시됨을 특징으로 하는 반도체웨이퍼의 양면을 동시에 재질제거하는 방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039103A KR100485310B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체웨이퍼의 양면재질을 제거하는 가공방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039103A KR100485310B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체웨이퍼의 양면재질을 제거하는 가공방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040004885A KR20040004885A (ko) | 2004-01-16 |
KR100485310B1 true KR100485310B1 (ko) | 2005-04-27 |
Family
ID=37315278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0039103A KR100485310B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체웨이퍼의 양면재질을 제거하는 가공방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100485310B1 (ko) |
-
2002
- 2002-07-06 KR KR10-2002-0039103A patent/KR100485310B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20040004885A (ko) | 2004-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6793837B2 (en) | Process for material-removing machining of both sides of semiconductor wafers | |
KR100504098B1 (ko) | 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법 | |
TWI463555B (zh) | 半導體晶圓的製造方法 | |
KR101002250B1 (ko) | 에피택셜 웨이퍼 제조 방법 | |
JP5358531B2 (ja) | 半導体ウェーハの製造方法 | |
WO2013187441A1 (ja) | 半導体ウェーハの製造方法 | |
JP5538253B2 (ja) | 半導体ウェハの製造方法 | |
US20160199964A1 (en) | Method for dressing polishing pads | |
JP2000235941A (ja) | 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用 | |
SG178470A1 (en) | Method for producing a semiconductor wafer | |
US20100104806A1 (en) | Method for polishing both sides of a semiconductor wafer | |
US6566267B1 (en) | Inexpensive process for producing a multiplicity of semiconductor wafers | |
SG174718A1 (en) | Method for the double side polishing of a semiconductor wafer | |
KR20190057394A (ko) | 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법 | |
US5643405A (en) | Method for polishing a semiconductor substrate | |
WO2002011947A2 (en) | Method for processing a semiconductor wafer using double-side polishing | |
TWI427690B (zh) | 雙面化學研磨半導體晶圓的方法 | |
JP5286381B2 (ja) | 半導体ウエハの研磨方法 | |
KR100485310B1 (ko) | 반도체웨이퍼의 양면재질을 제거하는 가공방법 | |
CN110653718A (zh) | 一种晶片的制造方法 | |
JP2703507B2 (ja) | ポリッシング装置 | |
JP3880976B2 (ja) | マスクブランクス用基板の製造方法 | |
JP2003039310A (ja) | ウェーハの研磨方法及びウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130404 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140403 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160407 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170406 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190404 Year of fee payment: 15 |