JP4948628B2 - エピタキシャルに被覆されたシリコンウェハの製造方法 - Google Patents
エピタキシャルに被覆されたシリコンウェハの製造方法 Download PDFInfo
- Publication number
- JP4948628B2 JP4948628B2 JP2010115978A JP2010115978A JP4948628B2 JP 4948628 B2 JP4948628 B2 JP 4948628B2 JP 2010115978 A JP2010115978 A JP 2010115978A JP 2010115978 A JP2010115978 A JP 2010115978A JP 4948628 B2 JP4948628 B2 JP 4948628B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- pretreatment
- during
- flow amount
- etching medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 175
- 229910052710 silicon Inorganic materials 0.000 title claims description 175
- 239000010703 silicon Substances 0.000 title claims description 175
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 64
- 239000001257 hydrogen Substances 0.000 claims description 53
- 229910052739 hydrogen Inorganic materials 0.000 claims description 53
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 51
- 238000000407 epitaxy Methods 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 34
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000007781 pre-processing Methods 0.000 claims description 9
- 238000002203 pretreatment Methods 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 178
- 238000009826 distribution Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 27
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 22
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 21
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 21
- 238000005498 polishing Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 18
- 238000000151 deposition Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 17
- 238000004140 cleaning Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000011282 treatment Methods 0.000 description 9
- 238000000576 coating method Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 6
- 239000005052 trichlorosilane Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- -1 silane (SiH 4 ) Chemical compound 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
- C30B25/165—Controlling or regulating the flow of the reactive gases
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
発明の詳細な説明
本発明は、エピタキシャルに被覆されたシリコンウェハの製造方法に関する。
本発明は、エピタキシャルに被覆されたシリコンウェハの製造方法に関する。
エピタキシャルに被覆されたシリコンウェハは、半導体産業における使用に適しており、特に大規模に統合された電子部品、例えばマイクロプロセッサー又はメモリーチップの製造のための使用に適している。グローバルフラットネス及びローカルフラットネス、厚さ分布、片側基準のローカルフラットネス（ナノトポロジー）及び欠陥の非存在についての厳格な要求を有する出発材料（基板）が現代のマイクロエレクトロニクスのためには必要とされる。
グローバルフラットネスは、定義すべき周辺部除外を差し引いた半導体ウェハ全表面に関する。これはＧＢＩＲ（"global backsurface-referenced ideal plane/range"＝半導体ウェハの全前面について裏面基準の理想平面からの正偏差及び負偏差の大きさ）により説明されており、これは以前慣用されていた規定ＴＴＶ（"total thickness variation"）に相当する。
以前慣用であったＬＴＶ（"local thickness variation"）規定は現在では、ＳＢＩＲ（"site backsurface-referenced ideal plane/range"＝定義された寸法の個々の素子範囲についての裏面基準の理想平面からの正偏差及び負偏差の大きさ）によるＳＥＭＩ基準により設定されていて、素子領域（「サイト」）のＧＢＩＲ又はＴＴＶに相当する。したがって、グローバルフラットネスＧＢＩＲとは対照的に、ＳＢＩＲはウェハ上の定義された領域が基準とされ、すなわち、例えば２６×８ｍｍ2の大きさを有する測定ウィンドウの領域格子のセグメントが基準とされる（サイト幾何学）。最大のサイト幾何学値ＳＢＩＲmaxは、シリコンウェハについて考慮される素子領域のためのＳＢＩＲ最大値を規定する。
先行技術によれば、シリコンウェハは、単結晶シリコンのウェハへのスライス、機械的に敏感なシリコンウェハエッジの丸み付け、摩耗工程、例えば研削又はラッピングの実施、この後に引き続くポリッシングを実質的に含むプロセスシークエンスにより製造できる。
最終的なフラットネスはこのポリッシング工程により一般的に製造され、これには適当であれば、荒れた（disturbed）結晶層の除去及び不純物の除去のためのエッチング工程が先行することができる。
したがって、ポリッシングされたシリコンウェハの場合には、適したプロセッシング工程、例えば研削、ラッピング及びポリッシングにより要求されるフラットネスを達成することが試みられている。
しかしながら、シリコンウェハのポリッシングは通常エッジに向かって平面状シリコンウェハの厚さの減少を生じる（"エッジロールオフ（edge roll-off）"）。エッチング方法はまた、処理すべきシリコンウェハをエッジでより強力に攻撃する傾向もあり、このようなエッジロールオフを生じる。
これを抑制するためには、シリコンウェハが凹状又は凸状にポリッシングされることが好適であることができる。凹状にポリッシングされたシリコンウェハは、中心部がより薄く、そしてエッジに向かってその厚さが増加する。このようにしてポリッシングされたシリコンウェハは、その最も縁の領域においてのみ厚さの不所望な減少を有する。
ＤＥ１９９３８３４０Ｃ１は単結晶シリコンウェハ上の単結晶層の堆積を説明し、この層は同じ結晶配向を有するシリコンからなり、いわゆるエピタキシャル層である。
このようなエピタキシャル堆積工程には通常、原料除去ポリッシング（stock removal polishing）、例えばＤＳＰ（両面ポリッシング）、仕上げポリッシング、例えばＣＭＰ（化学機械研磨）及び洗浄工程が先行する。ＤＳＰ及びＣＭＰは本質的に異なり、というのは、より軟質なポリッシング布がＣＭＰにおいては使用され、通常はシリコンウェハの前面のみがヘイズ不含にポリッシングされる（"finishing"）。
ＤＥ１００２５８７１Ａ１は、その前面に堆積されたエピタキシャル層を有するシリコンウェハの製造方法を開示し、この方法は以下の方法工程を含む：
（ａ）唯一のポリッシング工程としての原料除去ポリッシング工程；
（ｂ）シリコンウェハの（親水性）洗浄及び乾燥；
（ｃ）エピタキシー反応器中での９５０〜１２５０℃の温度でのシリコンウェハの前面の前処理、及び
（ｄ）前処理されたシリコンウェハの前面上でのエピタキシャル層の堆積。
（ａ）唯一のポリッシング工程としての原料除去ポリッシング工程；
（ｂ）シリコンウェハの（親水性）洗浄及び乾燥；
（ｃ）エピタキシー反応器中での９５０〜１２５０℃の温度でのシリコンウェハの前面の前処理、及び
（ｄ）前処理されたシリコンウェハの前面上でのエピタキシャル層の堆積。
シリコンウェハをパーティクル負荷から保護するために、これをポリッシング後に親水性洗浄することは慣用のことである。この親水性洗浄は、シリコンウェハの前面及び背面に天然の酸化物を産生し、これは極めて薄い（洗浄及び測定の種類に依存して約０．５〜２ｎｍ）。この天然の酸化物は、水素雰囲気下でのエピタキシー反応器中での前処理の間に除去される（Ｈ2ベークとも呼ばれる）。
第２工程において、シリコンウェハの前面の表面粗さを減少させ、ポリッシング欠陥をこの表面から通常は少量のエッチング媒体、例えば水素雰囲気に添加されるガス状塩化水素により除去する。
時には、エッチング媒体、例えばＨＣｌの他に、シラン化合物、例えばシラン（ＳｉＨ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＴＣＳ、ＳｉＨＣｌ3）又はテトラクロロシラン（ＳｉＣｌ4）も、シリコン堆積及びシリコンエッチング除去が平衡になるような量で水素雰囲気に添加される。しかしながら両者の反応は十分に高い反応速度で進行し、この結果、この表面上のシリコンは可動性であり、そしてこの表面は平滑化され、かつ欠陥が表面から除去される。
半導体産業においてシリコンウェハ上のエピタキシャル層の堆積のために特に使用されるエピタキシー反応器は、先行技術で説明されている。
全ての被覆及び堆積工程の間に、１以上のシリコンウェハが加熱源により、有利には上方及び下方の加熱源、例えばランプ又はランプバンクにより加熱され、引き続き原料ガス、キャリアーガス、及び適当であればドーピングガスを含有するガス混合物に暴露される。
グラファイト、ＳｉＣ又は水晶を含有するサセプターは例えば、エピタキシー反応器中のプロセスチャンバー中でシリコンウェハのための支持として機能する。均一な加熱を保証し、かつ、通常は層の堆積がないシリコンウェハの背面を原料ガスから保護するために、堆積プロセスの間に、シリコンウェハはこのサセプター上又はこのサセプターのフライス加工された部分上に存在する。
エピタキシー反応器のこのプロセスチャンバーは、１以上のシリコンウェハのために設計されている。比較的大きな直径を有するシリコンウェハ、特に３００ｎｍ又は４５０ｎｍの直径を有するシリコンウェハの場合には、単一のウェハ反応器が通常は使用され、その際このシリコンウェハは個々に特別に処理され、というのもこれは通常は一様のエピタキシー層厚を有するからである。層厚の不均一性はこの場合に、このプロセス条件を適合させることにより、例えばガス流（Ｈ2、ＳｉＨＣｌ3）の最適化により、ガス導入装置（インジェクター）の組み込み及び適合により、堆積温度の変更により、さもなければサセプターに対する修正により改善されることができる。
エピタキシーにおいては更に、シリコンウェハ上の１以上のエピタキシャル堆積後にサセプターのエッチング処理を基板無しに行うことが慣用であり、この経過の間にサセプター及びこのプロセスチャンバーの他の部分もシリコン堆積物無しになる。
良好なグローバルフラットネスを有するエピタキシャルに被覆されたシリコンウェハの産生は極めて困難であることが実証され、というのも前述のとおり、凹状又は凸状にポリッシングされたシリコンウェハが通常は基板として存在するからである。先行技術においては、エピタキシー後には、エピタキシャルに被覆されたシリコンウェハのグローバルフラットネス及びローカルフラットネスはポリッシングされたシリコンウェハのものに比較して通常は劣化している。これは特に、この堆積されたエピタキシャル層自体も、特定の、にもかかわらず薄い厚さ不一様性を全ての最適化手段にもかかわらず有するとの事実に関連している。
このポリッシングされたシリコンウェハの不均一な形態を補償するための、そしてこのようにしてシリコンウェハのグローバルフラットネスを改善するための、変化する厚さでのエピタキシャル層の堆積（例えば、中心部においてより多い堆積、そしてウェハエッジでより少ない堆積）は、シリコンウェハのエピタキシーにおいては考慮されておらず、というのはこのエピタキシャル層の厚さ不一様性は、消費者の要求を満足するためには定義された限度内で変化しなくてはならないからである。
ＤＥ１０２００５０４５３３９Ｂ４は、エピタキシャルに被覆されたシリコンウェハの製造方法を開示し、ここでは少なくともその前面でポリッシングされた複数のシリコンウェハが提供され、この提供された１シリコンウェハのそのつど１がエピタキシー反応器中のサセプターに配置される方法により連続的に別個にそれぞれの場合にエピタキシー反応器中で被覆され、水素雰囲気下で前処理され、ここで第１の工程での最初の水素流速は２０〜１００ｓｌｍであり、第２の工程では０．５〜１０ｓｌｍの減少した第２の水素流速で水素雰囲気へのエッチング媒体の添加を伴い、引き続きそのポリッシングされた前面でエピタキシャルに被覆され、エピタキシー反応器から除去され、このサセプターのエッチング処理は更にそれぞれの場合において特定の数のエピタキシャル被覆後に実施される。
同様にＤＥ１０２００５０４５３３９Ｂ４は、前面及び背面を有するシリコンウェハを開示し、その際少なくとも１つのこの前面はポリッシングされ、エピタキシャル層は少なくともその前面に適用され、これは２ｍｍのエッジ除外に対して０．０７〜０．３μｍのグローバルフラットネス値ＧＢＩＲを有する。
このエピタキシャルに被覆されたシリコンウェハの比較的良好な幾何学は、エッチング媒体の添加を伴う第２の工程の前処理における水素流速の減少がシリコンウェハのエッジにある材料を標的化してエッチング除去すること、かつ、エピタキシャル被覆工程前に実際にシリコンウェハをグローバルに平準化することを可能にするとの事実から生じる。この方法の欠点は、減少した水素流速がポリッシングしたウェハのエッジでエッチング作用を強化するにもかかわらず、この半導体ウェハ上のガス流が層流でないことである。これはＤＥ１０２００５０４５３３９Ｂ４において請求される、可能なうち最良なＧＢＩＲ値０．０７μｍ未満にグローバルフラットネスを更に最適化することを妨げる。
ＵＳ２００８／０１８２３９７Ａ１は、いわゆる「内側区域」及びいわゆる「外側区域」中の様々なガス流を提供するエピタキシー反応器を開示する。３００ｍｍの直径を有するウェハについては、「内側区域」は、７５ｍｍの直径を有する３００ｍｍのウェハの中心領域として規定される。反応器中の様々なガス流の設定は、ガスパイプの直径の設定によりもたらされる。すなわち、例えばパイプ直径の減少化は、２の区域のうちの１の方向でガス流をも減少させる。このようなガス分配システムは、Applied Materials Inc.から名称Epi Centura AccusettTMで市販されている（Epi CenturaはApplied Materials Inc.からのエピタキシー反応器の名称）。代替策として、ガス流の制御のためには、いわゆる「マスフローコントローラー」又はこの流れを調節するための類似の装置を使用することもできる。ＵＳ２００８／０１８２３９７Ａ１においてＩ／Ｏにより、内側区域及び外側区域中のガス配分が定義される。この言及は、本発明の文脈においても使用される。
ＵＳ２００８／０１８２３９７Ａ１は、Ｉ／Ｏのガス配分のための２つの領域を規定する：第１に、エピタキシャル被覆の間にＩ／Ｏの範囲＝０．２〜１．０、第２にエッチング工程の間にＩ／Ｏ＝１．０〜６．０（基板前処理）。
ＵＳ２００８／０２４５７６７Ａ１は、汚染されたか又は損傷された基板層を、基板表面を露出するためのエッチングガスを用いて除去する方法を開示する。この清浄化された基板は引き続きエピタキシャル被覆されてよい。エッチングガスの流速は０．０１〜１５ｓｌｍである。不活性ガス（基板材料、例えばシリコンに関して不活性）、例えば特に水素又は窒素、アルゴン、ヘリウム又は類似物が供給される場合には、この流速は１〜１００ｓｌｍである。この基板温度は６００〜８５０℃である。水素流のＩ／Ｏ比として１．０〜７．０（５／５〜３５／５）が規定される。
ＵＳ２００７／００１００３３Ａ１は、内側区域及び外側区域におけるガス配分の制御によりエピタキシャルに堆積した層の厚さに影響を及ぼすことを開示する。しかしながら、前述したとおり、ポリッシングされたシリコンウェハの初期の幾何学について補償するために、凹状にポリッシングされたシリコンウェハの中心部においてより厚いエピタキシャル層を堆積することは不適当であり、というのは、これによりこのエピタキシャル層の層厚の一様さに関する規定が超えられるためである。
先行技術は、基板及び／又はエピタキシャルに被覆されたシリコンウェハの幾何学における改善を、前処理工程の間及びエピタキシャル被覆の間に処理条件の相応する選択により獲得するための様々な解決経路を示唆する。
しかしながら上述したとおり、提案された方法は、他の欠点と関連しており、例えばエピタキシャルに被覆されるべき基板のやはりしばしば発生する幾何学、すなわち、いわゆる「ソンブレロ」形態をこのようにして改善するには全く適さない。この「ソンブレロ」形態は、ウェハのエッジ及び中心部の両方でこの厚さが増加するという事実により識別される。基板の合計厚さが直径に対してプロットされる場合には、この厚さプロフィールはソンブレロの形態と類似である。
本発明の課題は、これに対する解決策を提供することと、先行技術の欠点を回避することである。
この課題は、前面でポリッシングされたシリコンウェハをエピタキシー反応器中のサセプターに配置し、第１工程において水素雰囲気下で、第２工程及び第３工程においてこの水素雰囲気にエッチング媒体を添加しながら前処理し、引き続きエピタキシャル層を設け、その際、第１工程の間及び第２工程の間に水素流量は２０〜１００ｓｌｍであり、第２工程及び第３工程の間にエッチング媒体の流量は０．５〜１．５ｓｌｍであり、更に第２工程の間には反応器チャンバー中の平均温度は９５０〜１０５０℃であり、サセプターの上方及び下方に配置された加熱エレメントの出力は、エピタキシャルに被覆すべきシリコンウェハの、中心軸を含む半径方向に対称な領域と、この領域の外側にあるシリコンウェハの部分との間で、５〜３０℃の温度差が存在するように制御されており、かつ第３工程の間に水素流量を０．５〜１０ｓｌｍに減少させる、エピタキシャルに被覆されたシリコンウェハの第１の製造方法により解決される。
この課題は、前面でポリッシングされたシリコンウェハをエピタキシー反応器中のサセプターに配置し、第１工程において水素雰囲気下で、第２工程及び第３工程においてこの水素雰囲気にエッチング媒体を添加しながら前処理し、引き続きエピタキシャル層を設け、その際、全ての前処理工程の間に水素流量は１〜１００ｓｌｍであり、第２工程の間にエッチング媒体の流量は０．５〜１．５ｓｌｍであり、第３工程の間にエッチング媒体の流量は１．５〜５ｓｌｍであり、第２工程の間に反応器チャンバー中の平均温度は９５０〜１０５０℃であり、サセプターの上方及び下方に配置された加熱エレメントの出力は、エピタキシャルに被覆すべきシリコンウェハの、中心軸を含む半径方向に対称な領域と、この領域の外側にあるシリコンウェハの部分との間で、５〜３０℃の温度差が存在するように制御されている、エピタキシャルに被覆されたシリコンウェハの第２の製造方法によっても解決される。
有利には、この第２の方法においては、インジェクターを用いて反応器チャンバー中に導入されたガス流をバルブにより反応器チャンバーの外側区域及び内側区域中に分配し、この結果、内側領域中のガス流がシリコンウェハの中心部周囲の領域に作用し、外側領域中のガス流がシリコンウェハのエッジ領域に作用し、第３の前処理工程において内側区域及び外側区域中のエッチング媒体の配分はＩ／Ｏ＝０〜０．７５である。
本発明は、特に、水素及び／又は水素＋エッチング媒体を用いたシリコンウェハの処理の間の除去速度が温度依存性であるという事実を利用する。
シリコンウェハの、中心軸を含む半径方向に対称な領域は、有利には、このシリコンウェハの直径が３００ｍｍである場合には、１〜１５０ｍｍの程度の領域を有する。例示的に、１〜１５０ｍｍの直径を有する円領域が関与されることができ、この中点はシリコンウェハの中心に相当する。
本発明による方法の有利な実施態様は従属請求項に請求されている。
本発明にとって本質的でありかつ本発明による両方の方法に共通するのは、シリコンウェハ及びサセプターの中心部周囲の内部区域中の温度が（加熱は上方及び下方から実施される）、外側領域（エッジ領域）中の温度よりも高い（又は低い）ことである。除去速度の温度依存性を考慮すると、これは、材料除去が内側区域で又はエッジ区域のいずれかでより高いという結果を有する。このようにして、ポリッシングされたウェハの凸又は凹状の初期の幾何学が抑制されることができ、このグローバル幾何学（ＴＴＶ、ＧＢＩＲ）が改善され、最終的に良好な幾何学特性を有するエピタキシャルに被覆されたシリコンウェハが提供されることができる。
本発明による方法は、９５０〜１０５０℃の温度範囲がこのために本質的であることを示す。したがって、本発明による両者の方法における第２の前処理は、正確にこの温度範囲で実施されなくてはならない。
ＥＰ０４４５５９６Ｂ１中に説明されているエピタキシー反応器は、例えば、この方法の実施のために適している。これは、第１のドーム及び反対側にある第２のドーム（これは機械的に連結されている）を有する反応器容器、シリコンウェハの維持のための維持装置、半導体ウェハの加熱のための加熱装置、及びチャンバーへのガスの導入及びチャンバーからのガスの導出のための並びにガス導入及び導出装置により決定される反応器チャンバーを含有し、その際、この加熱装置は第１の加熱源及び第２の加熱源を含有し、この第１の加熱源はチャンバーの外側に配置され、エネルギーがこの第１のドームを通じてシリコンウェハへと放出されるように設置されており、この第２の加熱源は同様にチャンバーの外側に配置され、エネルギーがこの第２のドームを通じてシリコンウェハへと放出されるように設置されている。
したがって、シリコウェハ及びサセプターの加熱は通常は、サセプターの上方及び下方に配置された加熱エレメントにより実施される。慣用のエピタキシー反応器、例えばApplied Materials社からのEpi Centuraの使用の場合には、ＩＲランプがこの場合に関与する（例えばＥＰ０４４５５９６Ｂ１を参照のこと）。前記ランプは例えば円状の様式で配置されることができる。しかしながら、他の種類の加熱エレメントも考慮できる。
加えて、加熱エレメントの出力を相互に別個に制御することが可能である。ＩＲランプバンクの場合には標的化して熱出力を、反応器チャンバーの内側領域に指向させ、かつ、これとは別個に、反応器チャンバーの外側領域に指向させることが可能である。
内側区域と外側区域との間の本発明にとって本質的である温度差は、内側領域及び外側領域中の温度に影響を及ぼす加熱エレメントの出力の適した選択を介して実現されることができる。
したがって、本発明による両方の方法における、第２の前処理工程における、シリコンウェハ領域間の温度及び９５０〜１０５０℃の平均温度の選択は本発明にとって本質的である。
本発明による方法においては、少なくともその前面がポリッシングされた複数のシリコンウェハが始めに用意される。
この目的のために、従来技術によって作製されるシリコン単結晶、有利にはチョクラルスキーによるつぼ引き出しによって作製されるシリコン単結晶が、公知のスライス法によって、有利には遊離粒（スラリ（"slurry"））また結合された粒（ダイヤモンドワイヤ）を用いたワイヤーソーイングにより、複数のシリコンウェハにスライスされる。
更に、機械的処理工程が実施され、例えば連続的片面研削方法（ＳＳＧ）、同時両面研削方法（"double-disk grinding"、ＤＤＧ）又はラッピングが実施される。場合により存在する機械的マーク、例えば配向ノッチ又は実質的に直線のシリコンウェハエッジ平坦部（「フラット」）を含むシリコンウェファのエッジは一般的に同様に処理される（エッジ丸み付け、"edge-notch grinding"）。
加えて、洗浄及びエッチング工程を含む化学処理工程が通常は提供される。
研削、洗浄及びエッチング工程後に、シリコンウェハの表面が原料除去ポリッシングにより平滑化される。片面ポリッシング（ＳＳＰ）の場合には、シリコンウェハを処理の間に背面でキャリアプレート上で、セメント、真空又は付着により維持する。両面ポリッシング（ＤＳＰ）の場合には、シリコンウェハを薄い歯付きディスク中へとゆるく挿入し、前面及び背面で同時に、ポリッシング布で覆われた上方のポリッシングプレートと下方のポリッシングプレートの間で「自由に浮遊」するようにポリッシングする。
シリコンウェハの前面が次いで有利にはヘイズ不含にポリッシングされ、例えば柔らかいポリッシング布を用いてアルカリ性ポリッシングゾルによりポリッシングされる。この工程までに産生されたシリコンウェハのフラットネスを得るために、材料除去はこの場合において比較的少なく、有利には０．０５〜１．５μｍである。刊行物においてこの工程はＣＭＰポリッシング（化学機械研磨"chemical-mechanical polishing"）と称されることが多い。
ポリッシング後に、シリコンウェハを先行技術による親水性洗浄及び乾燥する。洗浄は、浴中の複数のシリコンウェハの同時の洗浄を用いるバッチ方法又は噴霧方法のいずれかにより、さもなければ単一ウェハプロセスとして実施されてよい（単一ウェハ洗浄）。
提供されるポリッシングされたシリコンウェハは引き続き個々にそれぞれの場合にエピタキシー反応器中で前処理される。
前処理はそれぞれの場合に水素雰囲気中でのシリコンウェハの１の処理（Ｈ2ベーク）及びエッチング媒体を水素雰囲気に添加しながらのシリコンウェハの２の処理を包含する。
エッチング媒体は有利には塩化水素（ＨＣｌ）である。
水素雰囲気中の前処理及びこの水素雰囲気へのエッチング媒体の添加を伴う２の前処理工程が実施され、本発明の方法の第２の方法において水素流量は１〜１００ｓｌｍ（１分あたりの標準リットル）、有利には２０〜６０ｓｌｍ、特に有利には２０〜４０ｓｌｍである。本発明の第１の方法において水素流量は、前処理の第１及び第２の工程においては２０〜１００ｓｌｍであり、第３の工程においては０．５〜１０ｓｌｍ、有利には０．５〜５ｓｌｍに減少される。
水素雰囲気中の前処理期間は有利には１０〜１２０ｓ、特に有利には２０〜６０ｓである。
本発明の両方の方法の第２の前処理工程（水素＋エッチング媒体）の間に、エッチング媒体の流量は０．５〜１．５ｓｌｍである。
エッチング媒体を用いる第２の前処理は９５０〜１０５０℃の温度で起こる。この場合には、サセプターの上方及び下方に配置された加熱エレメントの出力は、１〜２０ｍｍ、１〜５０ｍｍ、１〜１００ｍｍ、１〜１５０ｍｍ又は１〜２００ｍｍの半径を有するエピタキシャルに被覆されるべきシリコンウェハの、中心軸を含む半径方向に対照的な領域が、前記領域の外側にあるシリコンウェハの部分に対して５〜３０℃増加した温度を有するように制御される。
１０〜１２０ｓの処理期間が、−エピタキシャルに被覆すべきシリコンウェハのエッジでの所望される材料除去に応じて−ＨＣｌエッチング処理の間に有利である。２０〜６０ｓの処理期間が特に有利である。
この方法の特別の利点は、前処理工程後にシリコンウェハが、エピタキシャルシリコン層の引き続く堆積のために前面の最適な形態を獲得することにあり、というのもシリコンの中心部周囲の範囲中の凸形態はシリコンウェハの前処理により補償されるからである。
したがって本発明の方法においては、この内側区域は例えばシリコンウェハの中心部周囲の１〜１５０ｍｍの直径を有する円に相当し、その一方でこの外側区域はシリコンウェハのエッジを包含する１〜１５０ｍｍの幅を有する環に相当する。これらの値は、直径３００ｍｍを有するシリコンウェハへの本発明の適用に相当する。４５０ｍｍの基板直径を有する次の世代のシリコンウェハを使用すると、内側区域及び外側区域は有利には相応してより大きくなるように選択され、同様に、より小さい基板、例えば２００ｍｍ又は１５０ｍｍウェハの場合には相応してより小さい。
本発明は、エピタキシャルに被覆すべきシリコンウェハの初期の幾何学に依存して内側区域及び外側区域を選択することを可能にし、結果として、材料が正確に除去されることが意図されるまさにその場所を定義することを可能にする。したがって有利には、まずこのポリッシングされたウェハの最初の幾何学を１バッチのエピタキシャルに被覆すべきシリコンウェハにおいて決定し、次いでエピタキシー反応器中の前処理工程のための相当するプロセス設定、つまり、特に内側区域の範囲、ランプ出力及び反応器中のエッチング処理の間の内側区域及び外側区域間の温度を選択する。
シリコンウェハの内側領域に影響を及ぼす第２の前処理工程後に、第３の前処理工程を実施し、これは特に、「ソンブレロ」厚さプロファイルを有するシリコンウェハの場合には凹状であるエッジ領域中の幾何学の改善に適しており、かつ第２の前処理工程との組み合わせにおいてシリコンウェハのグローバル平準化を生じる。
本発明は、第３の前処理工程の選択のための３つの可能性を提供し、これは同様に、エッチング媒体の添加を伴う水素雰囲気において実施される。
本発明の第１の方法において、第３の前処理工程の間に水素流量は２つの先立つ前処理に関して、０．５〜１０ｓｌｍに減少されており、その一方で、エッチング媒体の流量は改変されておらず、つまり０．５〜１．５ｓｌｍである。
本発明の第２の方法においては、対照的に、エッチング媒体の流量は１．５〜５ｓｌｍに、有利には２．０〜４．５ｓｌｍに、特に有利には３．０〜４．０ｓｌｍに増加され、その一方で水素流量は一定に維持されることができる。
この方法の一実施態様において、エッチング媒体の増加した流量と並んで、材料をそこ
で標的化して除去しかつ凸状のエッジ幾何学を改善するために、エッチング媒体がシリコ
ンウェハのエッジ領域の定義された領域中を通過することも保証される。
で標的化して除去しかつ凸状のエッジ幾何学を改善するために、エッチング媒体がシリコ
ンウェハのエッジ領域の定義された領域中を通過することも保証される。
有利には、この第３の前処理工程は、９５０〜１２００℃の温度範囲内で、特に有利には１０５０〜１１５０℃で実施される。これらの温度範囲はまた、水素雰囲気下での第１の前処理工程の間に特に有利でもある（エッチング媒体の添加なし）。
本発明による第２の方法の３工程においてＨＣｌ流量が１．５〜５ｓｌｍに増加するが水素流量が一定に維持されることができるという事実のために、シリコンウェハの厚さは、シリコンウェハ中心部の方向におけるよりもエッジでより大きく減少される。これによりそのエッジ領域でのシリコンウェハの凹状の幾何学が抑制される。
５０ｓｌｍ（standard liter per minute）のＨ2流量及び例えば１ｓｌｍのＨＣｌ流量で増加した材料除去がシリコンウェハのエッジで観察されない一方で（それどころか材料除去は全ウェハにわたり実質的に均一である）、シリコンウェハのエッジでの５００〜７００ｎｍまでの材料除去が、ＨＣｌでの処理の期間に依存して、１．５〜５ｓｌｍへのＨＣｌ流量の増加の結果として、つまり、顕著に増加したＨＣｌ濃度を伴って生じる。
本発明の両方の方法の特別の利点は、前処理工程後にシリコンウェハが、エピタキシャルシリコン層の引き続く堆積のための前面の最適の形態を獲得することであり、というのもシリコンウェハはそのエッジ領域において平準されており、エッジ領域中のシリコンウェハの凹状形態は第３の前処理により補償されているからである。したがって、第２の前処理との組み合わせにおいてソンブレロ厚さプロフィールが平準化されることも可能である。
本発明の第１の方法と対照的に、有利には一定に維持されるＨ2流量の結果として、層状のガス流が本発明の第２の方法の第３の前処理工程の間に普及することが特に有利である。
前述のとおり、本発明の第２の方法の有利な一実施態様において、第３の前処理工程の間に、反応器チャンバー中のＨＣｌ流の分配が制御される。これはエッチング処理の選択率を増加させ、したがって特に有利である。
Applied MaterialsからのEpi Centura反応器については、AccusettTM と呼称される装置が入手可能であり、これはＨＣｌ流の分配を可能にするバルブを含有する（"metering valves"）。エッチング媒体の流れは、反応器チャンバーの内側及び外側区域中に分配される。この制御は有利には適したソフトウェアにより実施される。
内側区域中に分配されたエッチング媒体は、サセプター上に配置されたシリコンウェハの中心部を取り囲む領域に対して作用する。チャンバーの外側区域中へと分配されるエッチング媒体のこの部分は、シリコンウェハの外側領域に作用し、つまり、特にエッジ領域に作用する。全体として、内側区域及び外側区域は一緒になって、処理すべきシリコンウェハのサイズにおおよそ相当する。
内側区域及び外側区域の間のエッチング媒体の配分は、０〜最大０．７５である。
この比は、外側区域中のエッチング媒体の量に対する内側区域中のエッチング媒体の量から生じる。
したがって、Ｉ／Ｏ＝０は、この全エッチング媒体が外側区域中へと、つまりシリコンウェハのエッジ領域へと実質的に分配されていることを意味する。これに応じて、Ｉ／Ｏ＝０．７５は、３部が内側区域中へと、４部が外側区域中へと導通されることを意味し、このことはエッジ領域において約１／３だけより高い材料除去を生じることができる。
請求されるＩ／Ｏ分布に関しては、ＵＳ２００８／０１８２３９７Ａにおけるエッチング処理の間の１．０〜６．０の分配を規定する先行技術に関して顕著な相違が強調されている。
シリコンウェハに対する内側区域及び外側区域のサイズは同様に制御されることができ、最も単純には、反応器チャンバー中へガスを導通するガス導入装置（「インジェクター」）の相応する配置及び構成により制御されることができる。例示的に、内側区域は、ウェハ直径３００ｍｍのシリコンウェハの中心部に７５ｍｍの直径を有する円形領域であることができ、これは既にＵＳ２００８／０１８２３９７Ａ１に説明されているとおりである。
本発明の方法においては、この内側区域は有利には１〜２０ｍｍ、１〜５０ｍｍ、１〜７５ｍｍ、１〜１００ｍｍ、１〜１５０ｍｍ又はそれ以上の直径を有する、シリコンウェハ中心部周囲の円に相当し、その一方で、外側区域はそれぞれの場合にシリコンウェハのエッジを包含する、１〜２０ｍｍ、１〜５０ｍｍ、１〜７５ｍｍ、１〜１００ｍｍ、１〜１５０ｍｍ又はそれ以上の幅を有する環に相当する。これらの値は同様に、３００ｍｍの直径を有するシリコンウェハに基づいている。現在開発中の次世代の４５０ｍｍの基板直径を有するシリコンウェハの使用により、これと類似して、内側及び外側区域は有利にはいくらかこれより大きいものが選択される（例えば１〜２００ｍｍ又は１〜２５０ｍｍまで）。
内側区域及び外側区域中のエッチング媒体の量は、有利には、内側区域及び外側区域のためのガスパイプラインの直径を変更することにより実現される。エッチング媒体の量は、それぞれライン直径の減少により減少される。
原則的に、以下の設定が本発明の第２の方法の実施態様において有利である：ガス量を、０．５〜５ｓｌｍの流量を設定できるマスフローコントローラー（ＭＦＣ）により設定する。次いで、このガス量を主ガスラインを通じてニードル弁（内側領域及び外側区域）へと通過させ、ここで分配させる。この制御は、バルブの設定により実施される（相互に独立した、内側領域及び外側区域のためのライン直径の制御）。次いで分配されたガス量を、インジェクターを用いて反応器チャンバー中へ導入する。この構成は、適したソフトウェアの使用により自動制御が可能である利点を有する。
前処理工程後に、エピタキシャル層をシリコンウェハの少なくともポリッシングされた前面に堆積させる。この目的のために、原料ガスとしてのシラン源を担体ガスとしての水素に添加する。使用したシラン源に応じて９００〜１２００℃の温度でエピタキシャル層を堆積させる。
トリクロロシラン（ＴＣＳ）がシラン源として有利に使用され、特に有利には１０５０〜１１５０℃の堆積温度である。
堆積されたエピタキシャル層の厚さは通常は０．５〜５μｍである。
エピタキシャル層の堆積後に、エピタキシャルに被覆されたシリコンウェハをエピタキシー反応器から除去する。
シリコンウェハ上への特定の回数のエピタキシャル堆積後に、サセプターを通常はエッチング媒体、有利にはＨＣｌで処理して、例えばシリコン堆積物をサセプターから取り除く。
サセプターエッチングを有利にはそれぞれの場合において、シリコンウェハの１〜１５回のエピタキシャル被覆後に実施する。この目的のために、エピタキシャルに被覆されたシリコンウェハを取り除き、この基板のないサセプターをＨＣｌで処理する。
有利には、サセプター表面の他に、全体のプロセスチャンバーを塩化水素でフラッシングしてシリコン堆積物を取り除く。
サセプターは有利には、サセプターエッチング後かつ更なるエピタキシャルプロセス前にシリコンで被覆される。これは有利であってよく、というのもそうするとエピタキシャルに被覆されるべきシリコンウェハは直接的にサセプター上に設けられないからである。
シリコンウェハは有利には単結晶シリコン材料からなるウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みシリコン層（"strained silicon"）を有するシリコンウェハ又はｓＳＯＩ（"strained silicon-on-insulator"）ウェハであってエピタキシャル層を有するもの、又はシリコン−ゲルマニウム（ＳｉＧｅ）層を備えているシリコンウェハである。
本発明は、Applied Materialsからの型Epi Centuraのエピタキシー反応器に関する例を基礎として、図を参照して以下に説明される。
図１は、本発明を実施するための反応器チャンバーの組立を図示する。
加熱エレメント１１（上方、外側領域）、１２（上方、内側領域）、１３（底部、内側領域）及び１４（底部、外側領域）が図示されている。反応器は、エピタキシャルに被覆されるべきシリコンウェハを受容するためのサセプター４、ガス導入装置２、ガス導出装置３、サセプター及び基板を取り付けかつ持ち上げるための装置５（例えば、いわゆるリフトピンにより）、及び反応器チャンバー中の温度を非接触的に測定するためのパイロメーター６１及び６２を含有する。
第１表は、例示的にEpi Centuraの場合のランプ出力についての典型的な値を示し、これは本発明にとって本質的な内側及び外側区域間の温度差を実現する。
この場合に、合計ランプ出力は７０ｋＷであり、図１に図示される４つのランプバンクの間で分配される（上方／内側、上方／外側、底部／内側、底部／外側）。これは約９５０〜１０５０℃のチャンバー中の平均温度に相当する。
上方のランプバンク又は加熱エレメントから全出力の６０％が得られる。
内側／外側間のランプ出力の分配は、エピタキシャル被覆間よりもエッチング前処理間で異なるように選択される。
Epi Centura中では、５４％／１３％の分配がシリコンウェハとサセプターの間の均質な温度配分を生じた。ここでこの温度はシリコンウェハの全領域において実質的に同一である。均質な温度配分を達成するために、各反応器チャンバーについて最適エネルギー配分が決定されなくてはならない。前記エネルギー配分は、同じ反応器種類（例えばEpi Centura）の異なる反応器チャンバー中ですら変動可能である。均質な温度配分を最初に設定することに当業者には何の問題もない。
以下手順は有利には、エピタキシー工程のための最適エネルギー配分を決定するために有利に採用されている：
基板抵抗＞１０ｏｈｍ ｃｍをそれぞれ有するｐ-ウェハの一群（例えば５つのウェハ）を使用する。各ウェハについて異なるエネルギー配分を設定する（例えばウェハ１：５４％／１３％・・・・ウェハ２：５８％／１４％、その他）。この５つのウェハを次いで例えばKLA TencorからのＳＰ１光散乱測定装置を使用して、必要ならば顕微鏡下で検査しながら測定した。平均的な設定は更なるエピタキシー工程のために選択される。この目的は、エピタキシー工程のためにシリコンウェハにわたり可能な限り均質なエネルギー分布を達成することである。この手順は、半導体エピタキシーの分野において専門家の間では「スリップウィンドウ方式（runnning a slip window）」とも呼ばれる。
基板抵抗＞１０ｏｈｍ ｃｍをそれぞれ有するｐ-ウェハの一群（例えば５つのウェハ）を使用する。各ウェハについて異なるエネルギー配分を設定する（例えばウェハ１：５４％／１３％・・・・ウェハ２：５８％／１４％、その他）。この５つのウェハを次いで例えばKLA TencorからのＳＰ１光散乱測定装置を使用して、必要ならば顕微鏡下で検査しながら測定した。平均的な設定は更なるエピタキシー工程のために選択される。この目的は、エピタキシー工程のためにシリコンウェハにわたり可能な限り均質なエネルギー分布を達成することである。この手順は、半導体エピタキシーの分野において専門家の間では「スリップウィンドウ方式（runnning a slip window）」とも呼ばれる。
製造の経過において、ウェハを可能性のあるスリップについて規則的に検査する。ウェハ上にスリップがある場合には、この「スリップウィンドウ」はエネルギー配分の最適な設定を決定するために再度実施される。
本発明においては、有利にはエピタキシープロセスについてこのように最適化されたエネルギー配分から進行して、内側領域及び外側領域間で要求される温度差を獲得するために内側領域中でエッチング前処理のための出力が増加する。
エピタキシープロセスについて、例えば５４％又は６２％の最適化された値が上方の加熱エレメントの内側区域中への出力について生じる場合には（全ウェハにわたる均質な温度配分のために）、それぞれ６６％又は７２％の値がこのエッチング前処理のために有利である。
したがってエッチング前処理の間に、エネルギー配分は、この事前の最適化から出発して５〜３０℃の本発明にとって本質的な温度差を達成すべく、常に異なって選択される。
第１表からの配分６６％／１６％は、約２０℃の温度差を生じた。この配分の変動は、この請求される全範囲において温度差を設定することを可能にする。
図２は、シリコンウェハの平均温度の関数としての、直径３００ｍｍを有するシリコンウェハからの材料除去を示す（したがって、−１５０ｍｍ〜＋１５０ｍｍの軸上の表示）。第１表からの配分６６％／１６％を前処理工程において使用した。シリコンウェハの内部及び外部区域間の温度差は約２０℃であった。
中心部周囲のシリコンウェハの内部領域における材料除去（ｘ軸＝０）が顕著な温度依存性を示すことが明白である。９８０℃及び１０００℃及び１０２０℃の温度は、特に有利に、最も凸状にポリッシングされたシリコンウェハについての幾何学を修正するのに特に適しているエッチング除去プロファイルを示す。したがって、この温度範囲は本発明による方法のために特に有利である。
図３は、様々なエッチング処理についてのそれぞれの場合におけるポリッシングされたシリコンウェハでの材料除去を示す。この図説はそれぞれの場合に、ｍｍでのシリコンウェハ直径の関数としてのμｍでの除去を示す（−１５０ｍｍ〜＋１５０ｍｍのラインスキャンとして提示）。
７１は、０．９ｓｌｍのエッチング媒体の流量でのエピタキシー反応器中のエッチング処理後の材料除去を示す。これは、慣用のマスフローコントローラーにより制限されるＨＣｌ流量を用いた先行技術による標準的なエッチングに相当する（通常は最大１ｓｌｍ）。
７２は、１．５ｓｌｍのＨＣｌ流量及び３０秒間の処理期間を用いた前処理後のシリコンウェハでの材料除去を示す（本発明による第２の方法における工程３）。
７３は、ＨＣｌ流量１．５ｓｌｍ、４０秒間の処理期間及び本発明によるＩ／Ｏ＝０／２００のガス分配を用いた本発明による処理後のウェハの材料除去を示す。
７４は、ＨＣｌ流量２．５ｓｌｍ、４０秒間の処理期間及び本発明によるＩ／Ｏ＝０／２００＝０のガス分配を用いた本発明による処理後のウェハの材料除去を示す。
特に７４は、エッジ領域におけるエッチング除去の顕著な増加を強調する。
エピタキシー層を、先行技術に応じて製造し、最後にその前面でＣＭＰによりポリッシングした、３００ｍｍの直径を有するシリコンに堆積した。
エピタキシャルに被覆すべきシリコンウェハは、凹状のエッジ幾何学を、そしてシリコンウェハの中心部周囲の領域に凸状の幾何学を有した。
図４及び図５は、例示的に相応する全厚さプロファイルを示す。
この厚さのエッジロールオフも識別できる。
この場合に、図４は説明した前処理なしのポリッシングされたシリコンウェハを図示し、図５は本発明による前処理を用いたポリッシングされたシリコンウェハを図示する。この目的のために使用されるプロセスパラメーターは以下説明される。
それぞれの場合に直径（０〜３００ｍｍ）の関数としての全厚さのプロファイルが図示されている。
エピタキシー反応器中でのシリコンウェハの前処理の間に、最初に前処理を約６０秒間Ｈ2流量６０ｓｌｍで水素雰囲気中で実施した。
このＨ2ベークを１１５０℃の温度で実施した。
この後で、プロセスは１０００℃の温度に移行し（ランプ）、１．０ｓｌｍの流量でＨＣｌがこの水素雰囲気に添加された。水素流量は再度工程２において６０ｓｌｍであった。工程２においては、内部及び外部区域間の２０℃の温度差を導く温度分布（内部領域中の温度は、外部領域中の温度よりも２０℃より高い）を選択した。ランプ出力に関する６６％／１６％の分配をこの目的のために利用し、これについては第１表を参照のこと。ウェハ中心部の領域中の増加した材料除去が結果として獲得された。
水素雰囲気に添加される塩化水素を用いて再度実施される引き続く前処理の間に、ＨＣｌ流量は３．５ｓｌｍであった。このようにしてＨＣｌ流量は工程３で工程２に比較して増加した。代わりにＨ2流量を１０ｓｌｍ以下に減少することも同様に可能であろう（本発明の第１の方法を参照のこと）。この例において工程３中の水素流量は２０ｓｌｍであった。工程３を用いて、材料をシリコンのエッジで主として除去した。プロセスが１１５０℃の温度に移行した後に工程３を実施した。
最後に、工程４において、エピタキシー層を１１２０℃の堆積温度、５０ｓｌｍの水素流量及び１７ｓｌｍのトリクロロシラン（ＴＣＳ）流量で堆積させた。堆積温度は１１２０℃であった。
最も重要なプロセスパラメーターを以下に一見できるよう提示した：
これにより、図４からのソンブレロ厚さプロファイルについて補償すること、そして工程４後にエピタキシー層が傑出したグローバルフラットネスを有するエピタキシャルに被覆されたシリコンウェハを獲得することが全体的に可能になった。
工程４におけるプロセスパラメーターは、その厚さに関して可能な限り一様なエピタキシー層が堆積されるように選択される。
Claims (21)
- 前面でポリッシングされたシリコンウェハをエピタキシー反応器中のサセプターに配置し、第１工程において水素雰囲気下で、第２工程及び第３工程においてこの水素雰囲気にエッチング媒体を添加しながら前処理し、引き続きエピタキシャル層を設け、その際、第１工程の間及び第２工程の間に水素流量は２０〜１００ｓｌｍであり、第２工程及び第３工程の間にエッチング媒体の流量は０．５〜１．５ｓｌｍであり、更に第２工程の間に反応器チャンバー中の平均温度は９５０〜１０５０℃であり、サセプターの上方及び下方に配置された加熱エレメントの出力を、エピタキシャルに被覆すべきシリコンウェハの、中心軸を含む半径方向に対称な領域と、この領域の外側にあるシリコンウェハの部分との間で、５〜３０℃の温度差が存在するように制御し、第３工程の間に水素流量を０．５〜１０ｓｌｍに減少させる、エピタキシャルに被覆されたシリコンウェハの製造方法。
- 前処理の第１工程及び第３工程をそれぞれの場合に９５０〜１２００℃の温度範囲で実施する請求項１記載の方法。
- 前処理の第１工程及び第３工程をそれぞれの場合に１０５０〜１１５０℃の温度範囲で実施する請求項２記載の方法。
- 前処理の第１工程及び第２工程の間に水素流量が４０〜６０ｓｌｍである請求項１から３までのいずれか１項記載の方法。
- 前処理の期間がそれぞれの場合に各前処理工程の間に１０〜１２０ｓである請求項１から４までのいずれか１項記載の方法。
- 前処理の期間がそれぞれの場合に各前処理工程の間に２０〜６０ｓである請求項１から５までのいずれか１項記載の方法。
- 前処理の第３工程の間に水素流量を０．５〜５ｓｌｍに減少させる請求項１から６までのいずれか１項記載の方法。
- 前処理の第２工程の間に反応器チャンバー中の平均温度が９８０〜１０２０℃である請求項１から７までのいずれか１項記載の方法。
- 前面でポリッシングされたシリコンウェハをエピタキシー反応器中のサセプターに配置し、第１工程において水素雰囲気下で、第２工程及び第３工程においてこの水素雰囲気にエッチング媒体を添加しながら前処理し、引き続きエピタキシャル層を設け、その際、全ての前処理工程の間に水素流量は１〜１００ｓｌｍであり、第２工程の間にエッチング媒体の流量は０．５〜１．５ｓｌｍであり、第３工程の間にエッチング媒体の流量は１．５〜５ｓｌｍであり、第２工程の間に反応器チャンバー中の平均温度は９５０〜１０５０℃であり、サセプターの上方及び下方に配置された加熱エレメントの出力を、エピタキシャルに被覆すべきシリコンウェハの、中心軸を含む半径方向に対称な領域と、この領域の外側にあるシリコンウェハの部分との間で、５〜３０℃の温度差が存在するように制御する、エピタキシャルに被覆されたシリコンウェハの製造方法。
- インジェクターを用いて反応器チャンバー中に導入されたガス流をバルブにより反応器チャンバーの外側領域及び内側領域中に分配し、この結果、内側領域中のガス流がシリコンウェハの中心部周囲の領域に作用し、外側領域中のガス流がシリコンウェハのエッジ領域に作用し、第３の前処理工程において内側領域及び外側領域中のエッチング媒体の配分がＩ／Ｏ＝０〜０．７５である、請求項９記載の方法。
- 前処理の第１工程及び第３工程をそれぞれの場合に９５０〜１２００℃の温度範囲で実施する請求項９又は１０記載の方法。
- 前処理の第１工程及び第３工程をそれぞれの場合に１０５０〜１１５０℃の温度範囲で実施する請求項１１記載の方法。
- 前処理の第１及び第２工程の間に水素流量が２０〜８０ｓｌｍである請求項９から１２までのいずれか１項記載の方法。
- 前処理の第１工程及び第２工程の間に水素流量が４０〜６０ｓｌｍである請求項１３記載の方法。
- 前処理の期間がそれぞれの場合に各前処理工程の間に１０〜１２０ｓである請求項９から１４までのいずれか１項記載の方法。
- 前処理の期間がそれぞれの場合に各前処理工程の間に２０〜６０ｓである請求項１５記載の方法。
- 前処理の第３工程における水素流量が２０〜６０ｓｌｍである請求項９から１６までのいずれか１項記載の方法。
- 前処理の第３工程の間に水素流量が２０〜４０ｓｌｍである請求項１７記載の方法。
- 前処理の第３工程の間にエッチング媒体流量が２．０〜４．５ｓｌｍである請求項９から１８までのいずれか１項記載の方法。
- 前処理の第３工程の間にエッチング媒体流量が３．０〜４．０ｓｌｍである請求項９から１９までのいずれか１項記載の方法。
- 前処理の第２工程の間に反応器チャンバー中の平均温度が９８０〜１０２０℃である請求項９から２０までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009022224A DE102009022224B4 (de) | 2009-05-20 | 2009-05-20 | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102009022224.3 | 2009-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010272868A JP2010272868A (ja) | 2010-12-02 |
| JP4948628B2 true JP4948628B2 (ja) | 2012-06-06 |
Family
ID=42993609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010115978A Active JP4948628B2 (ja) | 2009-05-20 | 2010-05-20 | エピタキシャルに被覆されたシリコンウェハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8709156B2 (ja) |
| JP (1) | JP4948628B2 (ja) |
| KR (1) | KR101077324B1 (ja) |
| CN (1) | CN101894743B (ja) |
| DE (1) | DE102009022224B4 (ja) |
| SG (1) | SG166722A1 (ja) |
| TW (1) | TWI404125B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343379B2 (en) * | 2011-10-14 | 2016-05-17 | Sunedison Semiconductor Limited | Method to delineate crystal related defects |
| KR101339580B1 (ko) * | 2012-01-27 | 2013-12-10 | 주식회사 엘지실트론 | 소이 웨이퍼의 에피층 제조방법 |
| WO2014113179A1 (en) | 2013-01-16 | 2014-07-24 | Applied Materials, Inc | Quartz upper and lower domes |
| KR102034901B1 (ko) * | 2013-07-22 | 2019-11-08 | 에스케이실트론 주식회사 | 공정 챔버의 세정 방법 |
| KR101589599B1 (ko) * | 2014-12-22 | 2016-01-28 | 주식회사 엘지실트론 | 웨이퍼의 제조 방법 |
| DE102015225663A1 (de) * | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe |
| CN107331610A (zh) * | 2016-04-28 | 2017-11-07 | 上海新昇半导体科技有限公司 | 提高硅晶片外延层表面平整度的方法 |
| DE102017210450A1 (de) * | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| JP6717267B2 (ja) * | 2017-07-10 | 2020-07-01 | 株式会社Sumco | シリコンウェーハの製造方法 |
| CN110189991A (zh) * | 2019-04-30 | 2019-08-30 | 上海新昇半导体科技有限公司 | 一种外延片的制造方法 |
| CN112201568A (zh) * | 2020-10-28 | 2021-01-08 | 西安奕斯伟硅片技术有限公司 | 一种用于硅片的外延生长的方法和设备 |
| CN115198352B (zh) * | 2022-08-24 | 2024-03-26 | 西安奕斯伟材料科技股份有限公司 | 一种外延生长方法及外延晶圆 |
| CN115537918A (zh) * | 2022-10-10 | 2022-12-30 | 中环领先半导体材料有限公司 | 一种改善111衬底外延表面粗糙度的工艺方法 |
| CN115928203A (zh) * | 2022-12-27 | 2023-04-07 | 西安奕斯伟材料科技有限公司 | 外延晶圆生产设备、外延晶圆生产方法和装置 |
| CN118136497A (zh) * | 2024-05-08 | 2024-06-04 | 西安奕斯伟材料科技股份有限公司 | 外延硅晶圆及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874464A (en) | 1988-03-14 | 1989-10-17 | Epsilon Limited Partnership | Process for epitaxial deposition of silicon |
| US5108792A (en) | 1990-03-09 | 1992-04-28 | Applied Materials, Inc. | Double-dome reactor for semiconductor processing |
| DE19938340C1 (de) | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| DE10025871A1 (de) | 2000-05-25 | 2001-12-06 | Wacker Siltronic Halbleitermat | Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung |
| JP4158607B2 (ja) | 2003-06-09 | 2008-10-01 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP4508000B2 (ja) | 2005-06-22 | 2010-07-21 | 株式会社Ｓｕｍｃｏ | エピタキシャル膜の製造方法 |
| US7195934B2 (en) | 2005-07-11 | 2007-03-27 | Applied Materials, Inc. | Method and system for deposition tuning in an epitaxial film growth apparatus |
| DE102005045339B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| US7651948B2 (en) | 2006-06-30 | 2010-01-26 | Applied Materials, Inc. | Pre-cleaning of substrates in epitaxy chambers |
| US9064960B2 (en) * | 2007-01-31 | 2015-06-23 | Applied Materials, Inc. | Selective epitaxy process control |
| DE102009004557B4 (de) * | 2009-01-14 | 2018-03-08 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102009010556B4 (de) * | 2009-02-25 | 2013-11-07 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102009011622B4 (de) * | 2009-03-04 | 2018-10-25 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
-
2009
- 2009-05-20 DE DE102009022224A patent/DE102009022224B4/de active Active
-
2010
- 2010-03-22 SG SG201001943-8A patent/SG166722A1/en unknown
- 2010-04-20 KR KR1020100036495A patent/KR101077324B1/ko active IP Right Grant
- 2010-04-23 US US12/765,899 patent/US8709156B2/en active Active
- 2010-05-05 TW TW099114351A patent/TWI404125B/zh active
- 2010-05-20 CN CN2010101832971A patent/CN101894743B/zh active Active
- 2010-05-20 JP JP2010115978A patent/JP4948628B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101894743A (zh) | 2010-11-24 |
| KR101077324B1 (ko) | 2011-10-26 |
| US8709156B2 (en) | 2014-04-29 |
| US20100294197A1 (en) | 2010-11-25 |
| CN101894743B (zh) | 2012-09-26 |
| SG166722A1 (en) | 2010-12-29 |
| JP2010272868A (ja) | 2010-12-02 |
| DE102009022224B4 (de) | 2012-09-13 |
| KR20100125175A (ko) | 2010-11-30 |
| DE102009022224A1 (de) | 2010-11-25 |
| TWI404125B (zh) | 2013-08-01 |
| TW201110197A (en) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4948628B2 (ja) | エピタキシャルに被覆されたシリコンウェハの製造方法 | |
| US7922813B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| TWI424476B (zh) | 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法 | |
| JP5216794B2 (ja) | エピタキシャル被覆されたシリコンウェハの製造方法 | |
| US7579261B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| JP2011014771A (ja) | エピタキシャル成長方法 | |
| JP5206613B2 (ja) | エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置 | |
| SG177026A1 (en) | Method for producing epitaxially coated silicon wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111020 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4948628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |