CN101894743A - 经外延涂覆的硅晶片的制造方法 - Google Patents

经外延涂覆的硅晶片的制造方法 Download PDF

Info

Publication number
CN101894743A
CN101894743A CN2010101832971A CN201010183297A CN101894743A CN 101894743 A CN101894743 A CN 101894743A CN 2010101832971 A CN2010101832971 A CN 2010101832971A CN 201010183297 A CN201010183297 A CN 201010183297A CN 101894743 A CN101894743 A CN 101894743A
Authority
CN
China
Prior art keywords
silicon wafer
pretreated
hydrogen flowing
flowing quantity
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101832971A
Other languages
English (en)
Other versions
CN101894743B (zh
Inventor
J·哈贝雷希特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101894743A publication Critical patent/CN101894743A/zh
Application granted granted Critical
Publication of CN101894743B publication Critical patent/CN101894743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于制造经外延涂覆的硅晶片的第一方法，其中将在其正面上经抛光的硅晶片放置在外延反应器中的基座上，第一步骤在氢气氛中进行预处理，第二和第三步骤则将蚀刻介质加入氢气氛而进行预处理，随后提供外延层，其中在第一和第二步骤中氢气流量为20至100slm，在第二和第三步骤中蚀刻介质的流量为0.5至1.5slm，在第二步骤中反应室内的平均温度为950至1050℃，并调节设置在基座上方和下方的加热元件的功率，从而在待进行外延涂覆的硅晶片围绕中心轴的径向对称区域与硅晶片位于该区域以外的部分之间存在5至30℃的温度差；在第三步骤中氢气流量下降至0.5至10slm。在第二方法中，第三步骤中蚀刻介质的流量提高至1.5至5slm，第三步骤中氢气流量必须不降低。

Description

经外延涂覆的硅晶片的制造方法
技术领域
本发明涉及经外延涂覆的硅晶片的制造方法。
背景技术
经外延涂覆的硅晶片适合于在半导体工业中应用，尤其适合于制造大规模集成的电子元件，如微处理器或存储芯片。在整体和局部平面度、厚度分布、参考单面的局部平面度(纳米形貌)以及去除缺陷方面具有严格要求的起始材料(基材)对于现代微电子学而言是必需的。
整体平面度涉及半导体晶片减去待确定的边缘排除区域的整个表面。其是通过对应于以前惯用的参数TTV(“总厚度变化”)的GBIR(“整体参考背面的理想平面/范围(global backsurface-referenced idealplane/range)”＝半导体晶片的整个正面相对于参考背面的理想平面的正负偏离量)加以描述的。
以前惯用的参数LTV(“局部厚度变化”)如今根据SEMI标准规定为SBIR(“位点参考背面的理想平面/范围(site backsurface-referencedideal plane/range)”＝具有确定尺寸的单个元件区域相对于参考背面的理想平面的正负偏离量)，其对应于元件区域(“位点site”)的GBIR或TTV。因此，与整体平面度GBIR不同，SBIR是基于晶片上的特定区域，即例如尺寸为26×8mm2(位点几何形状)的测量窗口的区域格栅的片段。最大的位点几何值SBIRmax是指在硅晶片上所考虑的元件区域的最大SBIR值。
根据现有技术可以通过以下方法序列制造硅晶片，其基本上包括：将硅单晶切割成晶片，对硅晶片的机械敏感性边缘倒圆，实施研磨步骤如磨削或磨平，以及最后的抛光。
最终的平面度一般是通过抛光步骤实现的，需要时可以在此之前实施用于去除干扰性晶体层及去除杂质的蚀刻步骤。
因此，对于经抛光的硅晶片，尝试通过诸如磨削、磨平和抛光的适当加工步骤达到所需的平面度。
然而，在抛光硅晶片之后，通常引起平的硅晶片的厚度在向着边缘的方向上减小(“边缘塌边”)。蚀刻法也趋向于在边缘处更强烈地侵蚀待处理的硅晶片，并产生此类边缘塌边。
为了加以抵消，可以适当地对硅晶片实施凹面抛光或凸面抛光。经凹面抛光的硅晶片在中心较薄，而其厚度在向着边缘的方向上增加。如此经抛光的硅晶片仅在其最外部边缘区域内发生非期望的厚度减小。
DE 199 38 340 C1公开了在单晶硅晶片上沉积具有相同晶体取向的单晶硅层，所谓的外延层。
该外延沉积步骤之前通常实施去除材料抛光，如DSP(双面抛光)，最终抛光，如CMP(化学机械抛光)及清洁步骤。DSP与CMP的区别基本上在于，在CMP中使用较软的抛光布，并且通常仅对硅晶片的正面实施无光雾抛光(“Finishing”修整)。
DE 100 25 871 A1公开了一种用于制造具有沉积在其正面上的外延层的硅晶片的方法，其包括如下方法步骤：
(a)去除材料抛光步骤作为唯一的抛光步骤；
(b)(亲水性)清洗及干燥硅晶片；
(c)于外延反应器中在950至1250℃的温度下预处理硅晶片的正面；
(d)在经预处理的硅晶片的正面上沉积外延层。
为了保护硅晶片不被颗粒加载，通常在抛光后对硅晶片进行亲水性清洗。该亲水性清洗会在硅晶片的正面和背面上产生厚度非常薄(取决于清洗和测量的类型，约为0.5至2nm)的本征氧化物。在外延反应器内于氢气氛中(即H2烘焙)进行预处理期间，去除该本征氧化物。
在第二步骤中，通常通过将少量蚀刻介质如气态氯化氢(HCl)加入氢气氛，从而降低硅晶片正面的表面粗糙度，并从表面去除抛光缺陷。
除了诸如HCl的蚀刻介质以外，有时还向氢气氛添加硅烷化合物，如硅烷(SiH4)、二氯硅烷(SiH2Cl2)、三氯硅烷(TCS，SiHCl3)或四氯硅烷(SiCl4)，添加的量使硅沉积和硅蚀刻去除的量平衡。但这两种反应均以足够高的反应速度进行，因此表面上的硅是可移动的，并且使表面变得平滑及去除表面上的缺陷。
现有技术中描述了尤其是在半导体工业中用于在硅晶片上沉积外延层的外延反应器。
在所有的涂覆或沉积步骤中，利用热源，优选利用上方和下方的热源，例如灯或排灯，加热一个或多个硅晶片，随后暴露于包含原料气、载气及任选的掺杂气体的气体混合物中。
例如包含石墨、SiC或石英的基座用作外延反应器的加工室内的硅晶片的底座。在沉积过程中，硅晶片放置在该基座上或者在基座的铣出部分中，以确保均匀加热，并且保护硅晶片通常没有沉积层的背面不接触原料气。
外延反应器的加工室是针对一个或多个硅晶片进行设计的。对于具有更大直径的硅晶片，尤其是直径为300mm或450mm的硅晶片，通常使用单晶片反应器，其中对硅晶片进行单独加工，特别是因为在此情况下通常获得均匀的外延层厚度。在此可以通过调节工艺条件而改善层厚度的均匀性，例如通过最优化气流(H2、SiHCl3)，通过引入和调节进气装置(注射器)，通过改变沉积温度或调节基座。
此外，在外延涂覆中，在硅晶片上进行一次或多次外延沉积之后，通常在没有基材的情况下对基座进行蚀刻处理，在此过程中基座和加工室的其他部件不进行硅沉积。
然而具有良好的整体平面度的经外延涂覆的硅晶片的制造被证明是特别困难的，因为如上所述，经凹面抛光或凸面抛光的硅晶片通常作为基材。在现有技术中，相对于经抛光的硅晶片，在外延涂覆之后经外延涂覆的硅晶片的整体平面度及局部平面度通常变差。这特别是关系到，虽然对所沉积的外延层采取所有的优化措施，其仍然具有一定的，即使是小的厚度不均匀性。
因为外延层的厚度均匀性必须在特定的界限内变动以满足客户的要求，所以在硅晶片的外延涂覆中不考虑沉积不同厚度的外延层(例如在晶片中心沉积较厚而在晶片边缘处沉积较薄)以补偿经抛光的硅晶片的不均匀的形状并以此方式还改善硅晶片的整体平面度。
DE 102005045339B4公开了一种用于制造经外延涂覆的硅晶片的方法，在该方法中提供多个至少在其正面上经抛光的硅晶片并以如下方式分别依次在外延反应器中单独地进行涂覆，将每一个所提供的硅晶片分别放置在外延反应器中的基座上，在第一步骤中以20至100slm的第一氢气流量于氢气氛中进行预处理，以及在第二步骤中在向氢气氛添加蚀刻介质的情况下以0.5至10slm的降低的第二氢气流量进行预处理，随后在其经抛光的正面上进行外延涂覆，并从外延反应器中取出，此外在一定次数的外延涂覆之后均要对基座进行蚀刻处理。
DE 10 2005 045 339 B4同样也公开了一种具有正面和背面的硅晶片，其中至少其正面经抛光，及至少在其正面上施加外延层，相对于2mm的边缘排除区域，其整体平面度值GBIR为0.07至0.3μm。
该经外延涂覆的硅晶片具有比较好的几何形状是因为在预处理的第二步骤中在添加蚀刻介质的情况下减少氢气流量，从而能够针对性地在硅晶片的边缘处蚀刻去除材料，并实际上在外延涂覆步骤之前使硅晶片在整体上变平整。该方法的缺点在于，虽然降低的氢气流量增强了在经抛光的晶片边缘处的蚀刻效果，但是在半导体晶片上方的气流并不是分层的。这甚至会妨碍进一步改善整体平面度低于在DE 10 2005 045 339B4中所请求保护的0.07μm的可能最佳的GBIR值。
US 2008/0182397A1公开了一种外延反应器，其中在所谓的“内部区域”和所谓的“外部区域”中设置不同的气流。对于直径为300mm的晶片而言，“内部区域”是指300mm晶片的直径为75mm的中心区域。通过调节气体管道的直径而调节反应器中的不同气流，从而例如通过缩小管道直径还减小这两个区域之一的方向上的气流。该气体分配系统可以Epi Centura AccusettTM的商品名商购自Applied Materials公司(EpiCentura是Applied Materials公司的外延反应器的商品名)。选择性地还可使用所谓的“质流控制器(Mass Flow Controller)”或类似的用于调节流量的装置以控制气流。在US 2008/0182397A1中将在内部区域和外部区域内的气体分配称作I/O。该符号应当也用于本发明的范畴内。
在US 2008/0182397A1中给出了用于I/O气体分配的两个范围，一方面在外延涂覆期间I/O的范围是0.2至1.0，而另一方面在蚀刻步骤(基材预处理)中I/O的范围是1.0至6.0。
US 2008/0245767A1公开了一种方法，其中利用蚀刻气体去除污染或有害的层，从而使基材表面暴露出来。随后该经清洁的基材可以实施外延涂覆。蚀刻气体的流量为0.01至15slm。若导入惰性的气体(对于诸如硅的基材材料呈惰性)，例如尤其是氢气或氮气、氩气、氦气等，则其流量为1至100slm。基材的温度为600至850℃。作为氢气流量的I/O比例设定1.0至7.0(5/5至35/5)。
US 2007/0010033A1公开了通过调节内部区域和外部区域内的气体分配而影响外延沉积层的厚度。但是如上所述，在经凹面抛光的硅晶片的中心沉积更厚的外延层以补偿经抛光的晶片的最初几何形状是不适合的，这是因为由此会超出外延层的层厚度均匀性标准。
现有技术给出了不同的解决途径，以通过相应地选择预处理步骤中和外延涂覆期间的工艺条件而改善基材和/或经外延涂覆的硅晶片的几何形状。
然而，如前所述，所建议的方法涉及其他的缺点，例如根本不适合于以此方式改善待进行外延涂覆的基材同样经常出现的几何形状，即所谓的“阔边帽(Sombrero)”形状。“阔边帽”形状的特征在于，在晶片的边缘和中心的厚度均增大。若基材的总厚度对直径绘图，则厚度的分布曲线类似于阔边帽的形状。
发明内容
本发明的目的在于，为此提供解决方案，并且克服现有技术的缺点。
该目的是通过用于制造经外延涂覆的硅晶片的第一方法而实现的，其中将在其正面上经抛光的硅晶片放置在外延反应器中的基座上，第一步骤在氢气氛中进行预处理，第二和第三步骤则将蚀刻介质加入氢气氛而进行预处理，随后提供外延层，其中在第一和第二步骤中氢气流量为20至100slm，在第二和第三步骤中蚀刻介质的流量为0.5至1.5slm，此外在第二步骤中反应室内的平均温度为950至1050℃，并且调节设置在基座上方和下方的加热元件的功率，从而在待进行外延涂覆的硅晶片围绕中心轴的径向对称区域与硅晶片位于该区域以外的部分之间存在5至30℃的温度差；而在第三步骤中氢气流量下降至0.5至10slm。
该目的还通过用于制造经外延涂覆的硅晶片的第二方法而实现，其中将在其正面上经抛光的硅晶片放置在外延反应器中的基座上，第一步骤在氢气氛中进行预处理，第二和第三步骤则将蚀刻介质加入氢气氛而进行预处理，随后提供外延层，其中在所有预处理步骤中氢气流量为1至100slm，在第二步骤中蚀刻介质的流量为0.5至1.5slm，而在第三步骤中蚀刻介质的流量为1.5至5slm，在第二步骤中反应室内的平均温度为950至1050℃，并且调节设置在基座上方和下方的加热元件的功率，从而在待进行外延涂覆的硅晶片围绕中心轴的径向对称区域与硅晶片位于该区域以外的部分之间存在5至30℃的温度差。
在该第二方法中，优选将利用注射器引入反应室内的气流通过阀门分配在反应室的外部区域和内部区域，从而使内部区域内的气流作用在围绕硅晶片中心的范围内，而外部区域内的气流作用在硅晶片的边缘区域内，其中在第三预处理步骤中蚀刻介质在内部区域和外部区域内的分配I/O等于0至0.75。
本发明特别是利用了在用氢气和/或氢气+蚀刻介质处理硅晶片期间材料去除速率与温度的相关性。
若硅晶片的直径为300mm，则硅晶片围绕中心轴的径向对称区域优选尺寸为1至150mm的区域。例如可以是直径为1至150mm的圆形区域，其中心点对应于硅晶片的中心。
对于本发明重要的并且对于两个本发明方法共同的是，围绕硅晶片和基座(从上方和下方进行加热)中心的内部区域中的温度高于(或低于)外部区域(边缘区域)。这由于材料去除速率与温度的相关性而使得材料去除量在内部区域或者在边缘区域内更大。因此可以抵消经抛光的晶片的凸面或凹面的最初几何形状，改善整体几何形状(TTV，GBIR)，最后提供具有良好的几何特性的经外延涂覆的硅晶片。
根据本发明的方法表明，950至1050℃的温度范围对此是重要的。因此，两个本发明方法的第二预处理步骤必须精确地在该温度范围内。
例如EP 0445596B1中所述的外延反应器适合于实施该方法。该反应器包括：由反应容器确定的反应室，该反应容器具有以机械方式相连接的第一圆盖和相对设置的第二圆盖；用于保持硅晶片的保持装置；加热装置，其用于加热半导体晶片，其中该加热装置包括：第一热源，其位于所述室之外并以如下方式设置，使得能量穿过第一圆盖辐射至硅晶片；第二热源，其同样位于所述室之外并以如下方式设置，使得能量穿过第二圆盖辐射至硅晶片；以及用于将气体引入所述室和用于将气体排出所述室的进气装置和排气装置。
因此，通常通过设置在基座上方和下方的加热元件加热硅晶片和基座。在使用传统外延反应器如Applied Materials的Epi Centura时为红外灯，参见EP 0445596B1。所述灯例如可以圆形排列，但也可考虑其他类型的加热元件。
此外还可相互独立地控制加热元件的功率。在使用红外排灯的情况下，可以针对性地将加热功率指向反应室的内部区域以及与此独立地指向反应室的外部区域。
通过适当选择影响内部区域和外部区域中的温度的加热元件的功率，从而能够实现对于本发明重要的在内部区域与外部区域之间的温度差。
因此，对于本发明重要的是，在硅晶片的各区域之间的温度差以及在两个本发明方法的第二预处理步骤中的950至1050℃的平均温度的选择。
在根据本发明的方法中，首先提供多个至少在其正面上经抛光的硅晶片。
为此，采用已知的切割法，优选采用具有自由颗粒(“浆”)或者束缚颗粒(金刚石线)的钢丝锯，将依照现有技术优选根据Czochralski坩埚拉伸法制得的硅单晶切割成多个硅晶片。
此外，还实施机械加工步骤，例如按顺序的单面磨削法(SSG)、同时的双面磨削法(“双盘磨削”，DDG)或者磨平。通常还加工硅晶片的边缘，包括可能存在的机械标记，如取向凹槽(notch)或硅晶片边缘的基本上呈直线的平坦部分(“flat”)(边缘倒圆，边缘凹槽磨削edge-notch-grinding)。
额外通常提供包括清洁步骤和蚀刻步骤的化学处理步骤。
在磨削步骤、清洗步骤和蚀刻步骤之后，通过去除材料的方式进行抛光使硅晶片的表面变得平滑。在单面抛光(SSP)的情况下，在加工期间利用粘合剂、通过真空或者利用附着力而将硅晶片的背面保持在载盘上。在双面抛光(DSP)的情况下，将硅晶片松散地插入薄的齿盘中，并在用抛光布覆盖的上下抛光圆盘之间以“自由浮动”的方式同时抛光正面和背面。
随后，硅晶片的正面优选以无光雾的方式，例如用软的抛光布借助碱性抛光溶胶进行抛光；为了获得直到该步骤所达到的硅晶片平面度，在此情况下的材料去除量相对较少，优选为0.05至1.5μm。在该文献中，该步骤通常称作CMP抛光(化学机械抛光)。
根据现有技术在抛光之后，对硅晶片实施亲水性清洗及干燥。可以批式法在浴中同时清洗多个硅晶片，或者采用喷雾法，或者以单晶片法(Single Wafer Cleaning)，从而进行清洗。
所提供的经抛光的硅晶片随后分别在外延反应器中单独地进行预处理。
预处理均包括在氢气氛中处理硅晶片(H2烘焙)，以及在向氢气氛添加蚀刻介质的情况下对硅晶片实施两种处理。
蚀刻介质优选为氯化氢(HCl)。
在根据本发明的第二方法中，在氢气氛中的预处理以及在向氢气氛添加蚀刻介质的情况下的两个预处理步骤是在1至100slm(标准升每分钟)，优选20至60slm，更优选20至40slm的氢气流量的条件下进行的。在根据本发明的第一方法中，在预处理的第一和第二步骤中的氢气流量为20至100slm，而在第三步骤中下降至0.5至10slm，优选0.5至5slm。
在氢气氛中的预处理的持续时间优选为10至120秒，优选20至60秒。
在两个本发明方法的第二预处理步骤中(氢气+蚀刻介质)，蚀刻介质的流量为0.5至1.5slm。
在950至1050℃的温度下用蚀刻介质进行第二预处理。在此情况下均以如下方式控制设置在基座的上方和下方的加热元件的功率，直径为1至20mm、1至50mm、1至100mm、1至150mm或1至200mm的待进行外延涂覆的硅晶片围绕中心轴的径向对称的区域的温度比硅晶片位于该区域以外的部分高5至30℃。
在HCl蚀刻处理期间，取决于待进行外延涂覆的硅晶片的边缘处所期望的材料去除量，处理时间优选为10至120秒。处理时间更优选为20至60秒。
该方法的特别的优点在于，因为通过预处理硅晶片补偿了围绕硅晶片中心的区域内的凸面形状，所以硅晶片在预处理步骤之后获得对于之后沉积外延硅层最佳的正面形状。
因此，在根据本发明的方法中，内部区域例如对应于围绕硅晶片中心的直径为1至150mm的圆，而外部区域对应于包括硅晶片边缘的宽度为1至150mm的圆环。这些值对应于本发明在直径为300mm的硅晶片上的应用。在使用基材直径为450mm的下一代硅晶片时，优选可以相应地选择更大的内部区域和外部区域，在较小的基材例如200mm或150mm晶片的情况下同样也相应地较小。
本发明能够根据待进行外延涂覆的硅晶片的最初几何形状选择内部区域和外部区域，从而精确地确定应当恰好在哪里去除材料。因此，优选首先在待进行外延涂覆的一批硅晶片中确定经抛光的晶片的最初几何形状，随后选择在外延反应器中的预处理步骤的相应的工艺参数设置，换而言之，尤其是内部区域的尺寸、灯的功率以及在反应器中进行蚀刻处理期间内部区域与外部区域之间的温度差。
在影响硅晶片的内部区域的第二预处理步骤之后，实施第三预处理步骤，其尤其是适合于改善在具有“阔边帽”厚度分布曲线的硅晶片的情况下为凹面的边缘区域内的几何形状，并且与第二预处理步骤相结合而实现硅晶片的整体平坦化。
对于同样在氢气氛中在添加蚀刻介质的情况下实施的第三预处理步骤的选择，本发明提供三种可能的方案：
在根据本发明的第一方法中，在第三预处理步骤中氢气流量相对于两个之前的预处理下降至0.5至10slm，并不改变蚀刻介质的流量，即为0.5至1.5slm。
与此不同，在根据本发明的第二方法中，蚀刻介质的流量提高到1.5至5slm，优选2.0至4.5slm，更优选3.0至4.0slm，而氢气流量可以保持恒定。
在该方法的一个实施方案中，除了提高蚀刻介质的流量以外还确保蚀刻介质进入硅晶片的边缘区域的特定区域内，从而在此处针对性地去除材料并改善凸面的边缘几何形状。
第三预处理步骤优选在950至1200℃，更优选1050至1150℃的温度范围内实施。这些温度范围在氢气氛中的第一预处理步骤(不添加蚀刻介质)中也是特别优选的。
通过在根据本发明的第二方法的步骤3中将HCl流量提高到1.5至5slm，但是氢气流量可以保持恒定，从而与在硅晶片的中心的方向上相比，硅晶片的厚度在边缘处更强烈地下降。这抵消了硅晶片在其边缘区域内的凹面几何形状。
在H2流量为50slm(标准升每分钟)且HCl流量例如为1slm时在硅晶片的边缘处没有观察到增加的材料去除量(材料去除量其实在整个晶片上基本上是均匀的)，而通过提高HCl流量到1.5至5slm，即以明显更高的HCl浓度，取决于用HCl处理的持续时间而获得在硅晶片边缘处最高为500至700nm的材料去除量。
两个本发明方法的特别的优点在于，硅晶片在预处理步骤之后获得对于后续沉积外延硅层而言最佳的正面形状，因为通过第三预处理使硅晶片在其边缘区域内平坦化，并补偿了硅晶片在边缘区域内的凹面形状。因此与第二预处理相结合还可使阔边帽厚度分布曲线平坦化。
特别有利的是，通过与根据本发明的第一方法不同地在根据本发明的第二方法的第三预处理步骤中优选保持H2流量恒定而主要是分层的气流。
如前所述，在根据本发明的第二方法的一个优选的实施方案中，在第三预处理步骤中控制HCl流量在反应室内的分配。这提高了蚀刻处理的选择性，因此是特别优选的。
对于Applied Materials的Epi Centura反应器获得名为AccusettTM的设备，其包括用于实现HCl流量的分配的阀门(“计量阀”)。蚀刻介质的流量分配在反应室的内部区域和外部区域内。优选利用适当的软件进行控制。
分配在内部区域内的蚀刻介质作用在围绕位于基座上的硅晶片的中心的区域上。分配在该室的外部区域内的这部分蚀刻介质作用在硅晶片的外部区域上，即尤其是边缘区域。内部区域和外部区域作为整体大致地对应于待处理的硅晶片的尺寸。
蚀刻介质在内部区域与外部区域之间的分配为0至最多0.75。
该比例是由内部区域内蚀刻介质的量相对于外部区域内蚀刻介质的量而求得的。
因此，I/O＝0意味着所有的蚀刻介质基本上都分配在外部区域，即硅晶片的边缘区域内。I/O＝0.75相应地意味着3份导入内部区域而4份导入外部区域，这能够使边缘区域内的材料去除量大约高出1/3。
在请求保护的I/O分配方面，明显不同于如前所述在US2008/0182397A1中在蚀刻处理期间分配为1.0至6.0的现有技术。
最简单地通过相应地安排和设置用于将气体导入反应室内的气体输入装置(“注射器”)，同样可以控制内部区域和外部区域相对于硅晶片的尺寸。在晶片直径为300mm的情况下，内部区域例如可以是在硅晶片中心的直径为75mm的圆形区域，如US 2008/0182397A1中所述。
在根据本发明的方法中，内部区域优选对应于围绕硅晶片中心的直径为1至20mm、1至50mm、1至75mm、1至100mm、1至150mm或更大的圆，而外部区域则对应于均包括硅晶片边缘的宽度为1至20mm、1至50mm、1至75mm、1至100mm、1至150mm或更大的环。这些数值同样来自于直径为300mm的硅晶片。在使用正在开发中的基材直径为450mm的下一代硅晶片时，内部区域和外部区域优选与此类似地选择略大的数值(例如最大为1至200mm或1至250mm)。
优选通过改变内部区域和外部区域的气体管道的直径而实现蚀刻介质在内部区域和外部区域中的量。通过减小管道直径而分别减小蚀刻介质的量。
在根据本发明的第二方法的该实施方案中，以下结构原则上是优选的：利用质流控制器(MFC)调节气体的量，其能够将流量调节在0.5至5slm之间。然后将该气体的量经由主气体管道引导至两个针形阀(内部区域和外部区域)，并在此分配。通过调节阀门(相互独立地调节内部区域和外部区域的管道直径)而进行控制。然后，经分配的气体的量经由注射器引入反应室。该结构的优点在于，可以通过适当的软件自动控制。
在预处理步骤之后至少在硅晶片的经抛光的正面上沉积外延层。为此，将作为原料气的硅烷源加入作为载气的氢气。取决于所用的硅烷源，在900至1200℃的温度下沉积外延层。
更优选在1050至1150℃的沉积温度下，优选使用三氯硅烷(TCS)作为硅烷源。
所沉积的外延层的厚度通常为0.5至5μm。
在沉积外延层之后，从外延反应器取出经外延涂覆的硅晶片。
进行一定次数的硅晶片上的外延沉积之后，通常用蚀刻介质，优选用HCl对基座进行处理，以从基座去除例如硅沉积物。
优选对硅晶片进行1至15次外延涂覆之后均实施基座蚀刻。为此取出经外延涂覆的硅晶片，并用HCl处理不带基材的基座。
除了基座表面以外，优选还用氯化氢清洗整个加工室，以去除硅沉积物。
优选在基座蚀刻之后在其他外延加工之前，用硅涂覆基座。这可以是有利的，因为这样一来待进行外延涂覆的硅晶片并不是直接位于基座上。
硅晶片优选为由单晶硅材料构成的晶片、SOI(“绝缘体上硅”)晶片、具有应变硅层的硅晶片(“应变硅”)或具有外延层的sSOI(“绝缘体上应变硅”)晶片或具有硅锗(SiGe)层的硅晶片。
下面依照涉及Applied Materials的Epi Centura型外延反应器的实施例以及依照附图阐述本发明。
附图说明
图1所示为用于实施该方法的外延反应器的反应室的结构示意图。
图2所示为在外延反应器中对于不同的处理温度通过蚀刻预处理对直径为300mm的经抛光的硅晶片去除材料的量。这均对应于两个本发明方法的第二预处理步骤。
图3所示为在外延反应器中对于不同的蚀刻介质流量及I/O比例通过蚀刻预处理对直径为300mm的经抛光的硅晶片去除材料的量。在此使得根据本发明的第二方法及其优选的实施方案更容易理解。
图4和图5所示为经抛光的硅晶片未经(图4)和经过在外延反应器中根据本发明进行预处理(图5)之后的厚度分布曲线。
具体实施方式
图1所示为用于实施本发明方法的反应室的结构示意图。
所示为加热元件11(上方、外部区域)、12(上方、内部区域)、13(下方、内部区域)和14(下方、外部区域)。该反应器包括：用于承载待进行外延涂覆的硅晶片的基座4、进气装置2、排气装置3、用于放置和提升基座和基材的装置5(例如利用所谓的提升销钉)以及用于以非接触的方式测量反应室中的温度的高温计61和62。
现在表1示例性地列出在Epi Centura的情况下灯功率的典型数值，其实现了对于本发明重要的在内部区域与外部区域之间的温度差。
在此情况下，总的灯功率为70kW，分配于4个在图1中所示的排灯(上方/内部、上方/外部、下方/内部、下方/外部)。这对应于约为950至1050℃的该室内的平均温度。
总功率的35.7％来自于上方的排灯或加热元件。
在蚀刻预处理期间所选的在内部/外部之间的灯功率分配不同于外延涂覆过程。
在Epi Centura的情况下，54％/13％的分配使得在硅晶片和基座上的温度分布均匀。在此在硅晶片的所有区域内的温度均是基本相同的。为了达到均匀的温度分布，必须针对各个反应室确定最佳的能量分配。即使在相同反应器类型(例如Epi Centura)的不同反应室内，所述能量分配也可以改变。本领域技术人员能够毫无问题地首先调节均匀的温度分布。
表1
  总功率   上方加热元件   下方加热元件
70kW   25kW＝70kW的35.7％   45kW＝70kW的64.3％
  分配：内部/外部   内部   外部   内部   外部
外延涂覆   13.5kW＝25kW的54％ 11.5kW   5.85kW＝45kW的13％ 39.15kW
蚀刻预处理   16.5kW＝25kW的66％ 8.5kW   7.2kW＝45kW的16％ 37.8kW
优选以如下方式确定外延涂覆步骤的最佳能量分配：
使用一组均具有大于10Ohm cm的基材电阻率的p型晶片(例如5个晶片)。对每个晶片设置不同的能量分配(例如，晶片1：54％/13％…晶片2：58％/14％，等等)。然后例如用KLA Tencor公司的SP1型光散射测量仪测量5个晶片，并在需要时在显微镜下检查。为其他的外延涂覆步骤选择平均的设置参数。目的是对于外延涂覆步骤在硅晶片上实现尽可能均匀的能量分配。该过程在半导体外延涂覆领域中被专家称作“运行滑动窗(running a slip window)”。
在制造过程中，定期对晶片检验可能的滑动(滑移)。若晶片上存在滑动，则运行“滑动窗”，以重新确定能量分配的最佳设置。
在本发明中，优选从对于外延涂覆过程以如下方式最优化的能量分配开始，对于蚀刻预处理提高内部区域内的功率，以获得在内部区域与外部区域之间所需的温度差。
若对于外延涂覆过程而言，对于上方加热元件的功率，例如54％或62％的最佳值进入内部区域(对于在整个晶片上的均匀温度分布)，则对于蚀刻预处理优选分别为66％或72％的值。
因此，在蚀刻预处理过程中，从之前的优化过程开始总是选择不同的能量分配，以达到对于本发明重要的5至30℃的温度差。
表1中66％/16％的分配产生约为20℃的温度差。该分配的改变使得能够在请求保护的整个范围内调节温度差。
图2所示为取决于硅晶片的平均温度对直径为300mm的硅晶片去除材料的量(因此轴坐标为-150mm至+150mm)。在预处理步骤中，使用表1的分配66％/16％。因此，在硅晶片的内部区域与外部区域之间的温度差约为20℃。
这表明，硅晶片围绕其中心(x轴＝0)的内部区域内的材料去除量显示出明显的温度相关性。980℃和1000℃和1020℃的温度显示出的蚀刻去除量曲线特别适合于以特别有利的方式修正大多数经凸面抛光的硅晶片的几何形状。因此，该温度范围对于本发明方法是特别优选的。
图3所示为针对不同的蚀刻处理各自对经抛光的硅晶片去除材料的量。所示均为取决于硅晶片以毫米计的直径的以微米计的去除量(作为从-150mm至+150mm的线扫描示出)。
71所示为在外延反应器中蚀刻介质的流量为0.9slm的蚀刻处理之后的材料去除量。这对应于根据现有技术利用通过传统质流控制器限制的HCl流量(通常最大为1slm)的标准蚀刻。
72所示为在以1.5slm的HCl流量及30秒的处理时间进行预处理(根据本发明的第二方法中的步骤3)之后对硅晶片去除材料的量。
73所示为在以1.5slm的HCl流量、40秒的处理时间及根据本发明的气体分配I/O＝0/200而根据本发明进行处理之后对晶片去除材料的量。
74所示为在以2.5slm的HCl流量、40秒的处理时间及根据本发明的气体分配I/O＝0/200＝0而根据本发明进行处理之后对晶片去除材料的量。
尤其是74显示出在边缘区域内蚀刻去除材料的量明显上升。
实施例：
在根据现有技术制造并最终在其正面上利用CMP抛光的直径为300mm的硅晶片上沉积外延层。
待进行外延涂覆的硅晶片具有凹面的边缘几何形状以及在围绕硅晶片中心的区域内的凸面的几何形状。
图4和图5示例性地显示了对应的整体厚度分布曲线。
还可看出厚度的边缘下降(边缘塌边)。
在此，图4所示为经抛光但未实施所述预处理的硅晶片，图5则实施了根据本发明的预处理。下面阐述为此采用的工艺参数。
所示为取决于直径(0至300mm)的整体厚度的各种分布曲线。
在外延反应器中对该硅晶片进行预处理时，首先在H2流量为60slm的氢气氛中进行预处理大约60秒。
在1150℃的温度下进行该H2烘焙。
随后改变至1000℃的温度(斜坡Ramp)，并将流量为1.0slm的HCl加入氢气氛。在该步骤2中氢气流量又为60slm。在步骤2中选择的温度分布导致在内部区域与外部区域之间的温度差为20℃(内部区域的温度比外部区域的温度高出20℃)。为此在灯的功率方面采用66％/16％的分配，参见表1。由此在晶片中心区域内实现提高的材料去除量。
在又利用加入氢气氛中的氯化氢进行的后续的预处理中HCl流量为3.5slm。因此，在步骤3中相对于步骤2提高了HCl流量。同样可以代替这种情况而将H2流量下降至10slm或更低(参见根据本发明的第一方法)。在实施例中，步骤3中的氢气流量为20slm。通过步骤3主要去除硅晶片边缘处的材料。在改变至1150℃的温度之后实施步骤3。
最后在步骤4中以1120℃的沉积温度、50slm的氢气流量及17slm的三氯硅烷(TCS)流量沉积外延层。沉积温度为1120℃。
最重要的工艺参数如下：
                步骤1    步骤2    步骤3    步骤4
                H2烘焙   蚀刻1    蚀刻2    沉积
蚀刻介质分配I/O                   0/200
灯的功率                 66％/16％
以slm计的HCl    -        1.0       3.5      -
以slm计的H2     60       60        20       50
以slm计的TCS                                17
以℃计的温度    1150     1000      1150     1120
由此可以在总体上补偿图4的阔边帽厚度分布曲线，并在步骤4外延涂覆之后获得具有突出的整体平面度的经外延涂覆的硅晶片。
选择步骤4中的工艺参数，从而沉积在其厚度方面尽可能均匀的外延层。

Claims (21)

1.用于制造经外延涂覆的硅晶片的方法，其中将在其正面上经抛光的硅晶片放置在外延反应器中的基座上，第一步骤在氢气氛中进行预处理，第二和第三步骤则将蚀刻介质加入氢气氛而进行预处理，随后提供外延层，其中在第一和第二步骤中氢气流量为20至100slm，在第二和第三步骤中蚀刻介质的流量为0.5至1.5slm，此外在第二步骤中反应室内的平均温度为950至1050℃，并且调节设置在基座上方和下方的加热元件的功率，从而在待进行外延涂覆的硅晶片围绕中心轴的径向对称区域与硅晶片位于该区域以外的部分之间存在5至30℃的温度差；而在第三步骤中氢气流量下降至0.5至10slm。
2.根据权利要求1的方法，其中预处理的第一步骤和第三步骤均在950至1200℃的温度范围内进行。
3.根据权利要求2的方法，其中预处理的第一步骤和第三步骤均在1050至1150℃的温度范围内进行。
4.根据权利要求1至3之一的方法，其中在预处理的第一步骤和第二步骤中氢气流量为40至60slm。
5.根据权利要求1至4之一的方法，其中在各个预处理步骤中预处理的持续时间均为10至120秒。
6.根据权利要求1至5之一的方法，其中在各个预处理步骤中预处理的持续时间均为20至60秒。
7.根据权利要求1至6之一的方法，其中在预处理的第三步骤中氢气流量下降至0.5至5slm。
8.根据权利要求1至7之一的方法，其中在预处理的第二步骤中反应室内的平均温度为980至1020℃。
9.用于制造经外延涂覆的硅晶片的方法，其中将在其正面上经抛光的硅晶片放置在外延反应器中的基座上，第一步骤在氢气氛中进行预处理，第二和第三步骤则将蚀刻介质加入氢气氛而进行预处理，随后提供外延层，其中在所有预处理步骤中氢气流量为1至100slm，在第二步骤中蚀刻介质的流量为0.5至1.5slm，而在第三步骤中蚀刻介质的流量为1.5至5slm，在第二步骤中反应室内的平均温度为950至1050℃，并且调节设置在基座上方和下方的加热元件的功率，从而在待进行外延涂覆的硅晶片围绕中心轴的径向对称区域与硅晶片位于该区域以外的部分之间存在5至30℃的温度差。
10.根据权利要求9的方法，其中将利用注射器引入反应室内的气流通过阀门分配在反应室的外部区域和内部区域，从而使内部区域内的气流作用在围绕硅晶片中心的范围内，而外部区域内的气流作用在硅晶片的边缘区域内，在第三预处理步骤中蚀刻介质在内部区域和外部区域内的分配I/O等于0至0.75。
11.根据权利要求9或10的方法，其中预处理的第一步骤和第三步骤均在950至1200℃的温度范围内进行。
12.根据权利要求11的方法，其中预处理的第一步骤和第三步骤均在1050至1150℃的温度范围内进行。
13.根据权利要求9至12之一的方法，其中在预处理的第一步骤和第二步骤中氢气流量为20至80slm。
14.根据权利要求13的方法，其中在预处理的第一步骤和第二步骤中氢气流量为40至60slm。
15.根据权利要求9至14之一的方法，其中在各个预处理步骤中预处理的持续时间均为10至120秒。
16.根据权利要求15的方法，其中在各个预处理步骤中预处理的持续时间均为20至60秒。
17.根据权利要求9至16之一的方法，其中在预处理的第三步骤中氢气流量为20至60slm。
18.根据权利要求17的方法，其中在预处理的第三步骤中氢气流量为20至40slm。
19.根据权利要求9至18之一的方法，其中在预处理的第三步骤中蚀刻介质的流量为2.0至4.5slm。
20.根据权利要求9至19之一的方法，其中在预处理的第三步骤中蚀刻介质的流量为3.0至4.0slm。
21.根据权利要求9至20之一的方法，其中在预处理的第二步骤中反应室内的平均温度为980至1020℃。
CN2010101832971A 2009-05-20 2010-05-20 经外延涂覆的硅晶片的制造方法 Active CN101894743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009022224.3 2009-05-20
DE102009022224A DE102009022224B4 (de) 2009-05-20 2009-05-20 Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
CN101894743A true CN101894743A (zh) 2010-11-24
CN101894743B CN101894743B (zh) 2012-09-26

Family

ID=42993609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101832971A Active CN101894743B (zh) 2009-05-20 2010-05-20 经外延涂覆的硅晶片的制造方法

Country Status (7)

Country Link
US (1) US8709156B2 (zh)
JP (1) JP4948628B2 (zh)
KR (1) KR101077324B1 (zh)
CN (1) CN101894743B (zh)
DE (1) DE102009022224B4 (zh)
SG (1) SG166722A1 (zh)
TW (1) TWI404125B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110189991A (zh) * 2019-04-30 2019-08-30 上海新昇半导体科技有限公司 一种外延片的制造方法
CN111133559A (zh) * 2017-07-10 2020-05-08 胜高股份有限公司 硅晶片的制造方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN115537918A (zh) * 2022-10-10 2022-12-30 中环领先半导体材料有限公司 一种改善111衬底外延表面粗糙度的工艺方法
CN115928203A (zh) * 2022-12-27 2023-04-07 西安奕斯伟材料科技有限公司 外延晶圆生产设备、外延晶圆生产方法和装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
KR101339580B1 (ko) * 2012-01-27 2013-12-10 주식회사 엘지실트론 소이 웨이퍼의 에피층 제조방법
CN107658245A (zh) 2013-01-16 2018-02-02 应用材料公司 石英上拱形结构及下拱形结构
KR102034901B1 (ko) * 2013-07-22 2019-11-08 에스케이실트론 주식회사 공정 챔버의 세정 방법
KR101589599B1 (ko) * 2014-12-22 2016-01-28 주식회사 엘지실트론 웨이퍼의 제조 방법
DE102015225663A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
CN115198352B (zh) * 2022-08-24 2024-03-26 西安奕斯伟材料科技股份有限公司 一种外延生长方法及外延晶圆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070062438A1 (en) * 2005-09-22 2007-03-22 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
CN1936111A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
JP2007084428A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874464A (en) * 1988-03-14 1989-10-17 Epsilon Limited Partnership Process for epitaxial deposition of silicon
US5108792A (en) 1990-03-09 1992-04-28 Applied Materials, Inc. Double-dome reactor for semiconductor processing
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4158607B2 (ja) 2003-06-09 2008-10-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4508000B2 (ja) 2005-06-22 2010-07-21 株式会社Ｓｕｍｃｏ エピタキシャル膜の製造方法
US7195934B2 (en) 2005-07-11 2007-03-27 Applied Materials, Inc. Method and system for deposition tuning in an epitaxial film growth apparatus
US7651948B2 (en) 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070062438A1 (en) * 2005-09-22 2007-03-22 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
CN1936111A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
JP2007084428A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133559A (zh) * 2017-07-10 2020-05-08 胜高股份有限公司 硅晶片的制造方法
CN111133559B (zh) * 2017-07-10 2023-03-24 胜高股份有限公司 硅晶片的制造方法
CN110189991A (zh) * 2019-04-30 2019-08-30 上海新昇半导体科技有限公司 一种外延片的制造方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN115537918A (zh) * 2022-10-10 2022-12-30 中环领先半导体材料有限公司 一种改善111衬底外延表面粗糙度的工艺方法
CN115928203A (zh) * 2022-12-27 2023-04-07 西安奕斯伟材料科技有限公司 外延晶圆生产设备、外延晶圆生产方法和装置

Also Published As

Publication number Publication date
SG166722A1 (en) 2010-12-29
KR20100125175A (ko) 2010-11-30
US20100294197A1 (en) 2010-11-25
KR101077324B1 (ko) 2011-10-26
TWI404125B (zh) 2013-08-01
CN101894743B (zh) 2012-09-26
DE102009022224B4 (de) 2012-09-13
DE102009022224A1 (de) 2010-11-25
US8709156B2 (en) 2014-04-29
TW201110197A (en) 2011-03-16
JP2010272868A (ja) 2010-12-02
JP4948628B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
CN101894743B (zh) 经外延涂覆的硅晶片的制造方法
CN101814428B (zh) 经外延涂覆的硅晶片的制造方法
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101783288B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN100587128C (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
SG177026A1 (en) Method for producing epitaxially coated silicon wafers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant