CN1936111B - 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 - Google Patents

外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 Download PDF

Info

Publication number
CN1936111B
CN1936111B CN2006101543528A CN200610154352A CN1936111B CN 1936111 B CN1936111 B CN 1936111B CN 2006101543528 A CN2006101543528 A CN 2006101543528A CN 200610154352 A CN200610154352 A CN 200610154352A CN 1936111 B CN1936111 B CN 1936111B
Authority
CN
China
Prior art keywords
silicon wafer
wafer
silicon
pedestal
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101543528A
Other languages
English (en)
Other versions
CN1936111A (zh
Inventor
赖因哈德·绍尔
托尔斯滕·施内彭西佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1936111A publication Critical patent/CN1936111A/zh
Application granted granted Critical
Publication of CN1936111B publication Critical patent/CN1936111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Abstract

本发明涉及用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从该外延反应器取出，其特征在于，在实施外延涂覆一定次数之后，对该基座实施蚀刻处理，并在该蚀刻处理之后，使该基座亲水化。本发明还涉及硅晶片，其包括一个正面及一个背面，其中至少其正面经过抛光，且至少在其正面上涂覆外延层，该硅晶片的最大局部平直度值SFQRmax为0.01微米至0.035微米。

Description

外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
技术领域
本发明涉及外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法。
背景技术
外延涂覆的硅晶片适用于半导体工业，尤其适用于制造高度集成的电子元件，如微处理器或存储芯片。在此情况下，对可在其上生产电子元件的硅晶片的正面的平直度提出高的要求。制造电子元件期间需要使照射硅晶片(平版印刷术)的过程及中间抛光加工(“化学机械抛光”，CMP)过程中的问题少。
在此情况下，关键性特性是硅晶片正面上的局部平直度或局部几何形状。现代步进机技术要求在硅晶片正面的部分区域内具有最佳的局部平直度，例如称作SFQR(“位点的正面基准的最小二乘方/范围”＝将特定尺寸的元件区域(测量窗口，“位点”)的经过误差平方最小化的特定正面的正误差和负误差)。最大局部平直度SFQRmax是指硅晶片上加以考虑的元件区域的最大SFQR值。
确定最大局部平直度值时通常考虑例如为3毫米的边缘切除部分。硅晶片上位于名义上的边缘切除部分以内的区域通常称作“固定品质区”，缩写为FQA。那些一部分区域位于FQA以外但其中心位于FQA以内的位点称作“部分位点”。测量最大局部平直度时通常不涉及“部分位点”，而是仅涉及所谓的“全体位点”，即完全位于FQA以内的元件区域。为了能够比较最大局部平直度值，说明边缘切除部分及FQA的尺寸等是否考虑了“部分位点”是至关重要的。
公认的经验法则是：硅晶片的SFQRmax值必须等于或小于于该硅晶片上待制造的半导体元件的可能的线宽。若超过该值，则导致步进机的聚焦问题，并因此导致相关元件的损失。但在优化成本方面，目前通常不会例如仅仅由于元件区域超过元件制造商所规定的SFQRmax值而拒收硅晶片，而且允许具有更高数值的元件区域的特定百分比，通常为1％。允许低于几何形状参数的特定极限值的位点的百分比通常由PUA(“可用区域百分比”)值表示，例如在SFQRmax值小于或等于0.1微米且PUA值为99％的情况下，99％位点的SFQRmax值等于或小于0.1微米，同时允许1％的位点具有更高的SFQR值(“芯片产率”)。
依照现有技术，硅晶片是按照以下加工顺序制造的：将硅单晶切割成晶片，使机械敏感边缘变圆，实施研磨步骤，如磨削或研磨，然后抛光。EP 547894A1描述了一种研磨法；专利申请EP 27253A1及EP 580162A1中请求保护磨削法。
最终平直度通常是通过抛光步骤现实的，在抛光之前任选借助蚀刻步骤除去干扰性的晶体层并去除杂质。例如DE 19833257C1公开了一种合适的蚀刻法。传统单面加工的抛光法(“单面抛光”)通常导致平面平行度较差，而双面侵蚀的抛光法(“双面抛光”)可制得具有提高的平直度的硅晶片。
对于经抛光的硅晶片，还通过机械及化学机械加工步骤，如磨削、研磨及抛光，以达到所需的平直度。
DE 19938340C1描述了单晶硅晶片，其具有以相同的晶体取向并以单晶的方式生长的硅层，所谓的外延涂覆，随后在该层上制造半导体元件。与均匀材料的硅晶片相比，此类外延涂覆的硅晶片的优点例如是：双极性CMOS电路内的电荷逆转现象由元件短路(“闩锁”问题)，更低的缺陷密度(例如降低COPs(“晶体原生颗粒”)的数量)以及不存在值得一提的氧含量而加以阻止，因此元件相关区域内的氧析出物可排除短路风险。
依照现有技术，外延涂覆的硅晶片通常是由合适的中间产物通过去除材料的抛光-最终抛光-清洗-外延涂覆的加工顺序而制得的。
DE 10025871A1公开了用于制造正面上具有沉积外延层的硅晶片的方法，该方法包括以下加工步骤：
(a)作为单独的抛光步骤的去除材料抛光；
(b)硅晶片的(亲水式)清洗及烘干；
(c)于外延反应器内，在950至1250℃下，预处理该硅晶片的正面；及
(d)在经预处理的硅晶片的正面上沉积外延层。
为保护硅晶片不被颗粒加载，通常于抛光后对该硅晶片施加亲水性清洗。该亲水性清洗作用在该硅晶片上产生自然氧化物，该自然氧化物非常薄(取决于清洗及测量的类型，约为0.5至2纳米)。
随后于外延反应器内，在硅晶片的预处理过程中，通常在氢气氛内(也称作“H2烘烤”)将该自然氧化物去除。
在第二步骤中，用蚀刻介质对硅晶片实施预处理，从而使该硅晶片正面的表面粗糙度降低并从表面去除抛光缺陷。通常使用气态氯化氢(HCl)作为蚀刻介质并将其加入氢气氛中(“HCl蚀刻”)。
如此进行预处理的硅晶片随后获得外延层。现有技术中描述了外延反应器，它们尤其在半导体工业中用于在硅晶片上沉积外延层。为此，在外延反应器内，利用热源，优选利用上方及下方的热源，如灯或排灯，对一个或更多个硅晶片进行加热，随后使其曝露于由含有硅化合物的源气体(硅烷)、载体气体(如氢)及任选的掺杂气体(如二硼烷)组成的气体混合物中。
外延层的沉积通常是依照CVD法(“化学气相沉积”)，通过将硅烷如三氯硅烷(SiHCl3，TCS)作为源气体送至硅晶片的表面，并在600至1250℃的温度下使其于此处分解成元素硅及挥发性的副产品，并于该硅晶片上形成外延成长硅层。该外延层可为未经掺杂的，或利用合适的掺杂气体针对性地用硼、磷、砷或锑进行掺杂，以调节其传导类型及传导率。
由石墨、碳化硅(SiC)或石英组成的基座位于该外延反应器的沉积室内，用作预处理步骤及外延涂覆期间硅晶片的支架。在此情况下，该硅晶片通常位于该基座的铣孔内，以确保加热均匀并保护其上通常不进行沉积的硅晶片背面不接触源气体。
依照现有技术，外延反应器的加工室被设计为用于一个或更多个硅晶片。
对于具有更大直径(大于或等于150毫米)的硅晶片，通常使用单晶片反应器，这是因为已知其具有优良的外延层厚度均匀性。层厚度的均匀性可通过不同的措施加以调节，例如通过改变气流(氢、TCS)，通过安装及调节气体入口装置(注射器)，通过改变沉积温度或对基座进行修改。
在外延涂覆中，于硅晶片上实施几次外延沉积之后，通常对无基材的基座进行蚀刻处理，其中从基座及加工室的其他部件去除硅沉积物。例如可用氯化氢(HCl)实施的该蚀刻处理，在单晶片反应器的情况下通常在加工几个硅晶片之后(例如外延涂覆3至5次之后)已经实施，而在沉积薄的外延层时则在加工更多数量的硅晶片之后(例如外延涂覆10至20次之后)才实施。
通常仅用HCl的蚀刻处理，或利用HCl进行蚀刻处理然后对基座实施短暂涂覆。实施基座涂覆，从而不将硅晶片直接放在基座上。
表明现有技术中已知的方法会导致产率差，这是因为外延涂覆的硅晶片的一部分，尤其是边缘区域内的局部平直度差。若例如在四次外延沉积之后均对基座实施蚀刻处理，则该外延涂覆的硅晶片中至少一个在边缘区域内具有明显更差的局部平直度。该外延涂覆的硅晶片的最大局部平直度参数SFQRmax通常在0.05微米或更高的范围内，因此不适合于形成线宽低于45纳米的下一代电子元件的结构(步进机技术)。
发明内容
所以，本发明的目的在于提高具有优良的局部平直度的外延涂覆硅晶片的产率，并提供满足下一代技术要求的外延涂覆的硅晶片。
该目的是通过用于外延涂覆硅晶片的方法加以实现的，其中提供许多至少在正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，其特征在于，在实施外延涂覆一定次数之后，对该基座实施蚀刻处理，并在该蚀刻处理之后，使该基座亲水化。
在根据本发明的方法中，首先提供许多至少于其正面上经抛光的硅晶片。
为此，利用已知的切割方法，优选通过具有自由颗粒(“浆料”)或固定颗粒(金刚砂线)的线切割，将依照现有技术，优选通过Czochralski坩埚拉晶法制得的单晶切割成许多硅晶片。
此外，实施机械加工步骤，如顺序单面磨削法(SSG)、同时双面磨削法(DDG)或研磨。硅晶片的边缘包含任选存在的机械标记，如取向刻痕，或硅晶片边缘的基本上呈直线的削平(“平面”)，通常还进行加工(边缘圆化，“边缘-刻痕-研磨”)。
此外，还存在包括清洗及蚀刻步骤的化学处理步骤。
在依照现有技术实施磨削、清洗及蚀刻步骤之后，通过去除材料实施抛光使该硅晶片的表面平滑化。对于单面抛光(SSP)，于加工期间，用胶泥通过真空或利用粘接剂将硅晶片的背面固定在载体板上。对于双面抛光(DSP)，将硅晶片松散地嵌入锯齿状的薄圆盘中，并于覆盖着抛光布的上抛光盘和下抛光盘之间以“自由浮动”的方式同时抛光正面及背面。
至少抛光所提供的硅晶片的正面。
此外，所提供的硅晶片的正面优选以不含光雾的方式，例如利用软抛光布借助于碱性抛光溶胶实施抛光；为获得至此步骤所制硅晶片的几何形状，在此情况下去除材料的量相对较少，优选为0.05至1.5微米。文献中通常称此步骤为CMP抛光(“化学机械抛光”)。
在抛光之后，依照现有技术对硅晶片实施亲水性清洗及烘干。实施清洗作用可采用分批法，于洗浴内同时清洗许多硅晶片，或采用喷洒法等实施单晶片加工。
随后于单晶片反应器内在所提供的硅晶片的经抛光的正面上沉积外延层。
所提供的硅晶片优选为单晶硅晶片、SOI(“绝缘体上硅”)晶片、具有应变硅层(“应变硅”)的晶片或sSOI(“绝缘体上应变硅”)晶片。
在将外延层实际沉积在硅晶片的经抛光的正面上之前，在加工室内，优选于950至1200℃的温度范围内，在纯氢气氛中，首先对硅晶片均实施预处理，从而将在前的清洗步骤之后所形成的自然氧化物从该硅晶片的正面除去。
在此情况下，氢气流量为1至100slm(标准升/分钟)，更优选为30至60slm。
在第二步骤中，将蚀刻介质加入氢气氛中，并用该蚀刻介质处理该硅晶片，优选在950至1200℃的温度下。
优选使用气态氯化氢作为蚀刻介质。在此情况下，气态HCl的浓度优选保持在5至20体积％的范围内，从而使蚀刻速率为0.01至0.2微米/分钟。
除气态HCl以外，优选还添加硅烷源，如硅烷(SiH4)、二氯硅烷(SiH2Cl2)、三氯硅烷(TCS、SiHCl3)或四氯硅烷(SiCl4)，更优选添加三氯硅烷，至氢气氛中的量，使硅沉积量与硅去除量达到平衡。但这两个反应以足够高的反应速率进行，从而使表面上的硅移动，使表面光滑并去除表面上的缺陷。
在预处理步骤之后，于硅晶片经抛光的正面上沉积外延层。为此，将作为源气体的硅烷源加入作为载体气体的氢气中。取决于所用的硅烷源，在900至1200℃的温度下沉积外延层。
在1050至1150℃的沉积温度下，优选使用三氯硅烷(TCS)作为硅烷源。
沉积的外延层的厚度优选为0.5至5微米。
对硅晶片外延涂覆一定次数之后，用蚀刻介质处理该基座，其中该基座上没有基板。
优选在1至5次外延涂覆之后，于该外延反应器的加工室内实施蚀刻处理。这意谓着例如对硅晶片进行第三次外延涂覆之后，均将经外延涂覆的硅晶片从该基座或从该外延反应器移走，随后对该基座实施蚀刻处理。
优选用HCl实施蚀刻处理。
依照本发明，于该蚀刻处理之后，使该基座亲水化。通过该基座的亲水化作用可使基座表面的氧达到饱和，即该基座表面具有亲水性。
优选通过将亲水性晶片短时间置于该基座上而对该基座实施亲水化作用。
亲水性晶片是指至少一个面上包括亲水性层的晶片，将该晶片置于该基座上，使该亲水性层与基座表面相接触。
当该亲水性晶片置于该基座上时，该基座或该加工室中的温度优选为700至1100℃。
在此情况下，该亲水性晶片不进行涂覆。
1至30秒之后，优选将该亲水性晶片再次从该基座移走。
随后对所提供的下一个硅晶片实施外延涂覆。
使用硅晶片作为亲水性晶片是特别有效的，并因此是特别优选的，该硅晶片包括热的氧化物层或LTO(“低温氧化物”)层。
当该LTO晶片放置在该基座上时，该基座的温度优选为700至900℃。
优选在1至10秒之后，将该LTO晶片再次从该基座移走。
特别优选在每次外延涂覆之后均对该基座实施蚀刻处理。
发现在现有技术中，在基座蚀刻之后立即实施外延涂覆的硅晶片，在其边缘区域内具有特别差的局部平直度。这是因为于硅晶片与基座之间使氢、蚀刻气体或沉积气体透过，尤其是在硅晶片的边缘处，该硅晶片的局部平直度明显发生变化。在蚀刻处理之后，该基座表面的氢达到饱和。若现在将硅晶片放置在氢达到饱和的基座表面上，于氢气氛中实施预处理期间，氢可在基座与硅晶片的背面之间向内沿着硅晶片中心的方向扩散，并除去那里的自然氧化物。随后实施该硅晶片的外延涂覆期间，在背面被蚀刻掉的位置上，尤其是在硅晶片的边缘区域内，硅可以生长，这导致硅晶片的边缘区域内的局部平直度变得更差，并因此使最大局部平直度变差。
在根据本发明的方法中不会发生该问题，这是因为通过将亲水性晶片放置在该基座上而使其亲水化。
若使用LTO晶片，部分的氧从该LTO层转移至该基座上，从而在移走该LTO晶片之后，基座表面上富含氧。其优点是：在氢气氛中对待实施外延涂覆的下一个硅晶片实施预处理期间，因为渗入的氢与来自氧达到饱和的基座的氧反应，在基座表面与待实施外延涂覆的硅晶片之间难以使氢透过。
因此阻止待实施外延涂覆的硅晶片的背面上的自然氧化物被除去。因为该硅晶片背面上的自然氧化物的蚀刻去除量未达到明显的程度，在蚀刻位置处不发生硅的沉积作用。因此，可防止基座蚀刻之后立即实施外延涂覆的硅晶片的局部平直度变差，并提高具有特定的最大局部平直度的外延涂覆硅晶片的产率。
蚀刻处理基座之后放置在该基座上的亲水性晶片或LTO晶片优选使用多次。
在本发明的范畴内，以下加工顺序是特别优选的：
(a)将至少于其正面上经过抛光的硅晶片放置在基座上；
(b)于氢气氛中预处理该经抛光的硅晶片，并将HCl加入氢气氛；
(c)对该经预处理的硅晶片实施外延涂覆；
(d)移去外延涂覆的硅晶片；
(e)用HCl对该基座实施蚀刻处理；
(f)将LTO晶片放置在该基座上一定的时间；
(g)移去该LTO晶片；
随后再次实施步骤(a)至(g)。
以该加工顺序，每次外延涂覆之后对该基座实施蚀刻处理，其中每次对该基座实施蚀刻处理之后将LTO晶片置于该基座上，从而使该基座表面上的氧过剩。
发现依照(a)至(g)的特别优选的加工顺序适合于制造硅晶片，该硅晶片包括一个正面及一个背面，其中至少该正面经过抛光，且在该正面上涂覆外延层，其特征在于：基于该经涂覆的硅晶片正面上的尺寸为26×8平方毫米的测量窗口的区域网格()的部分区域的至少99％以及2毫米的边缘去除部分，该硅晶片的最大局部平直度值SFQRmax为0.01微米至0.035微米。
这是以特别优选的加工顺序通过在每次外延涂覆之后对该基座实施蚀刻处理而实现的。在每次实施外延涂覆之前将该基座上的硅沉积物除去。为了防止依照(b)实施预处理期间氢容易在基座与硅晶片之间透过，每次对该基座实施蚀刻处理之后，将LTO晶片置于该基座上一定的时间，随后将其移走。一方面，该加工顺序使得待实施外延涂覆的硅晶片放置于不含任何沉积物的清洁的基座表面上，并因此特别平整。另一方面，在现有技术中已发现但无法解释的基座蚀刻处理对外延涂覆硅晶片的局部平直度的负面影响可通过在基座的蚀刻处理之后短时间放置LTO晶片而加以防止。
依照该特别优选的加工顺序实施外延涂覆的硅晶片获得以下最大局部平直度：0.013微米-0.018微米-0.024微米-0.028微米-0.033微米。在此情况下，再次以在外延涂覆的硅晶片正面上的尺寸为26×8平方毫米的测量窗口的区域网格以及2毫米的边缘去除部分为基准。
该外延涂覆的硅晶片的最大局部平直度SFQRmax优选为0.01微米至0.025微米，这是因为发现对于具有正面及背面均经过抛光的硅晶片而言，根据本发明的方法产生特别优良的结果。这是由于在此情况下，该基座与该基座所承载的硅晶片背面之间的间隙非常狭窄。
若在依照(a)的特别优选的加工顺序中，使用背面经过抛光且正面经CMP抛光的硅晶片以及具有经过抛光的承载面的基座，可制得最大局部平直度SFQRmax进一步改进的外延涂覆的硅晶片。在此情况下，该硅晶片的正面及背面优选采用DSP进行抛光。
所以，包括一个正面及一个背面的硅晶片，其中正面及背面采用DSP进行抛光并且正面经过CMP抛光，至少于其正面上涂覆外延层，基于2毫米的边缘去除部分，该硅晶片的最大局部平直度SFQRmax优选为0.01至0.02微米。
在此情况下，该硅晶片的正面及背面均经过抛光(去除材料抛光)，该硅晶片的正面进一步实施不含光雾方式的抛光或CMP抛光，且该硅晶片的正面具有外延层。
对于直径为300毫米的外延涂覆的硅晶片，在边缘去除部分为2毫米的情况下，共获得尺寸为26毫米×8毫米的片段的区域网格形式的测量窗口(位点)336个，其中这336个测量窗口中的52个是“部分位点”。
在本发明的范畴内，优选在测定最大局部平直度时还考虑“部分位点”，即该硅晶片正面上的尺寸为26毫米×8毫米的测量窗口的区域网格的所有部分区域。
PUA值(“芯片产率”)为至少99％，即至少99％的测量窗口的局部平直度值等于或小于对应的最大局部平直度。
PUA值优选为100％，即所有的单个测量窗口的局部平直度均等于或小于最大局部平直度。
通过等于或小于0.02微米的极小的最大局部平直度，根据本发明的硅晶片已适合于制造线宽等于0.022微米或更小的电子元件，依照ITRS(“International Technology Roadmap For Semiconductors”)还称作hp22技术代。具有此类优异的局部平直度的外延涂覆硅晶片尚未在现有技术中公开。
根据本发明的硅晶片优选为单晶硅晶片、SOI(“绝缘体上硅”)晶片、具有应变硅层(“应变硅”)的晶片或sSOI(“绝缘体上应变硅”)晶片，它们均至少在其正面上具有外延层。
附图说明
图1所示为正面经CMP抛光的硅晶片的局部平直度。
图2所示为来自图1的根据现有技术具有外延层的硅晶片的局部平直度。
图3所示为正面经CMP抛光的硅晶片的局部平直度。
图4所示为来自图3的根据本发明具有外延层的硅晶片的局部平直度。
图5所示为正面经CMP抛光的硅晶片的厚度对该硅晶片半径的曲线(“线扫描”)。
图6所示为根据本发明具有外延层且正面预先经CMP抛光的硅晶片的厚度对该硅晶片半径的线扫描方式的曲线。
图7所示为根据本发明具有外延层且正面预先经CMP抛光的硅晶片的厚度与正面以不含光雾方式抛光的硅晶片的厚度之差对其半径的曲线(线扫描)。
具体实施方式
下面参考图1至7阐述本发明，其中图1至5是以透视方式表示的圆形硅晶片的几何形状。
比较例(现有技术)
图1所示为直径300毫米的正面及背面经DSP抛光且正面经CMP抛光的硅晶片的局部平直度SFQR。将该硅晶片划分成336个尺寸为26×8平方毫米的测量窗口的区域网格，其中52个测量窗口是“部分位点”。该SFQR值是以2毫米的边缘去除部分或296毫米的FQA为基准测得的。若考虑52个“部分位点”，则最大局部平直度SFQRmax为0.055微米，作为该硅晶片的所有SFQR的最大值。该局部平直度朝边缘方向明显增加，这可通过粗体数字看出。
随后依照现有技术，于该经CMP抛光的硅晶片正面上沉积外延层。在1120℃的加工室内在TCS流量为17标准升/分钟、载体气体H2流量为50标准升/分钟且沉积时间为63秒的情况下实施沉积。
图2所示为该外延涂覆的硅晶片的局部平直度。边缘去除部分及FQA对应于图1中所述的值。此处，在边缘区域内的外延涂覆的硅晶片的局部平直度进一步显著升高，这同样可由粗体数字看出。若考虑52个“部分位点”，最大局部平直度SFQRmax为0.051微米。
对于其他根据现有技术在外延沉积作用之前未对基座实施亲水化作用的外延涂覆的硅晶片而言，获得以下最大局部平直度SFQRmax：0.042-0.044-0.050-0.057，其中后两个值对应于基座蚀刻处理之后立即实施外延涂覆的硅晶片的最大局部平直度。
实施例
图3所示为直径300毫米的正面及背面经DSP抛光且正面经CMP抛光、仍以2毫米的边缘去除部分为基准的硅晶片的局部平直度。此处，该硅晶片边缘处的局部平直度具有明显更差的数值，这可由粗体数字看出。若考虑52个“部分位点”，则最大局部平直度SFQRmax为0.046微米。
该经CMP抛光的硅晶片在基座蚀刻处理并将LTO晶片置于基座上之后实施外延涂覆。在此情况下，于基座蚀刻处理之后，于加工室内，在900℃的温度下，将该LTO晶片置于该基座上10秒。随后于经CMP抛光的硅晶片正面上实施外延沉积作用，其中采用以下加工参数：TCS流量为17标准升/分钟，H2流量为50标准升/分钟，温度为1120℃，沉积时间为63秒。
图4所示为该外延涂覆的硅晶片的局部平直度。在此情况下所得最大局部平直度SFQRmax为0.019。在此情况下，考虑了52个“部分位点”。该优异的局部平直度参数是由于该外延涂覆的硅晶片的边缘区域内的局部平直度明显改善，这是通过根据本发明的方法，尤其是由预先实施的基座亲水化作用而实现的。
图5所示为正面经CMP抛光的硅晶片厚度对半径的以线扫描方式的曲线。以2毫米的边缘去除部分为基准。该附图显示在两个边缘处硅晶片的厚度明显降低。该边缘下降现象是由于抛光步骤。硅晶片通常实施凹面抛光，即经抛光的硅晶片的厚度从硅晶片的中心向外减少，从而仅在边缘处出现厚度下降现象(“Roll-off”)。
图6所示为正面经CMP抛光且具有外延层的硅晶片的厚度对半径的以线扫描方式的曲线。该外延涂覆的硅晶片的厚度由内向外减少。该硅晶片的厚度不出现边缘下降现象。
最后，图7所示为来自图6的外延涂覆的硅晶片的厚度与来自图5的经CMP抛光的硅晶片的厚度之差取决于硅晶片半径的以线扫描方式的曲线。该附图所示为经CMP抛光的硅晶片的厚度由于预处理步骤及外延层的沉积作用而变化的情况。
可知该外延涂覆的硅晶片的厚度在边缘处显著增加，因此在经CMP抛光的硅晶片中观察到的边缘下降现象可至少部分地加以补偿。如图4中所示，这表明外延涂覆的硅晶片在边缘处的局部平直度的改善，以及整体上该最大局部平直度的明显改善。这是由于在外延涂覆之前对基座实施的亲水化作用，这阻止了预处理期间氢在基座与硅晶片之间透过并且阻止该硅晶片背面上的自然氧化物被除去，它们的结果是硅在该硅晶片背面上的去除了自然氧化物的位置上生长，并导致尤其是边缘区域内的局部平直度进一步变差，如比较例及图2所示。
其他测量表明，于外延沉积作用之前均对该基座实施蚀刻处理并随后于加工室内在900℃的温度下，将LTO晶片放置于该基座上10秒，则该外延沉积的硅晶片具有下述最大局部平直度SFQRmax：0.012-0.014-0.015-0.018。经检验的硅晶片的正面及背面均实施DSP抛光且正面实施CMP抛光。此外，使用具有经抛光的承载面的基座。

Claims (17)

1.用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从该外延反应器取出，其特征在于，在实施外延涂覆一定次数之后，对该基座实施蚀刻处理，并在该蚀刻处理之后，以如下方式使该基座亲水化，将具有至少一个亲水面的亲水性晶片置于所述基座上1至30秒，并随后将该晶片移出所述外延反应器。
2.根据权利要求1所述的方法，其特征在于，在每次外延涂覆之后均对所述基座实施蚀刻处理。
3.根据权利要求1或2所述的方法，其特征在于，在对所述基座实施蚀刻处理之后，在所述基座上沉积硅层。
4.根据权利要求1或2所述的方法，其特征在于，在700至1100℃的温度下将所述亲水性晶片放置在所述基座上1至30秒。
5.根据权利要求1或2所述的方法，其特征在于，所述亲水性晶片是硅晶片，而该硅晶片上的亲水性层是热氧化物层。
6.根据权利要求5所述的方法，其特征在于，在700至900℃的温度下将具有热氧化物层的硅晶片放置在所述基座上1至10秒。
7.根据权利要求1或2所述的方法，其特征在于，多次使用所述亲水性晶片。
8.根据权利要求1或2所述的方法，其特征在于，所提供的硅晶片的正面及背面上均利用DSP进行抛光。
9.根据权利要求1或2所述的方法，其特征在于，所提供的硅晶片在其正面上均利用CMP进行抛光。
10.根据权利要求1或2所述的方法，其特征在于，使用具有经过抛光的承载面的基座。
11.根据权利要求1或2所述的方法，其特征在于，所提供的硅晶片是单晶硅晶片、SOI晶片、具有应变硅层的晶片或sSOI晶片。
12.硅晶片，其包括一个正面及一个背面，其中至少其正面经过抛光，且至少在其正面上涂覆外延层，基于该经涂覆的硅晶片正面上的尺寸为26×8平方毫米的测量窗口的区域网格的部分区域的至少99％以及2毫米的边缘去除部分，该硅晶片的最大局部平直度值SFQRmax为0.01微米至0.035微米。
13.根据权利要求12所述的硅晶片，其具有经抛光的正面和背面，其正面经CMP抛光且在该正面上具有外延层，其最大局部平直度SFQRmax为0.01微米至0.025微米。
14.根据权利要求13所述的硅晶片，其正面及背面利用DSP实施抛光。
15.根据权利要求12至14之一所述的硅晶片，基于该经涂覆的硅晶片正面上的尺寸为26×8平方毫米的测量窗口的区域网格的所有部分区域，该硅晶片的最大局部平直度SFQRmax为0.01至0.02微米。
16.根据权利要求12至14之一所述的硅晶片，其中该硅晶片是单晶硅晶片、SOI晶片、具有应变硅层的晶片或具有外延层的sSOI晶片。
17.根据权利要求12至14之一所述的硅晶片，其中沉积在其正面上的外延层的厚度为0.5至5微米。
CN2006101543528A 2005-09-22 2006-09-22 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 Active CN1936111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005045337.6 2005-09-22
DE102005045337A DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
CN1936111A CN1936111A (zh) 2007-03-28
CN1936111B true CN1936111B (zh) 2010-06-09

Family

ID=37852461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101543528A Active CN1936111B (zh) 2005-09-22 2006-09-22 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法

Country Status (7)

Country Link
US (1) US7659207B2 (zh)
JP (1) JP4723446B2 (zh)
KR (1) KR100808930B1 (zh)
CN (1) CN1936111B (zh)
DE (1) DE102005045337B4 (zh)
SG (2) SG163574A1 (zh)
TW (1) TWI296133B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933399B2 (ja) * 2007-10-25 2012-05-16 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
JP5207447B2 (ja) 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP6729352B2 (ja) * 2016-12-26 2020-07-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6924593B2 (ja) * 2017-03-21 2021-08-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
CN1577744A (zh) * 2003-06-26 2005-02-09 硅电子股份公司 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3771857D1 (de) 1986-12-08 1991-09-05 Sumitomo Electric Industries Flaechenschleifmaschine.
JPH0615565A (ja) 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
TW228549B (en) 1992-01-30 1994-08-21 Sy-Wei Wang A method of cultivating and producing symbiosis photo synthetic bacteria (P. S. B.)
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US20010001384A1 (en) 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
KR100588098B1 (ko) 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US20020142170A1 (en) 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001068420A (ja) 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
DE19960823B4 (de) 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
KR100456526B1 (ko) 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
JP2003163216A (ja) 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003100855A (ja) 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003124219A (ja) 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4656788B2 (ja) 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4465141B2 (ja) 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP2003309707A (ja) 2002-04-16 2003-10-31 Canon Inc 画像読取装置
JP2003318109A (ja) 2002-04-22 2003-11-07 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6905771B2 (en) 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP4708697B2 (ja) 2002-11-11 2011-06-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP2004335528A (ja) 2003-04-30 2004-11-25 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4215572B2 (ja) 2003-06-17 2009-01-28 富士電機ホールディングス株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
KR101144825B1 (ko) 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
CN1577744A (zh) * 2003-06-26 2005-02-09 硅电子股份公司 经涂覆的半导体晶片、及制造该半导体晶片的方法及装置

Also Published As

Publication number Publication date
TW200713448A (en) 2007-04-01
US7659207B2 (en) 2010-02-09
JP4723446B2 (ja) 2011-07-13
DE102005045337B4 (de) 2008-08-21
CN1936111A (zh) 2007-03-28
TWI296133B (en) 2008-04-21
SG131085A1 (en) 2007-04-26
US20070066082A1 (en) 2007-03-22
JP2007088473A (ja) 2007-04-05
SG163574A1 (en) 2010-08-30
KR20070033937A (ko) 2007-03-27
DE102005045337A1 (de) 2007-04-05
KR100808930B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN100587128C (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101783288B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
KR101632947B1 (ko) Sic 에피택셜 필름을 갖는 sic 기판
CN101894743B (zh) 经外延涂覆的硅晶片的制造方法
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
TWI435962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
CN101575701B (zh) 用于制造外延半导体晶片的方法
US20160312381A1 (en) Apparatus for producing sic epitaxial wafer and method for producing sic epitaxial wafer
KR20010107686A (ko) 에피택셜성장 반도체웨이퍼의 제조방법
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP2022067843A (ja) 炭化珪素単結晶基板およびその製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant