TWI296133B - Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers - Google Patents

Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers Download PDF

Info

Publication number
TWI296133B
TWI296133B TW095134859A TW95134859A TWI296133B TW I296133 B TWI296133 B TW I296133B TW 095134859 A TW095134859 A TW 095134859A TW 95134859 A TW95134859 A TW 95134859A TW I296133 B TWI296133 B TW I296133B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
epitaxial
crystal
front side
Prior art date
Application number
TW095134859A
Other languages
English (en)
Other versions
TW200713448A (en
Inventor
Schauer Reinhard
Schneppensieper Thorsten
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200713448A publication Critical patent/TW200713448A/zh
Application granted granted Critical
Publication of TWI296133B publication Critical patent/TWI296133B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Description

1296133 » ' Μ 、 九、發明說明·· 【發明所屬之技術領域】 塗敷蠢晶之秒晶圓廣為半導體工業採用，尤其用於製作大規 模積體電子元件，例如：微處理器或存儲晶片。因此，對可在其 上面製作電子元件之矽晶圓正面之平面度要求非常嚴格。製作電 子元件期間曝露矽晶圓（微影術）過程及中間拋光加工（"化學機 械拋光"，CMP)過程必須嚴加控制。 Φ 既然如此，關鍵性品質則是矽晶圓正面上之局部平面度或局 部幾何形狀。現代步進機技術要求在矽晶圓正面部分區分地段内 具有最佳局部平面度，例如：SFQR ("區分地段參考正面最小二 乘方/範圍"=藉將一定大小之元件區域（測試窗口，"區分地段"） 之平方誤差極小化與一定正面之正、負誤差。最大局部平面度 SFQRmax具體說明考慮到發晶圓上元件區域之最大SFqr值。 舉例0之，通常決疋最大局部平面度考慮到3公厘之周邊除 鲁 外範圍。矽晶圓上位於公稱周邊除外範圍内之區域通常稱作"固 定品質區域"，簡稱FQA。區分地段之部分區域位於該FQA之外， 但其中心位於該FQA之内者稱作"部分區分地段"。最大局部平面 度之決定時常不涉及使用該"部分區分地段II，但僅涉及所謂之 "全體區分地段"，亦即元件區域完全位於該FQA之内。為能比較 最大局部平面度，重要的是，要說明周邊除外範圍及（因此）該FQA 之大小，並說明是否已考慮到該"部分區分地段"。 公認之經驗法則··矽晶圓之SFQRmax值必須小於或等於將在 6 1296133 翁 ' 4 、 依其上面製作半導體元件之該矽晶圓上可能之線寬。若超過該 值，步進式曝光機則體驗到聚焦問題及成問題之元件因而消失。 但，有關成本之極大化，目前通常並不僅由於元件區域超過元件 製造商所規定之SFQRmax值，而拒收矽晶圓，反而容許一特定百 分比（通常為1%)具有較高值之元件區域。容許低於幾何形狀參數 特定極限值之區分地段百分比，通常係由PUA ("可用區域百分 比"）值表明，在SFQRmax值小於或等於〇·1微米及PUA值為99% 鲁之情形，係說明"％區分地段之SFQRmax值低於或等於〇·ι微米， 同時亦容許1%區分地段具有較高之SFQR值（"晶片良率"）。 、 【先别技術】 、 依照先則技術，碎晶圓之製造順序是：將梦單結晶分成許多 晶圓，圓機械敏感邊緣，實施研磨步驟，例如：研磨加工或磨光 繼之以拋光。歐洲專利EP 54>7894 A1中曾述及一種磨光方法； 歐洲專利EP 272531 A1及EP 580162 A1中曾申請研磨方法 • 之專利。 最終平面度通常係由拋光加工完成，該拋光加工之進行（也 許）係藉姓刻步驟以除去令人不安之結晶層及移除雜質。舉例言 之，德國專利DE U833257 C1中曾公開一種適當蝕刻方法。 傳統單面拋光方法（··單面拋光"）通常所得之平面平行性較差，兩 面拋光之方法（"雙面拋光··）可製得平面度改良之發晶圓。 所以，在拋過光之梦晶圓，藉機械及化學機械加工步驟（例 7 1296133 t ’ 如：研磨、磨光及拋光）以達成所要求之平面度。 德國專利DE 1993834〇 C1中曾述及提供單結晶梦晶圓， 該單結晶發晶圓具有以單結晶方式生長且由具有相同結晶定位之 矽製成之層（所謂之，，磊晶塗層"），隨後可在該層上製作半導體元 件。此類塗敷磊晶之矽晶圓具有勝過同質材料所製矽晶圓之若干 優點，例如：雙極性互補式金屬氧化物半導體（CM〇s)線路内電荷 逆轉繼之以元件短路（"閉鎖問題··）之防止，較低之缺陷密度（例 •如：COPs ("結晶起源缺陷„)數目之減少）以及無相當可觀氧含量 存在，因此由於元件相關區域内之氧析出物可能排除短路風險。 、 依照先前技術，塗敷磊晶之矽晶圓係由適當之中間產物，通 、f藉助於材料切除拋光·精抛光-清洗-蟲晶之加工順序而製得。 德國專利DE 10025871 A1中曾揭示一種用以製造正面上 具有沉積羞晶層之發晶圓之方法，該方法包括下述諸加工步称： (a)以材料移除拋光為唯一之拋光步驟； .(b)矽晶圓之親水式清洗及烘乾； (c)於遙晶反應器内，在950至125代溫度下，將該發晶圓施 以預處理；及 ⑹於經預處理過之㈣圓正面上沉積—蟲晶層。 【發明内容】 本發明之内容為—種塗敷I晶之⑪晶®及其製法。 本發明之方法，首先提供許多正面業經抛過光之發晶圓。 8 1296133 . &達成此目的’藉祕習知之錄方法，最好藉游離磨粒 ("研磨劑"）或固定磨粒（金剛砂鋼線)之鋼線鑛割，將一依照先前 技術（最好依照左科拉斯基堆禍拉晶法）製得之單、结晶分成許多發 晶圓。 【實施方式】 為保護梦㈣級録加載，财難級將财晶圓施以 親水清洗。該親水清洗作用在該梦晶圓上產生自然氧化物，該自 然氧化物非常薄（視清洗及量測之類型而定，約〇 ·5至2奈米）。 之後，於磊晶反應器内，在矽晶圓預處理之過程中，將該自 然氧化物移除，通常係在氫環境（氣氛）内實施（亦稱作"Hr烘"）。 第二步，用侧介質將該發晶圓加以預處理以減低梦晶圓正 面之表面粗度及自表面移除拋光缺陷。通常係使用氣態氣化氫 (HC1)作為钱刻介質並將其加入氫環境中（"Hcl银刻劑··）。 如此經預處理過之矽晶圓隨後獲得一磊晶層。先前技術中曾 述及若干磊晶反應器，特別是半導體工業界使用該磊晶反應器於 矽晶圓上沉積一層磊晶。為達成此目的，在該磊晶反應器内，藉 助於加熱源，尤其藉助於上、下加熱源（例如：燈泡或燈泡排）將 一個或更多個矽晶圓加熱，隨後使其曝露於氣體混合物中[包括一 含有梦化合物之源氣體（梦烷）、輸送氣體（例如：氫）及（也許）摻 雜氣體（例如：二烧）]。 蠢晶層之沉積通常係依照CVD法（，·化學汽相沉積法··），藉 9 1296133 • 助於一種程序’將發烧（例如··三氣梦烧，SiHCl3，TCS)作為源 氣體通過矽晶圓之表面，並在600至USfC溫度下使其在該處 分解形成元素矽及揮發性副產品，並於該矽晶圓上形成一磊晶成 長矽層。該磊晶層可以是未經摻雜者或藉助於適當之摻雜氣體、 以預期之方式、用、罐、神或録加以換雜，以確定其傳導類型 及傳導率。 將一包括石墨、碳化矽（sic)或石英之晶座安置在該磊晶反 春 應器之沉積室内作為預處理期間及塗敷蟲晶期間發晶圓之支架。 在此情況下，該矽晶圓通常係置於該晶座之銑削過之部分，確保 ，加熱均勻並保護梦晶圓背面（其上面通常無沉積層）不接觸源氣 體0 依照先前技術’蟲晶反應器之加卫室係為_個或更多個發晶 圓所設計者。 直徑相當大（大於或等於lso公厘）之發晶圓通常使用單 晶圓反應器，蓋因該等單晶圓反應器以具有優良之遙晶層厚度規 律性而著稱。^層厚度之均勻性可藉不同之措施達成，例如： 藉改變氣流（&、三氣魏）、藉安裝及調節氣體入口裝置（注射 器）、藉改變沉積溫度或晶座之修改。 在塗敷蟲晶加工中，於梦晶圓上實施若干蠢晶沉積作用之 後’通常將無基材之晶座施以賴處理，在該侧處理之過程中， 將該晶座及加工室内其他零件之魏積物清除。此賴處理（舉例 10 1296133 • 言之，該蝕刻處理可用氣化氳HC1實施）係在少數發晶圓加工之 後（例如：塗敷磊晶3至5次之後）即已實施（單晶圓反應器），及 直至較多個矽晶圓加工之後（例如：塗敷磊晶10至20次之後）尚 未實施（沉積薄磊晶層）。 通常實施者係：僅使用HC1之姓刻處理或利用HC1之姓刻 處理繼之提供晶座短暫期間用覆蓋層。覆蓋晶座旨在不讓矽晶圓 直接壓在晶座上。 ® 業經顯示先前技術中之習知方法常導致良率不佳，蓋因塗敷 磊晶之矽晶圓之一部分（尤其邊緣區域)之局部平面度欠佳。舉例 、 言之，若都是在四次磊晶沉積作用之後實施晶座之姓刻處理，該 塗敷磊晶之矽晶圓中至少一個在邊緣區域都是具有實質上較差之 局平面度。該塗敷遙晶之梦晶圓之最大局部平面度參數SFQRm 通常是在0·〇5微米或更高之範圍内，因此不適於線寬低於45奈 _ 米之下一代電子元件結構之成像（步進機技術）。 所以，本發明之目的係增加具有優良局部平面度、塗敷遙晶 之砂晶圓之良率及提供一種可滿足未來技術要求之塗敷磊晶之發 晶圓。 藉助一種以塗敷磊晶在矽晶圓上之方法可達成該目的，該方 法，提供許多正面業經拋邁光之矽晶圓及繼之在磊晶反應器内藉 〜種程序加以個別塗敷，在該程序進行之過程中，所提供之各個 分晶圓係放置在磊晶反應器内之一個晶座上，在第一步於一氣環 11 1296133 境中施以預處理，及在第二步將蝕刻介質加入該氫環境内，隨後 在經拋過光之正面上塗敷磊晶，並將其自磊晶反應器移走，其中 在塗敷磊晶一特定次數之後，都是將該晶座施以蝕刻處理，並在 該蝕刻處理之後，將該晶座施以親水化。 再者，實施機械加工步驟，例如：順序單面研磨法（SSG)、 同時雙面研磨法（"雙圓盤研磨"DDG)或磨光。矽晶圓之邊緣[包含 (也許）現有之機械標記，例如：定向缺口，或實質上矽晶圓邊緣 > 之主要直線扁率（"平面"）]通常亦予以加工（倒圓，"邊緣-缺口_ 研磨"）。 ~ 另外亦提供包括清洗及钮刻步驟之化學處理步驟。 在依照先前技術實施研磨、清洗及蝕刻步驟之後，藉材料移 除拋光作用使該發晶圓之表面平滑。單面拋光（SSP)，於加工期 間，係藉助於黏固粉、真空或黏接劑將矽晶圓之背面固定在輸送 板上。在雙面拋光（DSP)，係將矽晶圓鬆散嵌入鑛齒狀之薄圓盤， 齡並於覆以拋光布之上、下拋光盤之間，以"自由浮動••之方式，同 時拋光正面及背面。 至少拋光所提供矽晶圓之正面。 再者，所提供矽晶圓之正面最好以無濛霧之方式（例如：利 用一軟拋光布、藉助於鹼性拋光膠液）加以拋光；為獲致截至此步 驟所製矽晶圓之幾何形狀，在此情況下，材料移除量應相對的少， 最好為ο·〇5至I·5微米。文獻内通常稱此步驟為CMP拋光 12 1296133 (H化學機械抛光II)。 經拋光之後，依照先前技術施以親水清洗及烘乾。實施清洗 作用可採用分批法，於諸洗浴内同時清洗許多矽晶圓，或藉喷灑 法或其他方法作為單晶圓加工。 於單晶圓反應器内，隨後將磊晶層沉積在所提供矽晶圓業經 拋光之正面上。 所提供之矽晶圓最好是由：單晶矽、S0I (··絕緣體上有矽"） 晶圓、具有應變矽層（"應變矽"）之晶圓或sS0I (··絕緣體上有 應變矽··）晶圓製成之晶圓。 在將蟲晶層實際沉積在矽晶圓業經拋過光正面上之前，最好 於加工室内、在95〇至1；200t：溫度範圍内、在純氳環境中，都 是首先將梦晶圓加以預處理，俾將先前清洗步驟之後所形成之自 然氧化物自該矽晶圓正面除去。 在此情況下，氫之流動速率為1至10〇 slm(每分鐘標準公 升）’尤以30至60 slm更佳。 第二步，將姓刻介質加入該氫環境中並藉助於該蝕刻介質將 該發晶圓加以處理，尤以在95〇至12〇〇乞溫度下實施更佳。 以使用氣態氣化氫作為蝕刻介質為佳。在此情況下，氣態HC1 之濃度最好保持在5至20%體積比，蝕刻速率為〇· 〇1至0·2微 米/分鐘。 最好，除氣態HC1之外，亦適量添加矽烷源，例如：矽烷 13 1296133 螓 1 (SiH4)、二氣梦烧（SiHsCl2)、三氣梦烧（TCS，siHCl3)，或四 氣矽烷（SiC：U)，（尤以三氣矽烷更佳）至氫環境中，俾矽沉積量 與矽蝕刻移除量達到平衡。但，該兩種反應係以足夠高之反應速 率進行，俾表面上之矽不停移動，使表面光滑並移除表面上之缺 陷。 在預處理步驟之後，矽晶圓業經拋過光之正面上沉積一磊晶 層。為達成此目的，將一作為源氣體之矽烷源加入氫中作為輸送 ® 軋體。視所用碎烧源而定，磊晶層係在9〇〇至12〇〇。匸溫度下沉 積。 在1050至1150°C之沉積溫度下，最好使用三氣矽烷（TCS) 作為矽烷源。 沉積之磊晶層厚度以〇·5至5微米為佳。 在矽晶圓上塗敷一特定次數之後，用蝕刻介質將該晶座加以 處理，在其過程中無矽晶圓壓在該晶座上。 • 侧處理最好在錄i至5次蠢晶之後，於織晶反應器之 加工至内實施。舉例言之，此乃意謂：每個在矽晶圓上塗敷磊晶 第三次之後，將業經塗敷過磊晶之矽晶圓自該晶座或自該磊晶反 應器移走，隨後將該晶座施以蝕刻處理。 實施該姓刻處理最好使用HC1。 依照本發明，於該蝕刻處理之後，將該晶座加以親水化。藉 助於該晶座之親水化作用可以達成的是：晶絲面之氧達到飽 14 1296133 • 和，亦即該晶座表面具有親水性。 最好將親水晶圓置於該晶座上而使該晶座受到親水化作用。 親水晶圓係一種晶圓，其諸面之至少一個面上包括一親水性 層，且該晶圓係以適當之方式置於該晶座上，俾該親水性層接觸 到晶座表面。 當該親水晶圓置於該晶座上時，該晶座或該加工室之溫度最 好為 700 至 ii〇〇°c。 # 在此情況下，該親水晶圓未塗敷磊晶。 1至30秒鐘之後，最好再度將該親水晶圓自該晶座移走。 隨後在所提供之次一矽晶圓上塗敷磊晶。 特別有效及（所以）特別合適的是，用矽晶圓作為親水晶圓， 該矽晶圓包括熱氧化物層或LTO("低溫氧化物"）層。 當該LTO晶圓放在該晶座上時，該晶座之溫度最好為7〇〇 至 900°C。 籲 1至10秒鐘之後，最好再度將該LTO晶圓自該晶座移走。 尤以在每次塗敷磊晶之後實施該晶座之蝕刻處理更佳。 在先前技術’業經顯示：晶座姓刻直後塗政蟲晶之妙晶圓， 其邊緣Εΐ域内之局部平面度特別差。此乃由於^一件事實：因為梦 晶圓與晶座間風、姓刻氣體或沉積氣體之穿透作用，尤其在發晶 圓之邊緣處，該矽晶圓之局部平面度會發生重大變化。在钮刻處 理之後，該晶座表面之氫達到飽和。之後若將矽晶圓放在氫達到 15 1296133 *飽和之晶座表面上’於氫環境中實施預處理_，氫可能在晶座 與發晶圓背面之間、沿—圓中心之方向、朝更内部擴散並除去 該處之自然氧化物。隨後實施該砍晶圓上塗敷蠢晶期間，在背面 上钱掉之諸處’尤其在發晶圓之邊緣區域内，發可以成長，因此 導致梦晶圓邊緣區域内局部平面度受損及最大局部平面度欠佳。 關題在本㈣之方法不會發生，蓋目將親水晶圓放在該晶 座上並將其加以親水化。 ’右使用低溫氧化物（LT〇)晶圓，部分氧自該低過氧化物層轉 移至晶座’所以在移走該低溫氧化物晶圓之後，晶座表面上氧佔 有優勢。此種現象之優點是：在氫環境中待塗敷蟲晶之下一個梦 晶圓之預處理期間，因不擴散之氫與來自氧達到飽和之晶座之氧 反應’氫更難穿透晶座表面與待塗敷蟲晶之發晶圓間。 此種情形阻止待塗敷蠢晶之發晶圓背面上自然氧化物之移 .除。所以’因該發晶圓背面上自餘化物之侧移除量未達到明 顯程度’在侧處亦不會發生魏積作用。如此可防止晶座侧 直後塗敷蠢晶之砍晶圓局部平面度受損，並增加具有特定最大局 部平面度之塗敷磊晶之矽晶圓之良率。 侧處理之後’放在晶座上之親水邮或低溫氧化物晶圓最 好使用多次。 對本發明，下述加工順序特別合適： (a)將至少正面拋過光之矽晶圓放在晶座上； 16 1296133 噢 ’ （b)於氫環境中預處理拋過光後之矽晶圓並將HC1加入氫環境 内； (c) 在預處理過之矽晶圓上塗敷磊晶； (d) 移走塗敷蠢晶之發晶圓； (e) 用HC1實施晶座钱刻處理； (f) 將低溫氧化物晶圓置於該晶座上歷經一段特定時間； (g) 移走該低溫氧化物晶圓； _ 之後再度實施步驟（a)至（g)。 該加工順序提供：每次塗敷磊晶之後實施該晶座之蝕刻處 • 理，於該晶座每次蝕刻處理之後將低溫氧化物晶圓置於該晶座 上，俾達成該晶座表面上氧過剩。 業經顯示：該依照（a)至（g)特別合適加工順序適於製造矽 晶圓，該矽晶圓包括正面及背面，至少該正面業經拋過光，且該 正面上塗著磊晶，其特徵為：相對於該業經塗敷矽晶圓正面上、 尺寸為26χ8平方公厘、量測窗口之區域網格部分區域之至少99% 及2公厘周邊除外範圍、其最大局部平面度值〇.〇1 微米至0.035微米。 藉助於每次塗敷蠢晶後實施該晶座蝕刻處理之事實，在該特 別合適加工順序中可達成此目的。因此在每次塗敷磊晶前應將該 晶座上之矽沉積物清除乾淨。為防止依照(b)實施預處理期間氳於 曰曰座及矽晶圓間容易穿透，於該晶座每次蝕刻處理之後，將低溫 17 1296133 氧化物晶圓置於該晶座歷經一段特定之時間，隨後將其移走。首 先，該加工順序之效果是：該待塗敷磊晶之矽晶圓係置於無任何 >儿積物之清潔晶座表面上，因此保持特別平整之狀態。其次，晶 座银刻處理對在梦晶圓上塗敷蠢晶局部平面度之負面影響（在先 前技術中業已觀察到但不瞭解）係由晶座蝕刻處理後將低溫氧化 物晶圓作短暫放置而防止者。 下述最大局部平面度係依照該特別合適加工順序塗敷蠢曰 _ 曰9 瞟 在矽晶圓上所產生者·· 〇·13微米_0·018微米_〇·〇24微米 -0.028微米-〇· 〇33微米。在此情況下，再度採用在矽晶圓正面 上塗敷蠢晶、尺寸為2δχ8平方公厘、量測窗口之區域網格及2 公厘周邊除外範圍為基礎。 該塗敷磊晶在矽晶圓上之最大局部平面度SFQRmax最好係 〇·〇1微米至0·025微米，蓋因經顯示··在正面及背面均拋過光 之矽晶圓情形，本發明方法所產生之結果特佳。此乃由於一項事 ® 實：在此情況下，該晶座與該晶座所固定梦晶圓背面間之間隙非 常狹窄。 在依照（a)特別合適加工順序中，若使用正面業經化學機械 拋光法拋過光及背面亦經拋過光之矽晶圓及進而使用具有拋過光 承載面之晶座，可製得最大局部平面度SFQRmax進一步改良之塗 敷蟲晶之梦晶圓。在此情況下，該碎晶圓之正面及背面最好藉助 於雙面拋光法（DSP)拋光。 18 1296133 所以，-個包括正面及背面經用雙面拋光法(Dsp)抛過光、 且正面經化學機械拋光法（CMP)拋過光、至少正面塗敷磊晶層之 梦晶圓、其最大局部平面度SFQRmax最好為〇 · 〇1至〇 · μ微米（相 對於2公厘周邊除外範圍）。 所以’在此情況下，該梦晶圓之正面及背面均經抛過光（材 料移除拋光）’該抑a®之正輯-料含濛霧或業經化學機械抛 光法（CMP)拋過光且該矽晶圓之正面具有磊晶層。 > 最好，就本發明，在測定最大局部平面度時亦將考慮到"部 分區分地段"，亦即該發晶圓正面上、尺寸為％公厘xS公厘量測 窗口之一個面積網格之所有部分區域。 該可用區域百分比（PUA)("晶片良率··）係至少99%，亦即至 少"％之量測窗口，該局部平面度值小於或等於對應之最大局部 平面度。 最好具有100%之可用區域百分比（ΡϋΑ)，亦即個別量測窗 .口之局部平面度全部低於或等於該最大局部平面度。 藉助於小於或等於〇·〇2微米之極小最大局部平面度，本發 明之矽晶圓業已適於製作線寬低於或等於〇·〇22微米之電子元 件，依照ITRS (國際半導體技術路圖）亦稱作岵22技術代。具有 此優異局部平面度之塗敷磊晶之矽晶圓在先前技術中尚無所悉。 本發明之發晶圓最好係：單晶梦晶圓、s〇I („絕緣體上有 矽"）晶圓、具有應變矽層（"應變矽··）之晶圓、或sS〇I("絕緣體 19 1296133 上有應變矽"）晶圓，至少其正面上都是具有磊晶層。 兹參考第1至7圖將本發明加以說明如下，第1至5圖係以 透視之方式圖示該圓形矽晶圓之幾何形狀。 第1圖所示係一正面業經依化學機械拋光法拋過光矽晶圓之局部 平面度。 第2圖所示係先前技術磊晶層、來自第1圖之矽晶圓之局部平面 度。 ί 第3圖所示係正面業經化學機械拋光法拋過光之矽晶圓之局部平 面度。 第4圖所示係本發明磊晶層、來自第3圖之梦晶圓之局部平面度。 第5圖所示係正面業經依化學機械拋光法拋過光之梦晶圓之厚 度，該厚度係以該矽晶圓之半徑為坐標繪製者（"直線掃描"）。 第6圖所示係一具有本發明磊晶層且正面事先業經依化學機械拋 光法拋過光之發晶圓之厚度、以該梦晶圓半徑為坐標之直線掃描 ，圖。 第7圖所示係一具有本發明磊晶層且正面事先業經依化學機械拋 光法拋過光之矽晶圓厚度與正面上業經以無濛霧方式拋過光之該 矽晶圓厚度之差以半徑為坐標之（直線掃描）。 比較例（先前技術） 第1圖所圖示者係一直徑300公厘、正面及背面業經藉助於 雙面拋光法（DSP)拋過光、正面業經以化學機械拋光法拋過光之 20 1296133 矽晶圓之局部平面度SFQR。該矽晶圓係分成具有336個、尺寸 為26x8平方公厘、量測窗口之面積網格，其中52個量測窗口係 "部分區分地段"。該SFQR值之決定係基於2公厘周邊除外範圍 或296公厘固定品質區（FQA)。若52個"部分區分地段"亦納入 考量，則最大局部平面度SFQRmax即成為〇·〇55微米，乃該梦晶 圓所有SFQR值之最大者。朝邊緣方向，該局部平面度明顯大幅 增加，此種情形可由粗體字印刷之數值認出來。 隨後依照絲技術，麟f贿化學機她絲抛過光之石夕 晶圓正面上沉積-遙晶層。實施沉積作用係在該加工室内，ιΐ2〇 °C溫度下、三氣魏流動速率為17鮮公升/分鐘、輸送氣體 流動速率為5G標準公升/分鐘及沉積時間為63秒鐘。 第2圖所示者健錄i晶之㈣圓之局部平面^周邊除 外範圍及SI定品質區（聊對應於有㈣！圖說_述及之值 此處’在邊緣區域内塗敷轰晶之抑圓，局部平面度之大幅升高 亦更為_，此種情形亦可由__之數朗樣咖來。若將 52個"部分區分地段，•亦納入考量，最大局部平面度sF^則成 為0.051微米。 對其他業經先前技術塗敷遙晶之發晶圓（亦即蟲晶沉積作用 前未實施晶錢水化侧者）而言，則產生下述最大局部平面度 SFQRmax · 0.042-0.044-(^^57，後述兩個值對應於晶 座侧處理個直餘敷Μ切麴之最大局部平面度。 1296133 實施例 第3圖所示者係一直徑300公厘、正面及背面業經藉助於雙 面拋光法（DSP)拋過光、正面業經以化學機械拋光法拋過光、再 一次2公厘周邊除外範圍之矽晶圓局部平面度。此處在該矽晶圓 邊緣，有關局部平面度更差，亦甚明顯，此種情形亦可由粗體印 刷之數值鑑別出來。若將該52個"部分區分地段"納入考量，最 大局部平面度SFQRmax則成為〇·〇46微米。
該業經依化學機械拋光法拋過光之矽晶圓係在該晶座蝕刻 處理及將低溫氧化物晶圓置於晶座上之後塗敷磊晶。在此情況 下，於晶座蝕刻處理之後、於加工室内、900〇c溫度下、將該低溫 氧化物晶®置於該晶座上1Q秒鐘，之於依該触化學機械拋光 法拋過光之發晶圓正面上實施遙晶沉積作用，在該過程中所用之 加工參數為：三氣魏_速率η鮮公升/分鐘、H2流動速率 為50標準公升/分鐘、溫度1120°C、沉積時間為63秒鐘。 第4圖所示者係該塗綠晶之㈣圓之局部平面度。在说 況下所得最大局部平面度3哪_係Ο』。。該Η個"部分 分地段"已納入考量。該優異局部平面度參數可歸因於該塗敷遣 之梦晶圓邊緣區_局部平面度之大财良，此種效應係由本 明之方法，尤其由事先實減座親水化作用而達成。 2圖所示者係㈣圓厚度之量變曲線，即正面依化學機 光法拋過光，騎_摊之函數為直_描為座標。以2 22 1296133 厘周邊除外範圍為基礎。該圖顯示在兩個邊緣處該矽晶圓之厚度 大幅減低。該邊緣之減薄可歸因於該拋光步驟。矽晶圓通常為凹 形拋光，亦即拋過光之梦晶圓厚度自該矽晶圓中心向外遞增，僅 在邊緣處展現厚度減薄（"倒圓"）。 第6圖示矽晶圓厚度之量變曲線，即依化學機械拋光法拋過 光之正面且提供一磊晶層，本塗敷磊晶之矽晶圓之函數為直線掃 描該塗敷羞晶之發晶圓之厚度自内部向外遞增。該石夕晶圓厚度 I 之邊緣減薄現象不再識別得出來。 最後’第7圖所示係來自第6圖塗敷蟲晶之矽晶圓厚度與來 自第5圖業經依化學機械拋光法拋過光之發晶圓厚度之差，直線 掃概财晶Η半徑之變化而變化。因此該圖所示係由於該預處 理步驟及遙晶層之沉積作用，隨該業經化學機械拋光法拋過光之 矽晶圓之厚度之變化而變化。 顯然該塗敷磊晶之矽晶圓之厚度在邊緣處已大幅增加，因此 1在業·化學麵縣_職切帛騎觀_邊緣減薄至少 可β分獲得補償。如第4 @巾所示，如此亦可造成在邊緣處錄 蠢晶之發晶®局部平面度之改良及整體造成該最大局部平面度之 大幅改良。此可歸因於塗敷磊晶前晶座之親水化作用，該晶座之 親水化作用阻止預處理期間氫穿透於晶座射晶圓之間及阻止該 曰曰圓♦面上自然氧化物被移除，結果梦將在該梦晶圓背面上無自 然氧化物之位置成長，並將導致尤其邊緣區内之局部平面度更劣 23 1296133 (如比較例内及第2圖内所述）。 在其他量測，於磊晶沉積作用之前分別實施該晶座姓刻處理 並隨後於加工室内、在900°C溫度下，將低溫氧化物晶圓置於該 , 、 晶座上10秒鐘，該矽晶圓具有下述最大局部平面度SFQRmax : 0·012·0·014_0·015-0·018。該經檢查之梦晶圓之正面及背面 都是藉助於雙面拋光法(DSP)加以拋光且其正面係用化學機械拋 光法拋光。再者，所用之晶座具有一業經拋過光之支承區域。
24 1296133 【圖式簡單說明】 第1圖所示係一正面業經依化學機械拋光法拋過光秒晶圓之局* 平面度。 " 第2圖所示係先前技術磊晶層、來自第1圖之發晶圓之局部平 度0 平 第3圖所示係正面業經化學機械拋光法拋過光之發晶圓之局部 面度。 _ 第4圖所示係本發明磊晶層、來自第3圖之秒晶圓之局部平面度。 第5圖所示係正面業經依化學機械拋光法拋過光之發晶圓之厚 度，該厚度係以該矽晶圓之半徑為坐標繪製者（··直線掃描"）。 第6圖所示係一具有本發明磊晶層且正面事先業經依化學機械拋 光法拋過光之矽晶圓之厚度、以該矽晶圓半徑為坐標之直線掃描 圖。 第7圖所示係一具有本發明磊晶層且正面事先業經依化學機械拋 • 光法拋過光之矽晶圓厚度與正面上業經以無濛霧方式拋過光之該 發晶圓厚度之差以半徑為坐標之（直線掃描）。 25

Claims (1)

  1. 弘年丨（月曰修(足)正本 中圍替換本（96年η月 十、申請專利範圍： •一種用以製造塗敷磊晶之矽晶圓之方法，其中，提供許多至少正 面業經拋過光之矽晶圓及依次在磊晶反應器内逐步個別塗敷，其中， 所&ί、之各個石夕晶圓放在蠢晶反應器内之晶座上，第一步，於氫環境 (氣氛）中施以預處理，及第二步，將蝕刻介質加入該氫環境（氣氛） 内，隨後在拋過光之正面上塗敷磊晶，並將其自磊晶反應器移走，其 中在塗敷磊晶一特定次數之後，將該晶座施以蝕刻處理，並在該蝕刻 處理之後，將該晶座施以親水化。 2·如請求項1之方法，其中係將一親水晶圓之至少一個親水面短時 間置於该晶座上及隨後將該晶圓自磊晶反應器移走將該晶座親水化。 3.如請求項1或2之方法，其中於每次塗敷磊晶之後實施該晶座之 蝕刻處理。 4·如請求項1或2之方法，其中於該晶座蝕刻處理之後將一矽層沉 積在該晶座上。 5·如請求項2之方法，其中將該親水晶圓置於該晶座上丨至3〇秒 鐘，在此情況下，溫度為700至110(TC。 6·如請求項2之方法，其中該親水晶圓係一矽晶圓且該矽晶圓上之 親水層係一熱氧化物層。 7.如請求項6之方法’其中係將該石夕晶圓之熱氧化物層置於該晶座 上1至30秒鐘，在此情況下之溫度為700至9〇(Te。 1296133 8.如請求項2之方法，其中該親水晶圓係使用多次。 9·如請求項1或2之方法，其中所提供之矽晶圓，其正面及反面都 是藉助於雙面拋光法加以拋光者。 10.如請求項1或2之方法，其中所提供之矽晶圓，其正面是藉助於 化學機械拋光法加以拋光。 11·如請求項1或2之方法，其中使用之晶座具有經拋過光之支承區 > 域。 12·如請求項1或2之方法，其中所提供之矽晶圓是：單結晶石夕晶圓、 絕緣體上有矽之晶圓、具有應變矽層之晶圓或絕緣體上有應變矽之晶 圓。 13· —種石夕晶圓，該矽晶圓具有正面及背面，至少其正面業經拋過光 且至少其正面上塗敷磊晶層，相對於該塗敷過之矽晶圓正面上、尺寸 為26x8平方公厘、測視窗口之一偃域網袼，分區域之至少、99%及2 a厘周邊除外範®，該;^晶圓之最大局部平面度郷^為^ Μ微米 至0.035微米。 14·如明求項13切晶圓，包括：業經抛過光之正面及背面，經化 干機麵光法抛過光之正面及正面上之蠢晶層，該石夕晶圓之最大局部 平面度SFQRmax為〇· 〇1微米至〇 〇25微米。 15·如吻求項14切晶圓，其正面及背面係藉助於雙面拋光法拋光 者0 1296133 16.如請求項13 正面上、尺仏9 «項之石夕晶圓，相對於該塗敷過之石夕晶圓 公厘、測視窗口之—個區域網格所有1 刀5御晶圓之最大局部平面度羣狀為〇 〇1微米至〇 〇2微米。 1 曰7.如請求項13至15中任一項之棚，騎晶圓包括：單結晶^ 曰曰圓、絕緣體上树之晶圓應變補之晶圓或絕緣體上有應變 石夕之晶圓’該碎晶圓具有暴晶層。 18.如請求項13至15中任一項之矽晶圓，塗敷於其正面上之磊晶屉 厚度為0· 5至5微米。 1296133 X i 七、指定代表圖： (一） 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明：
    八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW095134859A 2005-09-22 2006-09-20 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers TWI296133B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045337A DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
TW200713448A TW200713448A (en) 2007-04-01
TWI296133B true TWI296133B (en) 2008-04-21

Family

ID=37852461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134859A TWI296133B (en) 2005-09-22 2006-09-20 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers

Country Status (7)

Country Link
US (1) US7659207B2 (zh)
JP (1) JP4723446B2 (zh)
KR (1) KR100808930B1 (zh)
CN (1) CN1936111B (zh)
DE (1) DE102005045337B4 (zh)
SG (2) SG163574A1 (zh)
TW (1) TWI296133B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933399B2 (ja) * 2007-10-25 2012-05-16 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
JP5207447B2 (ja) 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP6729352B2 (ja) * 2016-12-26 2020-07-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6924593B2 (ja) * 2017-03-21 2021-08-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3771857D1 (de) 1986-12-08 1991-09-05 Sumitomo Electric Industries Flaechenschleifmaschine.
JPH0615565A (ja) 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
TW228549B (en) 1992-01-30 1994-08-21 Sy-Wei Wang A method of cultivating and producing symbiosis photo synthetic bacteria (P. S. B.)
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US20010001384A1 (en) 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
KR100588098B1 (ko) 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US20020142170A1 (en) 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001068420A (ja) 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
DE19960823B4 (de) 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
KR100456526B1 (ko) 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
JP2003163216A (ja) 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003100855A (ja) 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003124219A (ja) 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4656788B2 (ja) 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4465141B2 (ja) 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP2003309707A (ja) 2002-04-16 2003-10-31 Canon Inc 画像読取装置
JP2003318109A (ja) 2002-04-22 2003-11-07 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6905771B2 (en) 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP4708697B2 (ja) 2002-11-11 2011-06-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP2004335528A (ja) 2003-04-30 2004-11-25 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4215572B2 (ja) 2003-06-17 2009-01-28 富士電機ホールディングス株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
DE10328842B4 (de) * 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
KR101144825B1 (ko) 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW200713448A (en) 2007-04-01
US7659207B2 (en) 2010-02-09
JP4723446B2 (ja) 2011-07-13
DE102005045337B4 (de) 2008-08-21
CN1936111A (zh) 2007-03-28
SG131085A1 (en) 2007-04-26
US20070066082A1 (en) 2007-03-22
JP2007088473A (ja) 2007-04-05
SG163574A1 (en) 2010-08-30
KR20070033937A (ko) 2007-03-27
DE102005045337A1 (de) 2007-04-05
CN1936111B (zh) 2010-06-09
KR100808930B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
TWI296133B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
TWI296130B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
TWI296129B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
JP5159824B2 (ja) おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法
TWI404125B (zh) 製造經磊晶塗覆之矽晶圓的方法
TW200823324A (en) Epitaxially coated semiconductor wafer and device and method for producing an epitaxially coated semiconductor wafer
JP2013023399A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
US6030887A (en) Flattening process for epitaxial semiconductor wafers
TW200946723A (en) Method for producing an epitaxially coated semiconductor wafer
US20120149177A1 (en) Method of producing epitaxial silicon wafer
TW201005803A (en) Silicon epitaxial wafer and method for manufacturing the same
TWI453801B (zh) 製造具有磊晶沉積層之由矽構成的半導體晶圓的方法
JP7161158B2 (ja) ダイヤモンド基板層の製造方法
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
TW201110216A (en) Production method of a silicon epitaxial wafer
JP2003282664A (ja) ＳｉＣパーティクルモニタウェハ
CN114214724A (zh) 一种增加金刚石在碳化硅衬底上成核密度的方法